DE2742385A1 - Verbundbauelement mit einer epitaxial aufgewachsenen silizium-insel - Google Patents

Verbundbauelement mit einer epitaxial aufgewachsenen silizium-insel

Info

Publication number
DE2742385A1
DE2742385A1 DE19772742385 DE2742385A DE2742385A1 DE 2742385 A1 DE2742385 A1 DE 2742385A1 DE 19772742385 DE19772742385 DE 19772742385 DE 2742385 A DE2742385 A DE 2742385A DE 2742385 A1 DE2742385 A1 DE 2742385A1
Authority
DE
Germany
Prior art keywords
island
substrate
aluminum oxide
silicon
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772742385
Other languages
English (en)
Inventor
Joseph Michael Shaw
Karl Heinz Zaininger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2742385A1 publication Critical patent/DE2742385A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/906—Special atmosphere other than vacuum or inert
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

274238b
Dn.-lng. Reimar König Uipi.-lng. Klaus Bergen
Cecilienallee 7& A Düsseldorf 3O Telefon 452ΟΟΘ Patentanwälte
20.September 1977 31 710 B
RCA Corporation, 30 Rockefeller Plaza, New York. N.Y. 10020 (V.St.A.)
"Verbundbauelement mit einer epitaxial aufgewachsenen
Silizium-Insel"
Die Erfindung betrifft ein Verbundbauelement mit einer epitaxial aufgewachsenen Silizium-Insel, die mindestens eine schräg zu einer nicht verdeckten Hauptfläche der Insel verlaufende Seitenfläche aufweist, und mit einem aus Saphir oder dessen physikalisch-chemischen Äquivalent bestehenden, die Insel tragenden Substrat. Ferner bezieht sich die Erfindung auf ein Verfahren zum Herstellen eines planaren Verbundbauelements mit wenigstens einer in einkristallines Aluminiumoxid eingebetteten Silizium-Insel.
Grundsätzlich geht es bei der Erfindung um das Herstellen von Halbleiter-Bauelementen, nämlich um ein Verfahren zum Herstellen von semi-planaren Silizium-auf-Saphir-Bauelementen, bei denen an den Rand tretende PN-Übergänge oder vom Freilegen der Seitenflächen der Silizium-Mesa herrührende Randeffekte unterbunden sind. Vor allem ist die Erfindung beim Herstellen von Silizium-auf-Saphir-Bauelementen (SOS-Bauelemente) vorteilhaft, bei denen es erwünscht ist, die Leckstromcharakteristik und andere elektrische Kennwerte durch Beheben oder Vermindern einer Diffusion in die Seitenfläche der Silizium-Mesa zu verbessern.
809828/0498
ζ -
SiIizium-auf-Saphir-Substrate sind normalerweise nicht planar. Ein typischer Oberflächenaufbau solcher Bauelemente enthält einzelne Silizium-Einkristallinseln auf einem einkristallinen Saphir- oder oO -Aluminiumoxid-Substrat. Jede Silizium-Insel oder -Mesa stellt eine Stufe von etwa 0,5 bis 1,0 Mikrometer für eine die Seitenfläche überquerende Verbindungsleitung dar. Die Leitung kann aus hochdotiertem Silizium oder aus Metall bestehen. Schwierigkeiten treten beim Bedecken oder Überqueren der Seitenfläche von Silizium-Mesas auf, wenn eine verringerte Ausbeute und folglich Ausfälle bei Langzeitversuchen nicht in Kauf genommen werden sollen.
Manchmal treten beim Herstellen von Silizium-auf-Saphir-Bauelementen mehrere Fehlerarten auf, wenn nämlich die Grenzfläche zwischen der Halbleiter-Mesa und dem Substrat und dem oberen Rand der Halbleiter-Mesa einer Diffusion ausgesetzt wird. Ein bei der Diffusion auftretender Nachteil ist die Erosion der ungeschützten Grenzfläche zwischen dem Rand der Halbleiter-Insel und dem Substrat. Die Folge hiervon ist das Entstehen von Ungleichmäßigkeiten in leitenden, den Inselrand kreuzenden Filmen, die später aufzubringen sind. Gegebenenfalls führen diese Unregelmäßigkeiten zu einem Fehlertyp, der darin besteht, daß Öffnungen in dem Strompfad entstehen, der durch die betreffende Leitung gebildet ist.
Diese Ungleichmäßigkeiten werden auch durch das Wachsen von Gate-Oxid auf einer Halbleiter-Insel des Bauelements auf mit Phosphor hochdotiertem Silizium bei Temperaturen unter 10000C verursacht. Unter diesen Bedingungen wächst das Oxid mit beschleunigter Geschwindigkeit. Das beschleunigte Oxid-Dicken-Wachstum - verbunden mit der Erosion des Saphir-Substrats - führt zu einem Unter-
809828/0498
schneiden des Randes der Silizium-Insel. Wenn das Oxid dann an der Grenzfläche zwischen dem Rand des Siliziums und dem Saphir-Substrat entfernt wird, entsteht eine Diskontinuität oder ein Spalt. Ein Mittel zum Herstellen eines brauchbar niedergeschlagenen Films auf der vom Substrat zur Halbleiter-Insel oder -Mesa heraufführenden Linie besteht darin, die geneigte Seitenfläche, auf die der Film niedergeschlagen werden soll, wegzulassen oder abzusenken.
Insbesondere bei Silizium-auf-Saphir-Bauelementen kann Phosphor als Dotiermittel mit dem Saphir-Substrat reagieren. Diese Reaktion hat eine Erosion des Saphirs am an die Silizium-Insel angrenzenden Rand zur Folge. Ein Verfahren zum Verhindern dieser Art der Erosion und Verformung der Grenzfläche zwischen dem Rand der Silizium-Insel und dem Substrat besteht darin, durch Einbetten der SiIizium-Mesa in ein einkristallines Substrat eine Schutzschicht auf der Oberfläche des Substrats und an der vorgenannten Grenzfläche bzw. -linie vorzusehen.
Ein weiteres Problem, das auftreten kann, wenn die Diffusion durch ein eine Seitenfläche der Halbleiter-Insel einschließendes Fenster ausgeführt wird, besteht darin, daß ein zusätzlicher Transistor auf der Seitenfläche der Halbleiter-Insel gebildet werden kann. Dieses weitere Bauelement ist mit dem auf der Oberseite der Halbleiter-Insel gebildeten Bauelement elektrisch verbunden und von der Oberseite durch den oberen Rand der Insel getrennt. Wenn vermieden wird, daß die Seitenflächen bei der Source- und Drain-Diffusion den Dotierstoffen ausgesetzt sind, kann dieses Problem verringert oder beseitigt und die elektrischen Betriebsdaten eines Silizium-auf-
809828/0498
- Ir -
Saphir-Bauelements, das aus dem Verbund herzustellen ist, können bedeutend verbessert werden.
Bei der Silizium-auf-Saphir-Technologie bestehen also in erster Linie drei Probleme: das mit dem Rand der Silizium-Insel verbundene Problem und die dadurch bedingten Schwierigkeiten betreffend die Instabilität; das Problem mit dem Schichtauftrag, d.h. mit dem Abscheiden einer dielektrischen oder leitenden Schicht auf der Seitenfläche der Silizium-Mesa an einer Stelle, wo sich die Schicht vom Substrat aus zu einem Kontakt auf der Oberseite der Insel erstreckt; und das Problem der Schwächung der Durchschlagfestigkeit der Beschichtung der Mesa-Seitenfläche. Diese mit dem Rand oder der Seitenfläche der Silizium-Insel und mit der Beschaffenheit der Seitenflächen-Dielektrizität verbundenen Probleme können durch Beseitigung der Seitenfläche oder des Randes überwunden werden; aber bisher wurde zur Lösung polykristallines Isoliermaterial benutzt, das den Gebrauch von niederohmigem, durch Epitaxie hergestellten Silizium-Einkristall verbindungen ausschloß.
Bei einem zum Ausschließen einer Diffusion in die Seitenflächen der in einem Saphir-Substrat gebildeten Silizium-Mesa konzipierten Verfahren wird eine selektive Heteroepitaxie angewendet, wobei auf ausgewählten Teilen des Saphir-Substrates einkristallines Silizium und im übrigen polykristallines Silizium aufgewachsen wird. Das polykristalline Silizium dient dabei zum Isolieren der verschiedenen einkristallinen, auf dem Substrat gebildeten Mesas.
Ein anderes Verfahren zum Vermeiden einer Diffusion in die Mesa-Seitenfläche besteht darin, selektiv Löcher in das Saphir-Substrat hineinzuätzen und einkristallines Silizium auf dem Saphir-Substrat aufwachsen zu lassen und dann
809828/0498
5 -
das epitaxial außer in den Löchern oder Öffnungen des Substrats aufgewachsene Silizium wegzupolieren. Ein Nachteil dieses Verfahrens besteht darin, daß es extreme Schwierigkeiten bereitet, die Löcher in das Saphir-Substrat einzubringen.
Der Erfindung liegt die Aufgabe zugrunde, ein planares Silizium-auf-Saphir-Verbundbauelement mit in dem Saphir-Substrat eingebetteter Silizium-Mesa und ein Verfahren zum Herstellen eines derartigen Bauelementes zu schaffen, wobei der Aufwand zum Einbetten der Mesa gegenüber bekannten Vorschlägen wesentlich vermindert werden soll. Insbesondere wird dabei angestrebt, mit einem einzigen Beschichtungsschritt und einer einzigen Ätzung auszukommen.
Für das erfindungsgemäße Verbundbauelement mit epitaxial auf einem Saphir-Substrat aufgewachsener Silizium-Insel ist die Lösung im Kennzeichen des Anspruchs 1 beschrieben. Die erfindungsgemäße Lösung für das Verfahren zum Herstellen des planaren Verbundelements ist im Kennzeichen des Patentanspruchs 2 angegeben. Verbesserungen und weitere Ausgestaltungen der Erfindung sind in den übrigen Ansprüchen zusammengefaßt worden.
Durch die Erfindung wird erreicht, daß mit einem einzigen Beschichtungsschritt gleichzeitig polykristallines ©C Aluminiumoxid und einkristallines <eC -Aluminiumoxid, d.h. Saphir, auf benachbarten Flächen vollständig einkristalliner Struktur - nämlich dem Substrat und der Insel niedergeschlagen werden kann, und daß ferner mit einer einzigen Ätzung das auf der Oberfläche der Silizium-Insel gewachsene polykristalline Aluminiumoxid wieder abgetragen werden kann, so daß eine in einkristallinem
809828/0498
Saphir eingebettete Silizium-Mesa entsteht. Das so gebildete erfindungsgemäße Verbundbauelement ist besonders vorteilhaft einzusetzen beim Herstellen von Mikroschaltkreisen.
Anhand der schematischen Zeichnung von Ausführungsbeispielen werden weitere Einzelheiten der Erfindung erläutert. Es zeigen:
Fig. 1 einen Querschnitt durch ein erfindungsgemäßes Verbundbauelement;
Fig. 2 einen Querschnitt durch eine Silizium-Mesa auf einem Saphir-Substrat;
Fig. 5 einen Querschnitt durch das Bauelement während der Herstellung; und
Fig. 4 eine Vorrichtung zum Durchführen des erfindungsgemäßen Verfahrens.
In Fig. 1 ist ein Verbund-Bauelement 10 dargestellt. Dieses umfaßt eine einkristalline Silizium-Halbleiter-Mesa 12, die epitaxial auf einem Substrat 14 aufgewachsen und darauf befestigt ist. Das Substrat 14 besteht aus Saphir oder oC -Aluminiumoxid, z.B. in einkristalliner Form. Außerdem ist eine Schicht 16 aus einkristallinem oC -Aluminiumoxid dargestellt, die z.B. epitaxial auf einer /~T1O2_7-Hauptflache 19 des Saphir-Substrats 14 aufgewachsen sein kann. Die Halbleiter-Mesa 12 weist mindestens eine Seitenfläche 20 auf, weiche die Oberseite der Mesa 12 umgibt. Der obere Rand 22 der Halbleiter-Mesa 12 verbindet die Seitenfläche 20 mit der Oberseite 21. Es ist noch eine weitere Grenzlinie zwischen zwei Flächen vorgesehen, die im folgenden als unterer Rand
809828/0498
23 der Mesa bezeichnet wird. Dieser untere Rand 23 ist die Grenzlinie zwischen der Mesa 12 und dem Substrat 14. Der größte Teil der Seitenfläche 20 der Halbleiter-Mesa 12 ist mit einkristallinem Aluminiumoxid der Schicht 16 bedeckt.
Das Verbund-Bauelement 10 kann vorteilhaft beim Herstellen von (nicht gezeigten) Feldeffekt-Transistoren enthaltenden integrierten Schaltkreisen verwendet werden. Die Transistoren können aus oder in der Mesa 12 durch Eindiffusion von Störstellen zum Herstellen der Sources und Drains gebildet werden.
Das erfindungsgemäße Verfahren läßt sich anhand der Fig. und 3 besonders gut erläutern. Fig. 2 zeigt ein Verbund-Bauelement 24, welches aus einer Halbleiter-Mesa 12 aus Silizium besteht, die an das vorgenannte Substrat 14 aus Saphir, d.h. «£ -Aluminiumoxid, angrenzt. Es gibt viele Verfahren zum Herstellen einkristallinen Siliziums auf einem Substrat wie 06 -Aluminiumoxid oder Saphir. Eine Silizium-Halbleiter-Mesa, wie die Mesa 12, kann anschließend mit Hilfe bekannter photolithographischer Verfahren geformt werden.
Ein wesentliches Merkmal der Erfindung ist das Aufwachsen der Epitaxialschicht 16 angrenzend an die Flächen 19 und 21 des Verbund-Bauelements 24 in der Weise, daß die angrenzend an die einkristalline Silizium-Mesa 12 und insbesondere angrenzend an die Oberseite 21 der Mes-a gebildete Epitaxialschicht 18 polykristallines Aluminiumoxid ist (vgl. Fig. 3). Der fragliche epitaxiale Niederschlag besteht z.B. aus o(/ -Aluminiumoxid, das angrenzend an die
809828/0498
8- 11
Flächen 19 und 21 abgeschieden worden ist. Gleichzeitig mit der Epitaxialschicht 18 wird eine Epitaxialschicht 17 in einem einzigen Abscheidungsschritt hergestellt. Die Epitaxialschicht 17 ist angrenzend an die Hauptfläche 19 des Saphir-Substrats 14 als einkristallines Aluminiumoxid oder Saphir niedergeschlagen worden.
Die Aufwachsgeschwindigkeit der Epitaxialschicht 17 beträgt annähernd das Dreieinhalbfache der Aufwachsgeschwindigkeit der Epitaxialschicht 18. Die im Verhältnis zur Dicke der Epitaxialschicht 17 geringere Dicke der Epitaxialschicht 18 wird in derselben Aufwachszeit unter ähnlichen Aufwachsbedingungen erzielt.
Wie aus Fig. 3 zu ersehen ist, weist die Halbleiter-Mesa 12 aus Silizium geneigte Seitenflächen 20 auf. Wegen der beschleunigten Aufwachsgeschwindigkeit des einkristallinen Aluminiumoxids der Epitaxialschicht 17 und der demgegenüber geringeren Aufwachsgeschwindigkeit der Epitaxialschicht 18 auf der Oberseite 21 hat sich für das Wachstum der Epitaxialschicht 16 bzw. von deren Teilen 17 ein Aufwachsen oder ein halbwegs Sich-Erstrecken längs eines Teils der Seitenfläche 20 in Richtung auf die Oberseite 21 der Halbleiter-Mesa 12 herausgestellt, wenn diese aus Silizium besteht.
Die auf der Oberseite 21 der Mesa 12 gebildete Epitaxialschicht 18 wird anschließend unter Verwendung heißer Phosphorsäure bei einer Temperatur von etwa 18O0C abgetragen. Bei einem typischen Fall, wenn die Schicht 18 etwa 0,35 mm dick ist, wird eine Ätzzeit in Phosphorsäure von ungefähr drei Minuten benötigt. Nach dem Abtragen der Schicht 18 ergibt sich das Verbund-Bauelement 10 gemäß
809828/0498
Fig. 1. In dem Bauelement 10 ist eine Vertiefung 25 unmittelbar unter dem oberen Rand 22 der Mesa 12 gebildet. Die Vertiefung 25 erstreckt sich nicht längs der ganzen Seitenfläche 20 der Mesa, so daß der untere Rand der Mesa 12 nicht freigelegt worden ist.
Fig. 4 stellt eine schematische Zeichnung eines Apparates zum Durchführen des gleichzeitigen Abscheidens von polykristallinem und einkristallinem dC -Aluminiumoxid zum Herstellen einer Schicht 16 gemäß Fig. 3 dar.
Der Apparat ist mit drei Gasflaschen 26, 28 und 30 für Argon, Wasserstoff bzw. Kohlendioxid bestückt. Vom Argontank 26 führt eine Leitung 31 über ein Ventil 32, einen Durchflußmesser 33 und ein weiteres Ventil 32 zu einer Mischkammer 36. Von der Kohlendioxid-Flasche 30 führt ebenfalls eine Leitung 38 über andere Ventile 32, einen Durchflußmesser 33 und ein Ventil 32 direkt zu der Mischkammer Die Wasserstoffflasche 28 ist über eine Leitung 30, in die ein Ventil 32 eingeschaltet ist und über eine Kühlfalle 42 mit einer Zweigleitung 44 verbunden, die einen Durchflußmesser 33 sowie ein Ventil 32 enthält und zu der Mischkammer 36 führt. Eine weitere Zweigleitung 46 der mit der Wasserstoffflasche 28 verbundenen Leitung 40 enthält einen weiteren Durchflußmesser 33 sowie ein Ventil 32 und führt zu einem Sublimator 48 für Aluminiumchlorid. Von der Mischkammer 36 führt eine Leitung 52 durch ein Ventil 54 zu einem Reaktionsrohr 56 aus Quarz. Eine Leitung 58, die ein Ventil 50 enthält, verbindet die Mischkammer 36 mit dem Sublimator 48. An der Austrittsseite des Sublimator s 48 ist eine von einer Heizung 62 umgebene Rohrleitung 60 vorgesehen. Die Rohrleitung 60 führt ebenfalls zu dem Reaktionsrohr 56.
809828/0498
-VS-
Innerhalb des Reaktionsrohrs 56 befindet sich ein Sockel oder ein Halter 64. Außerhalb des Reaktionsrohrs 56 ist eine übliche Hochfrequenzheizspule 66, die auf einen (nicht gezeichneten) Hochfrequenzgenerator geschaltet ist, angeordnet. Am Ausgang des Reaktionsrohrs 56 ist ein Abzug vorgesehen. Zum Durchführen des erfindungsgemäßen Verfahrens zum Abscheiden von Aluminiumoxid wird ein Verbund-Bauelement 24 in dem Fabrikationsstadium gemäß Fig. 2 auf den Sockel oder den Halter 64 gesetzt und in das Reaktionsrohr 56 eingebracht.
Das System wird dann mit Argon aus dem Tank 56 mehrere Minuten lang gespült. Das Argon fließt durch die Leitung zur Mischkammer 36 und von dort aus durch die Leitung 58 zum Sublimator 48 sowie schließlich durch die Leitung 60 zum Reaktionsrohr 56. Das Argon fließt auch von der Mischkammer 36 aus durch die Leitung 52.
Das Verbund-Bauelement 24 wird mit Hilfe der Hochfrequenzheizspule 66 vorzugsweise auf eine Temperatur von 8500C erwärmt. Die Aufheiztemperatur kann in einem Bereich von etwa 8750C und 9900C gewählt werden. Während das Argon noch flieiJt, wird der Wasserstoff-Zufluß - ausgehend von der Flasche 28 - eingeschaltet. Für die gleichzeitige Bildung von polykristallinem 06 -Aluminiumoxid auf dem einkristallinen Silizium und von einkristallinem Aluminiumoxid auf dem Saphir-Substrat 16 ist es wesentlich, daß eine Substrat-Temperatur zwischen 875 und 9900C eingestellt wird. Die Durchflußgeschwindigkeit des Wasserstoffs soll etwa 2700 cc./min. betragen. Für Stabilisierung der Temperatur reicht eine Zeit von 5 bis 10 Minuten. Nachdem der Wasserstoffdurchfluß auf die gewünschten Werte eingestellt worden ist, wird der Argonzufluß abgeschaltet.
809828/CU98
-Vt-
In der Zwischenzeit, vor Beginn des Abscheidens, wird Aluminiumtrichlorid in fester Form in einen Kolben 70 innerhalb des Sublimators 48 gegeben. Der Kolben 70 wird dann auf eine Temperatur erhitzt, die hoch genug ist, um einen ausreichenden Partialdruck von Aluminiumtrichlorid zu erhalten. Aluminiumtrichlorid hat einen Dampfdruck von annähernd 10 mm bei einer Temperatur von 1250C. Das durch die Leitung 46 zum Sublimator 48 fließende Wasserstoffgas nimmt den Aluminiumtrichlorid-Dampf mit und trägt ihn durch die erhitzte Rohrleitung 60 in das Reaktionsrohr 56. Die Rohrleitung 60 wird so hoch erhitzt, daß Aluminiumtrichlorid nicht an den Wänden der Leitung 60 kondensieren kann, bevor es das Reaktionsrohr 56 erreicht. Der mit Aluminiumtrichlorid-Dampf beladene Wasserstoffdurchfluß wird so eingestellt, daß im Bereich der Leitung 46 eine Durchflußgeschwindigkeit von etwa 350 cc./min. herrscht. Der Kohlendioxid-Durchfluß (CO2) gelangt durch die Leitung 38 zur Mischkammer 36. Wasserstoff fließt durch die Leitung 44 ebenfalls zur Mischkammer 36 und zwar mit ähnlicher Durchflußrate. In der Mischkammer wird dieser Wasserstoff mit dem Kohlendioxid gemischt.
Das Kohlendioxid fließt durch die Leitung 38 zur Mischkammer 36 und wird auf eine Durchflußrate von etwa 20 cc./min. eingestellt. Folgende chemische Reaktion tritt auf:
2 AlCl3 + 3 H2 + 3 CO2 » Al2O3 + 6 HCl + 3 CO
Der Wasserstoff und das Kohlendioxid reagieren unter Bildung von Kohlenmonoxid und Wasser. Es handelt sich dabei um ein Zwischenprodukt. Das Wasser reagiert sofort mit dem Aluminiumtrichlorid unter Bildung von oC/ -Aluminiumoxid und WasserstoffChlorid.
80 9.8 28/0498
- -L2 -
Es hat sich herausgestellt, daß sich nach einer Inkubationszeit von etwa 30 Sekunden ein Jj -Aluminiumoxid-Film auf dem Bauelement gemäß Fig. 3 abzuscheiden beginnt. Nach etwa 5 bis 6 Minuten wird eine durch den wachsenden Film erzeugte Interferenzfarbe sichtbar. Ein Gelbpunkt (weniger als ein Newtonscher Ring, "straw color") zeigt eine Dicke von 400 Ä an. Der Film kann jede Dicke bis zu 4000 & haben. Vorzugsweise wird eine Aufwachsgeschwindigkeit von 50 bis 100 Ä pro Minute aufrechterhalten; diese Geschwindigkeit kann aber in einem noch weiteren Bereich von etwa 50 bis 400 Ä pro Minute variieren. Es hat sich jedoch gezeigt, daß die geringere Aufwachsgeschwindigkeit von etwa 50 Ä pro Minute zu einkristallinem tL - Aluminiumoxid führt, welches am gleichmäßigsten ist und die wenigsten Defekte aufweist.
Wenn die gewünschte Dicke der Schicht 17 erreicht ist, eine typische Dicke liegt zwischen 0,5 und 1,0 Mikrometer, wird das Abscheiden durch gleichzeitiges Abschalten des Aluminiumtrichlorid und Wasserstoff tragenden Durchflusses und des Kohlendioxiddurchflusses beendet.
Als nächstes wird das mit Aluminiumoxid beschichtete Bauelement 24 gemäß Fig. 3 für mindestens 10 Minuten in Wasser stoff bei einer Temperatur von 8500C, die der Aufwachstemperatur des Aluminiumoxids entspricht, angelassen bzw. geglüht. Die Anlaßzeit soll nicht kürzer sein als etwa 10 Minuten und kann - abhängig von der Form und Größe des Bauelements 24 - viel länger als 20 Minuten dauern. Anlaßzeiten von mehr als 20 Minuten sind jedoch im Rahmen der Erfindung nicht kritisch und bringen nur einen geringen Vorteil.
809828/0498
Im Anschluß an die Wärmebehandlung wird das Bauelement mit einer Abkühjgeschwindigkeit, die nicht größer als 20 bis 25°C pro Minute ist, langsam abgekühlt, bis nach etwa 20 Minuten eine Temperatur von 300 bis 4000C erreicht ist. Das langsame Abkühlen findet in Wasserstoffatmosphäre statt. Ein zusätzlicher Vorteil scheint sich durch ein Abkühlen mit geringerer Geschwindigkeit als 20° pro Minute nicht zu ergeben, jedoch ist ein langsameres Abkühlen auch nicht schädlich.
Wenn die Temperatur auf 300 bis 400°C gefallen ist, wird die Hochfrequenzenergiezuleitung abgeschaltet und das Bauelement kann z.B. schneller als mit 200C pro Minute auf Raumtemperatur, z.B. auf 280C, abkühlen. Der Wasserstoff wird dann durch Argongas ersetzt und das Bauelement wird für die weitere Behandlung aus dem Reaktionsrohr 56 herausgenommen. Die Gasleitung 52 kann beim Spülen des Apparates mitbenutzt werden.
Die weitere Behandlung des Bauelements schließt das Abtragen der epitaxialen Teilschicht 18 der niedergeschlagenen Schicht 16 ein. Dieses Abtragen der Schicht 18 erfolgt durch Eintauchen oder Ätzen in bzw. mit Phosphorsäure bei einer Temperatur von z.B. 1800C während ungefähr 3 Minuten.
Unter Verwendung des oben beschriebenen Verfahrens und des Verbund-Bauelements gemäß Fig. 1 können verbesserte SiIizium-auf-Saphir-Mesa-Transistoren mit geringerem Leckstrom und hochstabilisierten Strom/Spannungs-Charakteristiken hergestellt werden. Außerdem sind mit der Erosion des unteren Randes 23 zwischen der Silizium-Insel 12 und dem Substrat 14 verbundene Probleme durch das Abdecken dieser Grenzschicht mit einer Schicht aus einkristallinem Aluminiumoxid beseitigt.
809828/0498

Claims (10)

274238b - 14 - RCA Corporation, 30 Rockefeller Plaza, New York. N.Y. 10020 (V.St.A.) Patentansprüche;
1. Verbund-Bauelement mit einer epitaxial aufgewachsenen Silizium-Insel, die mindestens eine schräg zu einer nicht verdeckten Hauptfläche der Insel verlaufende Seitenfläche aufweist, und mit einem aus Saphir oder dessen physikalisch-chemischem Äquivalent bestehenden, die Insel tragenden Substrat, dadurch g e kennzeichnet , daß angrenzend an das Substrat (14) eine aus epitaxial aufgewachsenem Aluminiumoxid (Al2O7,) gebildete Schicht (16) vorgesehen ist, daß die Aluminiumoxid-Schicht (16) eine nicht verdeckte, im wesentlichen seitlich rieben der Seitenfläche (20) der Silizium-Insel (12) liegende Oberfläche aufweist und daß die Aluminiumoxid-Schicht (16) die Insel (12) in berührendem, die Grenzfläche zwischen der Silizium-Insel und dem Substrat (14) bedeckenden Kontakt mit der Seitenfläche (20) umgibt.
2. Verfahren zum Herstellen eines planaren Verbund-Bauelements mit mindestens einer, in einkristallines Aluminiumoxid (Al2O,) eingebetteten Silizium-Insel, dadurch gekennzeichnet , daß gleichzeitig Aluminiumoxid (17, 18) auf einer freigelegten Oberfläche (19) eines Substrats (14) aus Saphir und auf einer freigelegten Oberfläche (21) einer auf dem Substrat (14) niedergeschlagenen,
809828/0498 ORIGINAL INSPECTED
epitaxialen Silizium-Insel (12) epitaktisch aufgewachsen wird und daß durch selektives Entfernen des epitaxialen Aluminiumoxids (18) eine von Aluminiumoxid umgebene Insel (12) mit einer nicht verdeckten Hauptfläche geschaffen wird.
3. Verfahren nach Anspruch 2, d.adurch gekennzeichnet , daß die Aluminiumoxide (17, 18) bei einer Temperatur zwischen 8750C und 99O0C aufgewachsen werden.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet , daß das Aluminiumoxid (17, 18) mit einer Geschwindigkeit zwischen 50 und 400 Ä pro Minute niedergeschlagen wird.
5. Verfahren nach einem oder mehreren der Ansprüche 2 bis 4, dadurch gekennzeichnet , daß die Aluminiumoxide (17, 18) ausgehend von der Pyrohydrolyse von Aluminiumtrichlorid, Wasserstoff und Kohlendioxid abgeschieden werden.
6. Verfahren nach einem oder mehreren der Ansprüche 2 bis 5, dadurch gekennzeichnet , daß die abgeschiedenen Aluminiumoxide (17, 18) bei Aufwachstemperatur in Wasserstoff oder einem physikalisch-chemisch äquivalenten Stoff für wenigstens 10 Minuten wärmebehandelt und dann in dem Gas bis zum Absinken der Temperatur des Bauelements (24) auf etwa 300 bis 4000C langsam abgekühlt werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß die Kühlgeschwindigkeit auf 20 bis 25°C pro Minute eingestellt wird.
809828/0498
8. Verfahren nach einem oder mehreren der Ansprüche
2 bis 7, dadurch gekennzeichnet , daß auf dem Substrat (14) einkristallines
Aluminiumoxid (17) abgeschieden wird.
9. Verfahren nach einem oder mehreren der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß auf der Insel (12) polykristallines Aluminiumoxid (18) abgeschieden wird.
10. Verfahren nach einem oder mehreren der Ansprüche 2 bis 9, dadurch gekennzeichnet , daß
das polykristalline Aluminiumoxid (18) durch Ätzen in heißer Phosphorsäure (Η,ΡΟ,) bei einer Temperatur von ungefähr 1800C entfernt wird.
8 0 9 8 2 8/0/498
fu
DE19772742385 1976-12-30 1977-09-21 Verbundbauelement mit einer epitaxial aufgewachsenen silizium-insel Withdrawn DE2742385A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/755,966 US4076573A (en) 1976-12-30 1976-12-30 Method of making planar silicon-on-sapphire composite

Publications (1)

Publication Number Publication Date
DE2742385A1 true DE2742385A1 (de) 1978-07-13

Family

ID=25041439

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772742385 Withdrawn DE2742385A1 (de) 1976-12-30 1977-09-21 Verbundbauelement mit einer epitaxial aufgewachsenen silizium-insel

Country Status (5)

Country Link
US (2) US4076573A (de)
JP (1) JPS5384462A (de)
DE (1) DE2742385A1 (de)
FR (1) FR2376514A1 (de)
GB (1) GB1553544A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4189516A (en) * 1978-07-17 1980-02-19 National Research Development Corporation Epitaxial crystalline aluminium nitride
US4751554A (en) * 1985-09-27 1988-06-14 Rca Corporation Silicon-on-sapphire integrated circuit and method of making the same
US4758529A (en) * 1985-10-31 1988-07-19 Rca Corporation Method of forming an improved gate dielectric for a MOSFET on an insulating substrate
US4722912A (en) * 1986-04-28 1988-02-02 Rca Corporation Method of forming a semiconductor structure
US4735917A (en) * 1986-04-28 1988-04-05 General Electric Company Silicon-on-sapphire integrated circuits
US4755481A (en) * 1986-05-15 1988-07-05 General Electric Company Method of making a silicon-on-insulator transistor
US5364815A (en) * 1987-03-27 1994-11-15 Canon Kabushiki Kaisha Crystal articles and method for forming the same
US20110177638A1 (en) * 2010-01-15 2011-07-21 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with curvature control layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3425879A (en) * 1965-10-24 1969-02-04 Texas Instruments Inc Method of making shaped epitaxial deposits
US3661676A (en) * 1970-05-04 1972-05-09 Us Army Production of single crystal aluminum oxide
US3764413A (en) * 1970-11-25 1973-10-09 Nippon Electric Co Method of producing insulated gate field effect transistors
US3728153A (en) * 1970-12-21 1973-04-17 North American Rockwell Method of forming bubble domain system
US3740280A (en) * 1971-05-14 1973-06-19 Rca Corp Method of making semiconductor device
DE2151346C3 (de) * 1971-10-15 1981-04-09 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper
US3766637A (en) * 1972-05-04 1973-10-23 Rca Corp Method of making mos transistors
JPS5624373B2 (de) * 1973-12-13 1981-06-05
US3928092A (en) * 1974-08-28 1975-12-23 Bell Telephone Labor Inc Simultaneous molecular beam deposition of monocrystalline and polycrystalline III(a)-V(a) compounds to produce semiconductor devices

Also Published As

Publication number Publication date
FR2376514A1 (fr) 1978-07-28
US4076573A (en) 1978-02-28
JPS5384462A (en) 1978-07-25
GB1553544A (en) 1979-09-26
JPS5542498B2 (de) 1980-10-31
US4133925A (en) 1979-01-09

Similar Documents

Publication Publication Date Title
DE102011123124B3 (de) SiC-Halbleitervorrichtung
DE69030822T2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3219441C2 (de)
DE3751219T2 (de) Verfahren zur Herstellung eines Schottky-Barriere- Feldeffekttransistors.
DE102011002398B4 (de) Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0005166B1 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE102007026365A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE2213037A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung von Trockenätzte chniken
DE2812658B2 (de) Verfahren zum selektiven Diffundieren von Aluminium in ein Einkristall-Siliciumhalbleitersubstrat
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2052221C3 (de) Verfahren zum Erzeugen einer Siliciumoxidschicht auf einem Süiciumsubstrat und Vorrichtung zur Durchführung dieses Verfahrens
DE2742385A1 (de) Verbundbauelement mit einer epitaxial aufgewachsenen silizium-insel
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2817236A1 (de) Integrierte schaltung
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2059116A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes

Legal Events

Date Code Title Description
8130 Withdrawal