JPH0846161A - Ｓｏｉ基板及びその製造方法 - Google Patents
Ｓｏｉ基板及びその製造方法Info
- Publication number
- JPH0846161A JPH0846161A JP17793994A JP17793994A JPH0846161A JP H0846161 A JPH0846161 A JP H0846161A JP 17793994 A JP17793994 A JP 17793994A JP 17793994 A JP17793994 A JP 17793994A JP H0846161 A JPH0846161 A JP H0846161A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- oxide layer
- silicon
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 基板表面から所定の深さの領域にピンホール
密度が比較的小さい高品質の埋込みシリコン酸化層を形
成し、かつ基板表面のＳｉ層中の酸素濃度を低減する。 【構成】 ＳＯＩ基板は埋込みシリコン酸化層１２中の
ピンホール密度が０．１個／ｃｍ2以下である。このＳ
ＯＩ基板を作るには、シリコン基板１１内部に高濃度の
酸素イオンを注入した後、アニール処理してこのシリコ
ン基板１１表面から所定の深さの領域に埋込みシリコン
酸化層１２を形成し、この基板表面に活性なＳｉ層１１
ａを形成するＳＩＭＯＸ技術による。上記アニール処理
を１２５０〜１４００℃の温度で１〜８時間、水素ガス
雰囲気中で行うことを特徴とする。アニール処理前に基
板表面にＳｉＯ2膜１３及び多結晶シリコン膜１４を積
層しておくことが好ましい。
密度が比較的小さい高品質の埋込みシリコン酸化層を形
成し、かつ基板表面のＳｉ層中の酸素濃度を低減する。 【構成】 ＳＯＩ基板は埋込みシリコン酸化層１２中の
ピンホール密度が０．１個／ｃｍ2以下である。このＳ
ＯＩ基板を作るには、シリコン基板１１内部に高濃度の
酸素イオンを注入した後、アニール処理してこのシリコ
ン基板１１表面から所定の深さの領域に埋込みシリコン
酸化層１２を形成し、この基板表面に活性なＳｉ層１１
ａを形成するＳＩＭＯＸ技術による。上記アニール処理
を１２５０〜１４００℃の温度で１〜８時間、水素ガス
雰囲気中で行うことを特徴とする。アニール処理前に基
板表面にＳｉＯ2膜１３及び多結晶シリコン膜１４を積
層しておくことが好ましい。
Description
【０００１】
【産業上の利用分野】本発明は絶縁層上にシリコン層を
形成したＳＯＩ（Silicon-On-Insulator）基板及びその
製造方法に関する。更に詳しくはＳＩＭＯＸ（Separati
on by Implanted Oxygen）技術によるＳＯＩ基板及びそ
の製造方法に関するものである。
形成したＳＯＩ（Silicon-On-Insulator）基板及びその
製造方法に関する。更に詳しくはＳＩＭＯＸ（Separati
on by Implanted Oxygen）技術によるＳＯＩ基板及びそ
の製造方法に関するものである。
【０００２】
【従来の技術】ＳＯＩ基板は将来のＵＬＳＩ基板として
注目されている。このＳＯＩ基板の製造方法には、シリ
コン基板同士を絶縁膜を介して貼り合わせる方法、絶縁
性基板又は絶縁性薄膜を表面に有する基板の上にシリコ
ン薄膜を堆積させる方法、ＳＩＭＯＸ法などがある。こ
のＳＩＭＯＸ法は、シリコン基板の内部に絶縁層を埋込
む法の１つであって、具体的にはシリコン基板内部に高
濃度の酸素イオンを注入した後、高温でアニール処理し
てこのシリコン基板表面から所定の深さの領域に埋込み
シリコン酸化層を形成し、その表面側のＳｉ層を活性領
域とする方法である。従来、この方法では０．４×１０
18／ｃｍ2〜１８×１０18／ｃｍ2程度の高濃度の酸素イ
オンを注入した後、アルゴンと酸素の混合ガス雰囲気中
で１３００〜１３５０℃で５〜６時間アニール処理して
いた。
注目されている。このＳＯＩ基板の製造方法には、シリ
コン基板同士を絶縁膜を介して貼り合わせる方法、絶縁
性基板又は絶縁性薄膜を表面に有する基板の上にシリコ
ン薄膜を堆積させる方法、ＳＩＭＯＸ法などがある。こ
のＳＩＭＯＸ法は、シリコン基板の内部に絶縁層を埋込
む法の１つであって、具体的にはシリコン基板内部に高
濃度の酸素イオンを注入した後、高温でアニール処理し
てこのシリコン基板表面から所定の深さの領域に埋込み
シリコン酸化層を形成し、その表面側のＳｉ層を活性領
域とする方法である。従来、この方法では０．４×１０
18／ｃｍ2〜１８×１０18／ｃｍ2程度の高濃度の酸素イ
オンを注入した後、アルゴンと酸素の混合ガス雰囲気中
で１３００〜１３５０℃で５〜６時間アニール処理して
いた。
【０００３】
【発明が解決しようとする課題】しかし、酸素イオンを
シリコン基板内部に注入したときには、通常基板表面の
Ｓｉ層（シリコン単結晶）に酸素原子が入込み酸素析出
物を形成して転位欠陥を生じたり、或いは基板表面から
所定の深さの埋込みシリコン酸化層が形成されるべき領
域に未酸化の島状のＳｉ領域（Ｓｉ島）が残る。酸素イ
オン注入後のこのような基板をアルゴンと酸素の混合ガ
ス雰囲気中で１３００〜１３５０℃の高温で５〜６時間
のアニール処理すると、基板の両面に酸化膜が形成され
ると同時に、基板表面のＳｉ層中の転位欠陥が消失しに
くく、かつ埋込みシリコン酸化層中のＳｉ島が酸化層を
貫通するピンホールになり易い。その結果、上記従来の
ＳＩＭＯＸ法により作られたＳＯＩ基板には、活性領域
として使用される基板表面のＳｉ層の酸素濃度を５×１
０17／ｃｍ3以下にすることができず、埋込み絶縁層で
ある埋込みシリコン酸化層のピンホール密度が比較的大
きい不具合があった。
シリコン基板内部に注入したときには、通常基板表面の
Ｓｉ層（シリコン単結晶）に酸素原子が入込み酸素析出
物を形成して転位欠陥を生じたり、或いは基板表面から
所定の深さの埋込みシリコン酸化層が形成されるべき領
域に未酸化の島状のＳｉ領域（Ｓｉ島）が残る。酸素イ
オン注入後のこのような基板をアルゴンと酸素の混合ガ
ス雰囲気中で１３００〜１３５０℃の高温で５〜６時間
のアニール処理すると、基板の両面に酸化膜が形成され
ると同時に、基板表面のＳｉ層中の転位欠陥が消失しに
くく、かつ埋込みシリコン酸化層中のＳｉ島が酸化層を
貫通するピンホールになり易い。その結果、上記従来の
ＳＩＭＯＸ法により作られたＳＯＩ基板には、活性領域
として使用される基板表面のＳｉ層の酸素濃度を５×１
０17／ｃｍ3以下にすることができず、埋込み絶縁層で
ある埋込みシリコン酸化層のピンホール密度が比較的大
きい不具合があった。
【０００４】本発明の目的は、基板表面から所定の深さ
の領域にピンホール密度が比較的小さい高品質の埋込み
シリコン酸化層を形成し、かつ基板表面のＳｉ層中の酸
素濃度を低減したＳＯＩ基板及びその製造方法を提供す
ることにある。
の領域にピンホール密度が比較的小さい高品質の埋込み
シリコン酸化層を形成し、かつ基板表面のＳｉ層中の酸
素濃度を低減したＳＯＩ基板及びその製造方法を提供す
ることにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、図１（ａ）及び図１（ｂ）に示すように、本発明は
シリコン基板１１内部に高濃度の酸素イオンを注入した
後、アニール処理することによりシリコン基板１１表面
から所定の深さの領域に埋込みシリコン酸化層１２が形
成され、上記基板表面に活性なＳｉ層１１ａが形成され
たＳＯＩ基板の改良である。その特徴ある構成は、埋込
みシリコン酸化層１２中のピンホール密度が０．１個／
ｃｍ2以下であることにある。
に、図１（ａ）及び図１（ｂ）に示すように、本発明は
シリコン基板１１内部に高濃度の酸素イオンを注入した
後、アニール処理することによりシリコン基板１１表面
から所定の深さの領域に埋込みシリコン酸化層１２が形
成され、上記基板表面に活性なＳｉ層１１ａが形成され
たＳＯＩ基板の改良である。その特徴ある構成は、埋込
みシリコン酸化層１２中のピンホール密度が０．１個／
ｃｍ2以下であることにある。
【０００６】また本発明はシリコン基板１１内部に高濃
度の酸素イオンを注入した後、アニール処理してこのシ
リコン基板１１表面から所定の深さの領域に埋込みシリ
コン酸化層１２を形成し、この基板表面に活性なＳｉ層
１１ａを形成するＳＯＩ基板の製造方法の改良である。
その特徴ある構成は、上記アニール処理を１２５０〜１
４００℃の温度で１〜８時間、水素ガス雰囲気中で行う
ことにある。また本発明の別のＳＯＩ基板の製造方法
は、図２（ａ）及び図２（ｂ）に示すように上記方法と
同様に酸素イオンを注入した後、シリコン基板１１表面
にＳｉＯ2膜１３及び多結晶シリコン膜１４をこの順に
積層して１２５０〜１４００℃の温度で１〜８時間、水
素ガス雰囲気中でアニール処理し、多結晶シリコン膜１
４及びＳｉＯ2膜１３を除去することを特徴とする。本
発明の酸素イオンの注入（dose）量は低ドーズの場合
０．４×１０18／ｃｍ2であり、高ドーズの場合１．８
×１０18／ｃｍ2である。この注入量の多寡によて、シ
リコン基板１１内部の埋込み絶縁層である埋込みシリコ
ン酸化層１２自体の厚さは０．４〜０．１μｍ程度に、
また基板表面のＳｉ層１１ａの厚さは０．３５〜０．２
μｍ程度にそれぞれなる。
度の酸素イオンを注入した後、アニール処理してこのシ
リコン基板１１表面から所定の深さの領域に埋込みシリ
コン酸化層１２を形成し、この基板表面に活性なＳｉ層
１１ａを形成するＳＯＩ基板の製造方法の改良である。
その特徴ある構成は、上記アニール処理を１２５０〜１
４００℃の温度で１〜８時間、水素ガス雰囲気中で行う
ことにある。また本発明の別のＳＯＩ基板の製造方法
は、図２（ａ）及び図２（ｂ）に示すように上記方法と
同様に酸素イオンを注入した後、シリコン基板１１表面
にＳｉＯ2膜１３及び多結晶シリコン膜１４をこの順に
積層して１２５０〜１４００℃の温度で１〜８時間、水
素ガス雰囲気中でアニール処理し、多結晶シリコン膜１
４及びＳｉＯ2膜１３を除去することを特徴とする。本
発明の酸素イオンの注入（dose）量は低ドーズの場合
０．４×１０18／ｃｍ2であり、高ドーズの場合１．８
×１０18／ｃｍ2である。この注入量の多寡によて、シ
リコン基板１１内部の埋込み絶縁層である埋込みシリコ
ン酸化層１２自体の厚さは０．４〜０．１μｍ程度に、
また基板表面のＳｉ層１１ａの厚さは０．３５〜０．２
μｍ程度にそれぞれなる。
【０００７】アニール処理時の温度は１２５０〜１４０
０℃の範囲の中で、１３００〜１４００℃が好ましく、
１３５０℃が更に好ましい。またその時間は１〜８時間
の範囲の中で、４〜８時間が好ましく、６時間程度が更
に好ましい。アニール処理時の温度が１２５０℃未満で
処理時間が１時間未満では本発明の目的を達成せず、１
４００℃及び８時間を越えてもその効果はあまり変わら
ず熱エネルギの浪費を防ぐために、上記アニール処理条
件が決められる。ＳｉＯ2膜１３は熱酸化又はＣＶＤ（C
hemical Vapor Deposition）法により０．０１〜０．５
μｍ厚に形成され、多結晶シリコン膜１４はＣＶＤ法に
より０．５〜１μｍ厚に形成されることが好ましい。Ｓ
ｉＯ2膜１３が０．０１μｍ未満であるとアニール処理
後に多結晶シリコン膜のみを除去しにくくなり、多結晶
シリコン膜１４が０．５μｍ未満であると水素ガス雰囲
気中でのアニール処理時にＳｉ層まで水素でエッチング
され、保護膜としての機能が損なわれるためである。ま
たＳｉＯ2膜を０．５μｍより厚くすると、基板表面の
Ｓｉ層中の酸素の外方拡散が抑制される。
０℃の範囲の中で、１３００〜１４００℃が好ましく、
１３５０℃が更に好ましい。またその時間は１〜８時間
の範囲の中で、４〜８時間が好ましく、６時間程度が更
に好ましい。アニール処理時の温度が１２５０℃未満で
処理時間が１時間未満では本発明の目的を達成せず、１
４００℃及び８時間を越えてもその効果はあまり変わら
ず熱エネルギの浪費を防ぐために、上記アニール処理条
件が決められる。ＳｉＯ2膜１３は熱酸化又はＣＶＤ（C
hemical Vapor Deposition）法により０．０１〜０．５
μｍ厚に形成され、多結晶シリコン膜１４はＣＶＤ法に
より０．５〜１μｍ厚に形成されることが好ましい。Ｓ
ｉＯ2膜１３が０．０１μｍ未満であるとアニール処理
後に多結晶シリコン膜のみを除去しにくくなり、多結晶
シリコン膜１４が０．５μｍ未満であると水素ガス雰囲
気中でのアニール処理時にＳｉ層まで水素でエッチング
され、保護膜としての機能が損なわれるためである。ま
たＳｉＯ2膜を０．５μｍより厚くすると、基板表面の
Ｓｉ層中の酸素の外方拡散が抑制される。
【０００８】
(a) 水素ガス雰囲気中で１２５０〜１４００℃の温度で
１〜８時間アニール処理すると、従来のアルゴン・酸素
の混合ガス雰囲気と異なり、基板両面には酸化膜が形成
されず、代わりに基板両面が水素でエッチングされる。
一方、このアニール処理によりシリコン基板中に空孔が
導入される。この空孔は埋込みシリコン酸化層の形成に
伴い放出される格子間Ｓｉ原子のシンク（sink）として
作用し、埋込みシリコン酸化層中の格子間Ｓｉ濃度を低
減する。これにより埋込みシリコン酸化層において過剰
な格子間Ｓｉ原子の合体による微小な欠陥の形成と、こ
うした欠陥の成長とを抑制でき、結果的にシリコン基板
中の欠陥密度を低減できる。なお、この空孔がない状態
で埋込みシリコン酸化層が形成されることに伴い基板表
面のＳｉ層に格子間Ｓｉ原子が放出されるとＳｉ原子か
らなる転位ループが形成され、やがてはこれが成長して
貫通転位が形成される。
１〜８時間アニール処理すると、従来のアルゴン・酸素
の混合ガス雰囲気と異なり、基板両面には酸化膜が形成
されず、代わりに基板両面が水素でエッチングされる。
一方、このアニール処理によりシリコン基板中に空孔が
導入される。この空孔は埋込みシリコン酸化層の形成に
伴い放出される格子間Ｓｉ原子のシンク（sink）として
作用し、埋込みシリコン酸化層中の格子間Ｓｉ濃度を低
減する。これにより埋込みシリコン酸化層において過剰
な格子間Ｓｉ原子の合体による微小な欠陥の形成と、こ
うした欠陥の成長とを抑制でき、結果的にシリコン基板
中の欠陥密度を低減できる。なお、この空孔がない状態
で埋込みシリコン酸化層が形成されることに伴い基板表
面のＳｉ層に格子間Ｓｉ原子が放出されるとＳｉ原子か
らなる転位ループが形成され、やがてはこれが成長して
貫通転位が形成される。
【０００９】(b) また水素ガスの還元作用により基板表
面のＳｉ層中の酸素の外方拡散が促進され、従来のアル
ゴン・酸素の混合ガス雰囲気中での処理に比べ、表面Ｓ
ｉ層中の酸素濃度を低減できる。その結果、酸素イオン
の注入で生じていた基板表面のＳｉ層中の転位欠陥を構
成する酸素析出物の溶解が促進され、小さな析出物は溶
解消滅してより大きな析出物に吸収されるというオスト
ワルド成長（Ostwald ripening）が促進される。これに
より酸素析出物の合体による埋込みシリコン酸化層が従
来よりスムーズにかつピンホールのない高品質に形成さ
れ、同時に基板表面のＳｉ層１１ａはその酸素濃度は５
×１０17／ｃｍ3以下になり、高活性になる。上記埋込
みシリコン酸化層中のピンホール密度は０．１個／ｃｍ
2以下であり、その下限値は測定限界値であって、０個
／ｃｍ2に限りなく近い。より確かなピンホール密度は
０．０１〜０．１個／ｃｍ2である。
面のＳｉ層中の酸素の外方拡散が促進され、従来のアル
ゴン・酸素の混合ガス雰囲気中での処理に比べ、表面Ｓ
ｉ層中の酸素濃度を低減できる。その結果、酸素イオン
の注入で生じていた基板表面のＳｉ層中の転位欠陥を構
成する酸素析出物の溶解が促進され、小さな析出物は溶
解消滅してより大きな析出物に吸収されるというオスト
ワルド成長（Ostwald ripening）が促進される。これに
より酸素析出物の合体による埋込みシリコン酸化層が従
来よりスムーズにかつピンホールのない高品質に形成さ
れ、同時に基板表面のＳｉ層１１ａはその酸素濃度は５
×１０17／ｃｍ3以下になり、高活性になる。上記埋込
みシリコン酸化層中のピンホール密度は０．１個／ｃｍ
2以下であり、その下限値は測定限界値であって、０個
／ｃｍ2に限りなく近い。より確かなピンホール密度は
０．０１〜０．１個／ｃｍ2である。
【００１０】(c) アニール処理する前にシリコン基板表
面にＳｉＯ2膜１３及び多結晶シリコン膜１４を積層し
ておけば、多結晶シリコン膜１４が基板表面のＳｉ層１
１ａの保護膜（バリヤ）となって、アニール処理時に水
素がＳｉ層１１ａをエッチングするのを防止する。０．
０１〜０．５μｍ厚のＳｉＯ2膜１３は多結晶シリコン
膜１４をエッチング除去するときのストッパとして機能
すると同時に基板表面のＳｉ層中の酸素の外方拡散を許
容する。
面にＳｉＯ2膜１３及び多結晶シリコン膜１４を積層し
ておけば、多結晶シリコン膜１４が基板表面のＳｉ層１
１ａの保護膜（バリヤ）となって、アニール処理時に水
素がＳｉ層１１ａをエッチングするのを防止する。０．
０１〜０．５μｍ厚のＳｉＯ2膜１３は多結晶シリコン
膜１４をエッチング除去するときのストッパとして機能
すると同時に基板表面のＳｉ層中の酸素の外方拡散を許
容する。
【００１１】
【実施例】次に、本発明の実施例を図面に基づいて詳し
く説明する。 ＜実施例１＞図１（ａ）に示すように、厚さ６２５μｍ
のシリコン基板１１の所定の領域（例えば、基板表面か
ら約０．４μｍの領域）に次の条件で酸素イオン
（Ｏ+）を注入した。 加速電圧： ２００ ＫｅＶ ビーム電流： ４０〜５０ ｍＡ ドーズ量： １．８×１０18／ｃｍ2 基板加熱温度：６００℃ イオン注入後に、図１（ｂ）に示すように、基板１１を
水素（Ｈ2）ガス雰囲気中で１３５０℃、６時間アニー
ル処理を施して、上記所定の領域を埋込シリコン酸化層
１２に変え、ＳＯＩ基板１０を得た。１１ａは基板表面
側のＳｉ層、１１ｂは基板裏面側のＳｉ層をそれぞれ示
す。
く説明する。 ＜実施例１＞図１（ａ）に示すように、厚さ６２５μｍ
のシリコン基板１１の所定の領域（例えば、基板表面か
ら約０．４μｍの領域）に次の条件で酸素イオン
（Ｏ+）を注入した。 加速電圧： ２００ ＫｅＶ ビーム電流： ４０〜５０ ｍＡ ドーズ量： １．８×１０18／ｃｍ2 基板加熱温度：６００℃ イオン注入後に、図１（ｂ）に示すように、基板１１を
水素（Ｈ2）ガス雰囲気中で１３５０℃、６時間アニー
ル処理を施して、上記所定の領域を埋込シリコン酸化層
１２に変え、ＳＯＩ基板１０を得た。１１ａは基板表面
側のＳｉ層、１１ｂは基板裏面側のＳｉ層をそれぞれ示
す。
【００１２】＜比較例１＞酸素イオン注入後の上記シリ
コン基板１１のアニール処理をアルゴン（90％）と酸素
（10％）の混合ガス雰囲気中で１３００℃、５時間行っ
た以外は、実施例１と同様にしてＳＯＩ基板を得た。
コン基板１１のアニール処理をアルゴン（90％）と酸素
（10％）の混合ガス雰囲気中で１３００℃、５時間行っ
た以外は、実施例１と同様にしてＳＯＩ基板を得た。
【００１３】＜実施例２＞酸素イオンのドーズ量を０．
４×１０18／ｃｍ2に変えて、基板表面から約０．１μ
ｍの領域に埋込みシリコン酸化層を形成した以外は実施
例１と同様にしてＳＯＩ基板を得た。
４×１０18／ｃｍ2に変えて、基板表面から約０．１μ
ｍの領域に埋込みシリコン酸化層を形成した以外は実施
例１と同様にしてＳＯＩ基板を得た。
【００１４】＜比較例２＞酸素イオンのドーズ量を０．
４×１０18／ｃｍ2に変えて、基板表面から約０．１μ
ｍの領域に埋込みシリコン酸化層を形成した以外は比較
例１と同様にしてＳＯＩ基板を得た。
４×１０18／ｃｍ2に変えて、基板表面から約０．１μ
ｍの領域に埋込みシリコン酸化層を形成した以外は比較
例１と同様にしてＳＯＩ基板を得た。
【００１５】＜実施例３＞図２（ａ）に示すように、実
施例１の酸素注入したシリコン基板１１を９００℃で熱
酸化して基板表面に厚さ約０．０１μｍのＳｉＯ2膜１
３を形成し、更にこのＳｉＯ2膜１３の上にＣＶＤ法に
より厚さ約１μｍの多結晶シリコン膜１４を形成した。
ＳｉＯ2膜１３及び多結晶シリコン膜１４が積層された
シリコン基板１１を実施例１と同じように水素（Ｈ2）
ガス雰囲気中で１３５０℃、６時間アニール処理を施し
て、上記所定の領域を埋込みシリコン酸化層１２に変え
た。アニール処理後、基板表面以外を図示しない耐エッ
チングホルダで覆って保持し、この基板をヒドラジンを
主成分とするエッチング液に浸漬した。これにより基板
表面の多結晶シリコン膜１４の表面からエッチングが進
行し、ＳｉＯ2膜１３に達すると、エッチングレートが
急激に小さくなったので、ここでエッチングを停止し
た。多結晶シリコン膜１４を除去した後、更にフッ酸
（ＨＦ）を主成分とするエッチング液でＳｉＯ2膜１３
をエッチング除去することにより、図２（ｂ）に示すよ
うにＳＯＩ基板２０を得た。この例では水素ガス雰囲気
中でのアニール処理時の水素による基板表面のＳｉ層の
エッチングを多結晶シリコン膜で防止することができ
た。
施例１の酸素注入したシリコン基板１１を９００℃で熱
酸化して基板表面に厚さ約０．０１μｍのＳｉＯ2膜１
３を形成し、更にこのＳｉＯ2膜１３の上にＣＶＤ法に
より厚さ約１μｍの多結晶シリコン膜１４を形成した。
ＳｉＯ2膜１３及び多結晶シリコン膜１４が積層された
シリコン基板１１を実施例１と同じように水素（Ｈ2）
ガス雰囲気中で１３５０℃、６時間アニール処理を施し
て、上記所定の領域を埋込みシリコン酸化層１２に変え
た。アニール処理後、基板表面以外を図示しない耐エッ
チングホルダで覆って保持し、この基板をヒドラジンを
主成分とするエッチング液に浸漬した。これにより基板
表面の多結晶シリコン膜１４の表面からエッチングが進
行し、ＳｉＯ2膜１３に達すると、エッチングレートが
急激に小さくなったので、ここでエッチングを停止し
た。多結晶シリコン膜１４を除去した後、更にフッ酸
（ＨＦ）を主成分とするエッチング液でＳｉＯ2膜１３
をエッチング除去することにより、図２（ｂ）に示すよ
うにＳＯＩ基板２０を得た。この例では水素ガス雰囲気
中でのアニール処理時の水素による基板表面のＳｉ層の
エッチングを多結晶シリコン膜で防止することができ
た。
【００１６】＜評価＞実施例１，２，３及び比較例１，
２の各ＳＯＩ基板の埋込みシリコン酸化層中のピンホー
ル密度及び基板表面のＳｉ層中の転位欠陥密度を測定し
た。また基板表面のＳｉ層の酸素濃度を二次イオン質量
分析（Secondary Ion Mass Spectorscopy, ＳＩＭＳ）
法により測定した。ピンホール密度はＳＯＩ基板の両面
を電極で挟んで硫酸銅溶液に浸漬し、通電した時の硫酸
銅の析出量により求めた。転位欠陥密度はＳＯＩ基板を
酸化クロムを含む溶液により基板表面をエッチングし、
エッチングで拡大した転位欠陥を電子顕微鏡で観察する
ことにより求めた。その結果を表１に示す。
２の各ＳＯＩ基板の埋込みシリコン酸化層中のピンホー
ル密度及び基板表面のＳｉ層中の転位欠陥密度を測定し
た。また基板表面のＳｉ層の酸素濃度を二次イオン質量
分析（Secondary Ion Mass Spectorscopy, ＳＩＭＳ）
法により測定した。ピンホール密度はＳＯＩ基板の両面
を電極で挟んで硫酸銅溶液に浸漬し、通電した時の硫酸
銅の析出量により求めた。転位欠陥密度はＳＯＩ基板を
酸化クロムを含む溶液により基板表面をエッチングし、
エッチングで拡大した転位欠陥を電子顕微鏡で観察する
ことにより求めた。その結果を表１に示す。
【００１７】
【表１】
【００１８】表１から明らかなように、水素ガス雰囲気
中でアニール処理した実施例１〜３はアルゴンと酸素の
混合ガス雰囲気中でアニール処理した比較例１及び２と
比べて、ピンホール密度及び転位欠陥密度はともに小さ
かった。特にピンホール密度は１桁程度小さかった。ま
た活性領域となる基板表面のＳｉ層の酸素濃度は比較例
１及び２が５〜１０×１０17／ｃｍ3であったのに対し
て、実施例１〜３は０．５〜１×１０17／ｃｍ3であっ
て、活性度がより高いことが判明した。
中でアニール処理した実施例１〜３はアルゴンと酸素の
混合ガス雰囲気中でアニール処理した比較例１及び２と
比べて、ピンホール密度及び転位欠陥密度はともに小さ
かった。特にピンホール密度は１桁程度小さかった。ま
た活性領域となる基板表面のＳｉ層の酸素濃度は比較例
１及び２が５〜１０×１０17／ｃｍ3であったのに対し
て、実施例１〜３は０．５〜１×１０17／ｃｍ3であっ
て、活性度がより高いことが判明した。
【００１９】
【発明の効果】以上述べたように、本発明のＳＯＩ基板
の製造方法によれば、アニール処理を水素ガス雰囲気中
で行うことにより、所定の領域にピンホール密度が比較
的小さい高品質の埋込みシリコン酸化層を形成すること
ができ、しかもＳｉ層中の酸素の外方拡散が容易になっ
て、基板表面のＳｉ層中の酸素濃度を低減して高活性の
Ｓｉ層が得られる。特に、酸素イオン注入後、アニール
処理する前にシリコン基板表面にＳｉＯ2膜及び多結晶
シリコン膜を積層すれば、水素による基板表面のＳｉ層
のエッチングを防止でき、基板表面に所望の厚さのＳｉ
層が得られる。
の製造方法によれば、アニール処理を水素ガス雰囲気中
で行うことにより、所定の領域にピンホール密度が比較
的小さい高品質の埋込みシリコン酸化層を形成すること
ができ、しかもＳｉ層中の酸素の外方拡散が容易になっ
て、基板表面のＳｉ層中の酸素濃度を低減して高活性の
Ｓｉ層が得られる。特に、酸素イオン注入後、アニール
処理する前にシリコン基板表面にＳｉＯ2膜及び多結晶
シリコン膜を積層すれば、水素による基板表面のＳｉ層
のエッチングを防止でき、基板表面に所望の厚さのＳｉ
層が得られる。
【図１】本発明実施例のＳＯＩ基板の製造方法を示す部
分断面図。
分断面図。
【図２】本発明の別の実施例のＳＯＩ基板の製造方法を
示す部分断面図。
示す部分断面図。
１０，２０ ＳＯＩ基板 １１ シリコン基板 １１ａ 基板表面のＳｉ層 １２ 埋込みシリコン酸化層 １３ ＳｉＯ2膜 １４ 多結晶シリコン膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新行内 隆之 埼玉県大宮市北袋町１丁目297番地 三菱 マテリアル株式会社中央研究所内
Claims (4)
- 【請求項１】 シリコン基板(11)内部に高濃度の酸素イ
オンを注入した後、アニール処理することにより前記シ
リコン基板(11)表面から所定の深さの領域に埋込みシリ
コン酸化層(12)が形成され、前記基板表面に活性なＳｉ
層(11a)が形成されたＳＯＩ基板において、 前記埋込みシリコン酸化層(12)中のピンホール密度が
０．１個／ｃｍ2以下であることを特徴とするＳＯＩ基
板。 - 【請求項２】 埋込みシリコン酸化層(12)中のピンホー
ル密度が０．０１〜０．１個／ｃｍ2である請求項１記
載のＳＯＩ基板。 - 【請求項３】 シリコン基板(11)内部に高濃度の酸素イ
オンを注入した後、アニール処理して前記シリコン基板
(11)表面から所定の深さの領域に埋込みシリコン酸化層
(12)を形成し、前記基板表面に活性なＳｉ層(11a)を形
成するＳＯＩ基板の製造方法において、 前記アニール処理を１２５０〜１４００℃の温度で１〜
８時間、水素ガス雰囲気中で行うことを特徴とするＳＯ
Ｉ基板の製造方法。 - 【請求項４】 シリコン基板(11)内部に高濃度の酸素イ
オンを注入した後、アニール処理して前記シリコン基板
(11)表面から所定の深さの領域に埋込みシリコン酸化層
(12)を形成し、前記基板表面に活性なＳｉ層(11a)を形
成するＳＯＩ基板の製造方法において、 前記酸素イオンを注入した後、前記シリコン基板(11)表
面にＳｉＯ2膜(13)及び多結晶シリコン膜(14)をこの順
に積層して１２５０〜１４００℃の温度で１〜８時間、
水素ガス雰囲気中でアニール処理し、前記多結晶シリコ
ン膜(14)及びＳｉＯ2膜(13)を除去することを特徴とす
るＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17793994A JPH0846161A (ja) | 1994-07-29 | 1994-07-29 | Ｓｏｉ基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17793994A JPH0846161A (ja) | 1994-07-29 | 1994-07-29 | Ｓｏｉ基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846161A true JPH0846161A (ja) | 1996-02-16 |
Family
ID=16039717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17793994A Pending JPH0846161A (ja) | 1994-07-29 | 1994-07-29 | Ｓｏｉ基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0846161A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999039380A1 (fr) * | 1998-02-02 | 1999-08-05 | Nippon Steel Corporation | Substrat soi et procede de fabrication dudit substrat |
| US6090689A (en) * | 1998-03-04 | 2000-07-18 | International Business Machines Corporation | Method of forming buried oxide layers in silicon |
| US6313014B1 (en) | 1998-06-18 | 2001-11-06 | Canon Kabushiki Kaisha | Semiconductor substrate and manufacturing method of semiconductor substrate |
| JP2002246573A (ja) * | 2001-02-13 | 2002-08-30 | Nippon Steel Corp | Ｓｉｍｏｘ基板の作製方法 |
| KR100578160B1 (ko) * | 1997-11-05 | 2006-09-06 | 신에쯔 한도타이 가부시키가이샤 | Soi 웨이퍼의 열처리 방법과 그 방법에 의해 열처리된 soi 웨이퍼 |
| CN108054120A (zh) * | 2017-12-13 | 2018-05-18 | 上海华虹宏力半导体制造有限公司 | 改善soi器件浮体效应的工艺方法 |
-
1994
- 1994-07-29 JP JP17793994A patent/JPH0846161A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222253B1 (en) | 1997-03-05 | 2001-04-24 | International Business Machines Corporation | Buried oxide layer in silicon |
| KR100578160B1 (ko) * | 1997-11-05 | 2006-09-06 | 신에쯔 한도타이 가부시키가이샤 | Soi 웨이퍼의 열처리 방법과 그 방법에 의해 열처리된 soi 웨이퍼 |
| WO1999039380A1 (fr) * | 1998-02-02 | 1999-08-05 | Nippon Steel Corporation | Substrat soi et procede de fabrication dudit substrat |
| EP1052687A1 (en) * | 1998-02-02 | 2000-11-15 | Nippon Steel Corporation | Soi substrate and method for manufacturing the same |
| US6617034B1 (en) | 1998-02-02 | 2003-09-09 | Nippon Steel Corporation | SOI substrate and method for production thereof |
| EP1052687A4 (en) * | 1998-02-02 | 2007-08-15 | Nippon Steel Corp | SOI SUBSTRATE AND RELATED MANUFACTURING PROCESS |
| US6090689A (en) * | 1998-03-04 | 2000-07-18 | International Business Machines Corporation | Method of forming buried oxide layers in silicon |
| US6313014B1 (en) | 1998-06-18 | 2001-11-06 | Canon Kabushiki Kaisha | Semiconductor substrate and manufacturing method of semiconductor substrate |
| JP2002246573A (ja) * | 2001-02-13 | 2002-08-30 | Nippon Steel Corp | Ｓｉｍｏｘ基板の作製方法 |
| CN108054120A (zh) * | 2017-12-13 | 2018-05-18 | 上海华虹宏力半导体制造有限公司 | 改善soi器件浮体效应的工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
| EP0966034B1 (en) | Method of manufacturing silicon-on-insulator substrate | |
| US8173521B2 (en) | Method for manufacturing bonded wafer | |
| EP0558554A1 (en) | Silicon-on-porous-silicon; method of production and material | |
| US7947571B2 (en) | Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density | |
| JP3204855B2 (ja) | 半導体基板の製造方法 | |
| GB2109162A (en) | Forming dielectrically isolated silicon regions | |
| JPH0846161A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP4931212B2 (ja) | 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 | |
| JPH11191617A (ja) | Ｓｏｉ基板の製造方法 | |
| TW478067B (en) | Semiconductor device and its manufacture method | |
| US6074928A (en) | Method of fabricating SOI substrate | |
| US4451303A (en) | Diffusion of aluminum | |
| EP0312466A1 (fr) | Procédé de fabrication d'une structure de silicium sur isolant | |
| JPH1117217A (ja) | 発光素子材料の製造方法 | |
| JPH08321594A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2000031079A (ja) | Ｓｏｉ基板の製造方法 | |
| JP5008799B2 (ja) | Ｓｉｍｏｘ基板の作製方法 | |
| JP2010027731A (ja) | Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ | |
| JP3480479B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0832037A (ja) | 半導体基板の作製方法 | |
| JP2637950B2 (ja) | 表面清浄化方法 | |
| JP3291149B2 (ja) | 結晶質薄膜の製造方法 | |
| JPH1140512A (ja) | 半導体基板の製造方法 | |
| JP2002289819A (ja) | Ｓｉｍｏｘ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991026 |