JPH1079355A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH1079355A JPH1079355A JP25235696A JP25235696A JPH1079355A JP H1079355 A JPH1079355 A JP H1079355A JP 25235696 A JP25235696 A JP 25235696A JP 25235696 A JP25235696 A JP 25235696A JP H1079355 A JPH1079355 A JP H1079355A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon layer
- substrate
- surface silicon
- buried oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 ＳＯＩ構造のＳＩＭＯＸ基板において、表面
シリコン層に存在する積層欠陥四面体の分布密度を低減
することができるようにする。 【解決手段】 （１）酸素イオン注入、（２）保護膜形
成、（３）アニールの各工程を経た後、（４）高温酸化
を行う。高温酸化では、表面シリコン層２の表面酸化膜
８の厚さが少なくとも２００ｎｍ以上になるように熱処
理条件を定める。たとえば、温度１３５０℃、１００％
Ｏ2 雰囲気で５時間の熱処理を行い、表面シリコン層２
の酸化膜厚を６５０ｎｍにすると、表面酸化膜側および
埋込酸化膜側から表面シリコン層２に格子間原子が注入
され、原子空孔型の積層欠陥四面体が消滅する。また、
埋込酸化膜５の厚膜効果と表面酸化膜８の厚膜化とによ
り、積層欠陥四面体の高密度領域が埋込酸化膜または表
面酸化膜に取り込まれる。これらの結果から、高品質の
表面シリコン層をもつＳＯＩ基板を製造することができ
る。
シリコン層に存在する積層欠陥四面体の分布密度を低減
することができるようにする。 【解決手段】 （１）酸素イオン注入、（２）保護膜形
成、（３）アニールの各工程を経た後、（４）高温酸化
を行う。高温酸化では、表面シリコン層２の表面酸化膜
８の厚さが少なくとも２００ｎｍ以上になるように熱処
理条件を定める。たとえば、温度１３５０℃、１００％
Ｏ2 雰囲気で５時間の熱処理を行い、表面シリコン層２
の酸化膜厚を６５０ｎｍにすると、表面酸化膜側および
埋込酸化膜側から表面シリコン層２に格子間原子が注入
され、原子空孔型の積層欠陥四面体が消滅する。また、
埋込酸化膜５の厚膜効果と表面酸化膜８の厚膜化とによ
り、積層欠陥四面体の高密度領域が埋込酸化膜または表
面酸化膜に取り込まれる。これらの結果から、高品質の
表面シリコン層をもつＳＯＩ基板を製造することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、単結晶シリコン基
板中に絶縁層を形成するＳＯＩ基板の製造方法に関す
る。
板中に絶縁層を形成するＳＯＩ基板の製造方法に関す
る。
【０００２】
【従来の技術】バルク状の半導体基板に集積回路を作り
込むよりも、絶縁材料上に設けられた薄い半導体層に各
種の素子を形成するほうが、素子特性や素子間分離の点
で有利である。このような見地から、単結晶シリコン基
板にＳｉＯ2 の絶縁膜を介して素子形成のための単結晶
シリコン層を設けたＳＯＩ基板が用いられている。
込むよりも、絶縁材料上に設けられた薄い半導体層に各
種の素子を形成するほうが、素子特性や素子間分離の点
で有利である。このような見地から、単結晶シリコン基
板にＳｉＯ2 の絶縁膜を介して素子形成のための単結晶
シリコン層を設けたＳＯＩ基板が用いられている。
【０００３】ＳＯＩ基板の製作技術の一つにＳＩＭＯＸ
がある。ＳＩＭＯＸ基板は、単結晶シリコン基板に高濃
度の酸素イオン（16Ｏ+ ）を注入して前記基板内の所定
の深さに高濃度酸素イオン注入層を形成し、これを１１
００〜１３５０℃の温度で数時間アニールすることによ
って前記高濃度酸素イオン注入層を埋込酸化膜すなわち
ＳｉＯ2 の絶縁膜に変化させる。ＳＩＭＯＸ基板は、貼
り合わせウェーハのように表面の単結晶シリコン層を研
磨加工せずに均一な厚さの活性領域層とすることができ
る。
がある。ＳＩＭＯＸ基板は、単結晶シリコン基板に高濃
度の酸素イオン（16Ｏ+ ）を注入して前記基板内の所定
の深さに高濃度酸素イオン注入層を形成し、これを１１
００〜１３５０℃の温度で数時間アニールすることによ
って前記高濃度酸素イオン注入層を埋込酸化膜すなわち
ＳｉＯ2 の絶縁膜に変化させる。ＳＩＭＯＸ基板は、貼
り合わせウェーハのように表面の単結晶シリコン層を研
磨加工せずに均一な厚さの活性領域層とすることができ
る。
【０００４】ＳＩＭＯＸ基板においては、埋込酸化膜の
上の表面シリコン層に高集積デバイスを作り込むため、
前記表面シリコン層に対して高品質の結晶性が要求され
ている。高品質のＳＩＭＯＸ基板の場合、表面シリコン
層に存在する転位の密度は１００個／ｃｍ2 以下が達成
されており、工業的に使用される上で特に問題のないレ
ベルになっている。
上の表面シリコン層に高集積デバイスを作り込むため、
前記表面シリコン層に対して高品質の結晶性が要求され
ている。高品質のＳＩＭＯＸ基板の場合、表面シリコン
層に存在する転位の密度は１００個／ｃｍ2 以下が達成
されており、工業的に使用される上で特に問題のないレ
ベルになっている。
【０００５】
【発明が解決しようとする課題】しかしながら、ＳＩＭ
ＯＸ基板の製造条件によっては表面シリコン層に１０8
／ｃｍ3 程度の積層欠陥四面体が存在することがあり、
この欠陥を低減することが望ましい。前記積層欠陥四面
体は、下記のような特徴を持っている。 （１）図３に示すように、埋込酸化膜の近くに分布密度
のピークがある。 （２）原子空孔の集積によって作られた欠陥である。
ＯＸ基板の製造条件によっては表面シリコン層に１０8
／ｃｍ3 程度の積層欠陥四面体が存在することがあり、
この欠陥を低減することが望ましい。前記積層欠陥四面
体は、下記のような特徴を持っている。 （１）図３に示すように、埋込酸化膜の近くに分布密度
のピークがある。 （２）原子空孔の集積によって作られた欠陥である。
【０００６】本発明は上記従来の問題点に着目してなさ
れたもので、表面シリコン層に存在する積層欠陥四面体
の分布密度を低減することができるＳＯＩ基板の製造方
法を提供することを目的としている。
れたもので、表面シリコン層に存在する積層欠陥四面体
の分布密度を低減することができるＳＯＩ基板の製造方
法を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係るＳＯＩ基板の製造方法は、単結晶シリ
コン基板に酸素イオンを注入した後、不活性ガス雰囲気
中で高温熱処理するアニール処理を行うことにより埋込
酸化膜を形成し、表面に基板と絶縁分離された単結晶シ
リコン層を形成する半導体基板の製造方法において、前
記埋込酸化膜の膜厚を酸素イオン注入量により計算され
る理論的膜厚に形成するアニール処理を行った後、前記
基板に前記アニール温度以上の高温酸素雰囲気中で酸化
処理を施し、表面シリコン層を少なくとも２００ｎｍ以
上酸化することによって表面シリコン層の積層欠陥密度
を１０7 ／ｃｍ2 以下とすることを特徴としている。
め、本発明に係るＳＯＩ基板の製造方法は、単結晶シリ
コン基板に酸素イオンを注入した後、不活性ガス雰囲気
中で高温熱処理するアニール処理を行うことにより埋込
酸化膜を形成し、表面に基板と絶縁分離された単結晶シ
リコン層を形成する半導体基板の製造方法において、前
記埋込酸化膜の膜厚を酸素イオン注入量により計算され
る理論的膜厚に形成するアニール処理を行った後、前記
基板に前記アニール温度以上の高温酸素雰囲気中で酸化
処理を施し、表面シリコン層を少なくとも２００ｎｍ以
上酸化することによって表面シリコン層の積層欠陥密度
を１０7 ／ｃｍ2 以下とすることを特徴としている。
【０００８】
【作用】シリコンウェーハを高温酸化すると、酸化膜と
シリコンとの界面で格子間原子が発生することはよく知
られている。また、ＳＩＭＯＸ基板に高温酸化を施す
と、埋込酸化膜の表面側が成長し、膜厚が大きくなるこ
とが知られている。上記構成によれば、アニール処理後
の高温酸化処理により表面シリコン層を少なくとも２０
０ｎｍ以上酸化することにしたので、表面酸化膜側およ
び埋込酸化膜側から表面シリコン層に格子間原子を注入
することができ、前記格子間原子が積層欠陥四面体の原
子空孔に入ることによって積層欠陥四面体を消滅させる
ことができる。また、埋込酸化膜が厚膜化するとともに
表面酸化膜も４００ｎｍ以上となるので、前記積層欠陥
四面体の高密度領域は埋込酸化膜あるいは表面酸化膜に
取り込まれる。これらの結果から、表面シリコン層にお
ける積層欠陥四面体の分布密度は著しく低減される。
シリコンとの界面で格子間原子が発生することはよく知
られている。また、ＳＩＭＯＸ基板に高温酸化を施す
と、埋込酸化膜の表面側が成長し、膜厚が大きくなるこ
とが知られている。上記構成によれば、アニール処理後
の高温酸化処理により表面シリコン層を少なくとも２０
０ｎｍ以上酸化することにしたので、表面酸化膜側およ
び埋込酸化膜側から表面シリコン層に格子間原子を注入
することができ、前記格子間原子が積層欠陥四面体の原
子空孔に入ることによって積層欠陥四面体を消滅させる
ことができる。また、埋込酸化膜が厚膜化するとともに
表面酸化膜も４００ｎｍ以上となるので、前記積層欠陥
四面体の高密度領域は埋込酸化膜あるいは表面酸化膜に
取り込まれる。これらの結果から、表面シリコン層にお
ける積層欠陥四面体の分布密度は著しく低減される。
【０００９】
【発明の実施の形態】以下に、本発明に係るＳＯＩ基板
の製造方法の実施例について、図面を参照して説明す
る。図１は、ＳＯＩ基板の製造工程を基板の模式的な部
分断面によって示す説明図である。第１工程は酸素イオ
ン注入で、イオン注入装置を用いて単結晶シリコン基板
１に酸素イオン16Ｏ+ を所定の深さに注入する。この場
合、表面シリコン層２における転位密度の増大や埋込酸
化膜の破壊電界の強さの低下を回避するため、酸素イオ
ン注入量を５×１０17／ｃｍ2 未満とする。３は高濃度
酸素イオン注入層である。
の製造方法の実施例について、図面を参照して説明す
る。図１は、ＳＯＩ基板の製造工程を基板の模式的な部
分断面によって示す説明図である。第１工程は酸素イオ
ン注入で、イオン注入装置を用いて単結晶シリコン基板
１に酸素イオン16Ｏ+ を所定の深さに注入する。この場
合、表面シリコン層２における転位密度の増大や埋込酸
化膜の破壊電界の強さの低下を回避するため、酸素イオ
ン注入量を５×１０17／ｃｍ2 未満とする。３は高濃度
酸素イオン注入層である。
【００１０】第２工程は保護膜形成で、ＣＶＤ装置を用
いて単結晶シリコン基板１の表面にＳｉＯ2 のアニール
保護膜４を形成する。ただし、前記アニール保護膜を形
成せずに第３工程に進んでもよい。
いて単結晶シリコン基板１の表面にＳｉＯ2 のアニール
保護膜４を形成する。ただし、前記アニール保護膜を形
成せずに第３工程に進んでもよい。
【００１１】第３工程はアニール処理で、０．５％酸素
分圧のＡｒガス雰囲気を１２００℃の温度に昇温させた
炉内に基板を入れて行う。このアニール処理により結晶
の安定化が行われ、高濃度酸素イオン注入層は埋込酸化
膜５に変化する。６はアニール酸化膜である。ここまで
は従来技術と同一の工程である。
分圧のＡｒガス雰囲気を１２００℃の温度に昇温させた
炉内に基板を入れて行う。このアニール処理により結晶
の安定化が行われ、高濃度酸素イオン注入層は埋込酸化
膜５に変化する。６はアニール酸化膜である。ここまで
は従来技術と同一の工程である。
【００１２】第４工程は高温酸化で、単結晶シリコン基
板１を１１５０℃以上、融点未満の温度範囲で数時間加
熱する。このときのＯ2 ガス濃度は１％を超え、１００
％までの範囲内に保つものとする。前記アニール工程で
形成された埋込酸化膜５の上に埋込酸化膜増加分７が形
成される。８は前記高温酸化によって増加した表面酸化
膜である。第５工程は犠牲酸化で、表面シリコン層２を
薄膜化する目的で行う酸化処理である。犠牲酸化工程は
アニール工程と高温酸化工程の間に入れてもよい。
板１を１１５０℃以上、融点未満の温度範囲で数時間加
熱する。このときのＯ2 ガス濃度は１％を超え、１００
％までの範囲内に保つものとする。前記アニール工程で
形成された埋込酸化膜５の上に埋込酸化膜増加分７が形
成される。８は前記高温酸化によって増加した表面酸化
膜である。第５工程は犠牲酸化で、表面シリコン層２を
薄膜化する目的で行う酸化処理である。犠牲酸化工程は
アニール工程と高温酸化工程の間に入れてもよい。
【００１３】次に、本発明を適用した一実験例について
述べる。 （１）酸素イオン注入：単結晶シリコン基板に、加速エ
ネルギー１８０ｋｅＶでドーズ量３．５×１０17／ｃｍ
2 の酸素イオンを注入し、所定の深さに高濃度酸素イオ
ン注入層を形成した。 （２）アニール：アニール温度を１３５０℃とし、Ａｒ
に０．５％の濃度のＯ2を添加した雰囲気ガス中で４時
間実施して埋込酸化膜を形成させた。雰囲気ガスに０．
５％のＯ2 を添加することにより、基板表面におけるピ
ットの発生を防止している。 （３）高温酸化：酸化温度を１３５０℃とし、５時間実
施して埋込酸化膜を厚膜化した。Ｏ2 濃度は１％を超
え、１００％までの範囲内であればよいが、本実験例で
は１００％とした。この処理により、表面シリコン層の
酸化膜厚を６５０ｎｍとした。 （４）犠牲酸化：表面シリコン層を薄膜化するため、１
１００℃の熱酸化による犠牲酸化処理を施した。その後
に表面酸化膜を除去し、デバイス基板を得た。
述べる。 （１）酸素イオン注入：単結晶シリコン基板に、加速エ
ネルギー１８０ｋｅＶでドーズ量３．５×１０17／ｃｍ
2 の酸素イオンを注入し、所定の深さに高濃度酸素イオ
ン注入層を形成した。 （２）アニール：アニール温度を１３５０℃とし、Ａｒ
に０．５％の濃度のＯ2を添加した雰囲気ガス中で４時
間実施して埋込酸化膜を形成させた。雰囲気ガスに０．
５％のＯ2 を添加することにより、基板表面におけるピ
ットの発生を防止している。 （３）高温酸化：酸化温度を１３５０℃とし、５時間実
施して埋込酸化膜を厚膜化した。Ｏ2 濃度は１％を超
え、１００％までの範囲内であればよいが、本実験例で
は１００％とした。この処理により、表面シリコン層の
酸化膜厚を６５０ｎｍとした。 （４）犠牲酸化：表面シリコン層を薄膜化するため、１
１００℃の熱酸化による犠牲酸化処理を施した。その後
に表面酸化膜を除去し、デバイス基板を得た。
【００１４】図２は、表面シリコン層の熱酸化膜厚と積
層欠陥四面体の分布密度との関係を示すグラフである。
このグラフで明らかなように、熱酸化膜厚の増大に伴っ
て積層欠陥密度は低減する。従来技術によるアニール後
の高温酸化処理の一例を説明すると、酸化温度を１３５
０℃として４時間実施して埋込酸化膜を厚膜化した。こ
の場合、Ｏ2 濃度は約２％とし、表面シリコン層の酸化
膜厚は１１０ｎｍであった。得られたＳＩＭＯＸ基板の
表面シリコン層における積層欠陥四面体の分布密度は４
×１０7 ／ｃｍ2 であった。
層欠陥四面体の分布密度との関係を示すグラフである。
このグラフで明らかなように、熱酸化膜厚の増大に伴っ
て積層欠陥密度は低減する。従来技術によるアニール後
の高温酸化処理の一例を説明すると、酸化温度を１３５
０℃として４時間実施して埋込酸化膜を厚膜化した。こ
の場合、Ｏ2 濃度は約２％とし、表面シリコン層の酸化
膜厚は１１０ｎｍであった。得られたＳＩＭＯＸ基板の
表面シリコン層における積層欠陥四面体の分布密度は４
×１０7 ／ｃｍ2 であった。
【００１５】これに対し、上記本発明を適用した一実験
例で述べた条件でアニール後の高温酸化処理を施したＳ
ＩＭＯＸ基板では、表面シリコン層における積層欠陥四
面体の分布密度が２．５×１０6 ／ｃｍ2 に低減した。
この値は従来技術によるものより１桁以上低く、表面シ
リコン層の酸化膜厚膜化の効果が著しいことを示してい
る。
例で述べた条件でアニール後の高温酸化処理を施したＳ
ＩＭＯＸ基板では、表面シリコン層における積層欠陥四
面体の分布密度が２．５×１０6 ／ｃｍ2 に低減した。
この値は従来技術によるものより１桁以上低く、表面シ
リコン層の酸化膜厚膜化の効果が著しいことを示してい
る。
【００１６】
【発明の効果】以上説明したように本発明によれば、シ
リコンウェーハを高温酸化すると酸化膜とシリコンとの
界面で格子間原子が発生する現象を利用し、ＳＯＩ構造
のＳＩＭＯＸ基板製造時に表面シリコン層に発生する積
層欠陥四面体を、高温酸化処理工程で発生する前記格子
間原子によって消滅させることにした。また、表面シリ
コン層を少なくとも２００ｎｍ以上酸化し、表面酸化膜
ならびに埋込酸化膜増加分によって前記積層欠陥四面体
を取り込むことにしたので、表面シリコン層に存在する
積層欠陥四面体の密度を１桁ないし２桁程度下げること
ができる。従って、本発明を適用すれば従来よりも高品
質の表面シリコン層をもつＳＯＩ基板を製造することが
できる。
リコンウェーハを高温酸化すると酸化膜とシリコンとの
界面で格子間原子が発生する現象を利用し、ＳＯＩ構造
のＳＩＭＯＸ基板製造時に表面シリコン層に発生する積
層欠陥四面体を、高温酸化処理工程で発生する前記格子
間原子によって消滅させることにした。また、表面シリ
コン層を少なくとも２００ｎｍ以上酸化し、表面酸化膜
ならびに埋込酸化膜増加分によって前記積層欠陥四面体
を取り込むことにしたので、表面シリコン層に存在する
積層欠陥四面体の密度を１桁ないし２桁程度下げること
ができる。従って、本発明を適用すれば従来よりも高品
質の表面シリコン層をもつＳＯＩ基板を製造することが
できる。
【図１】ＳＯＩ基板の製造工程を示す説明図である。
【図２】表面シリコン層の熱酸化膜厚と積層欠陥四面体
の分布密度との関係を示すグラフである。
の分布密度との関係を示すグラフである。
【図３】表面シリコン層における積層欠陥密度と表面か
らの距離との関係を示すグラフである。
らの距離との関係を示すグラフである。
１ 単結晶シリコン基板 ２ 表面シリコン層 ３ 高濃度酸素イオン注入層 ４ アニール保護膜 ５ 埋込酸化膜 ６ アニール酸化膜 ７ 埋込酸化膜増加分 ８ 表面酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今井 正人 神奈川県平塚市四之宮2612 コマツ電子金 属株式会社内 (72)発明者 中嶋 定夫 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内
Claims (1)
- 【請求項１】 単結晶シリコン基板に酸素イオンを注入
した後、不活性ガス雰囲気中で高温熱処理するアニール
処理を行うことにより埋込酸化膜を形成し、表面に基板
と絶縁分離された単結晶シリコン層を形成する半導体基
板の製造方法において、前記埋込酸化膜の膜厚を酸素イ
オン注入量により計算される理論的膜厚に形成するアニ
ール処理を行った後、前記基板に前記アニール温度以上
の高温酸素雰囲気中で酸化処理を施し、表面シリコン層
を少なくとも２００ｎｍ以上酸化することによって表面
シリコン層の積層欠陥密度を１０7 ／ｃｍ2 以下とする
ことを特徴とするＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25235696A JPH1079355A (ja) | 1996-09-03 | 1996-09-03 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25235696A JPH1079355A (ja) | 1996-09-03 | 1996-09-03 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079355A true JPH1079355A (ja) | 1998-03-24 |
Family
ID=17236161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25235696A Pending JPH1079355A (ja) | 1996-09-03 | 1996-09-03 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1079355A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000013214A1 (fr) * | 1998-08-31 | 2000-03-09 | Nec Corporation | Substrat soi et procede de fabrication correspondant |
| WO2002045132A3 (en) * | 2000-11-28 | 2003-02-13 | Ibis Technology Corp | Low defect density, thin-layer, soi substrates |
| WO2004075298A1 (ja) * | 2003-02-19 | 2004-09-02 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2010062503A (ja) * | 2008-09-08 | 2010-03-18 | Sumco Corp | Ｓｉｍｏｘウェーハの結晶欠陥の低減方法及びｓｉｍｏｘウェーハ |
-
1996
- 1996-09-03 JP JP25235696A patent/JPH1079355A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000013214A1 (fr) * | 1998-08-31 | 2000-03-09 | Nec Corporation | Substrat soi et procede de fabrication correspondant |
| US6548379B1 (en) | 1998-08-31 | 2003-04-15 | Nec Corporation | SOI substrate and method for manufacturing the same |
| WO2002045132A3 (en) * | 2000-11-28 | 2003-02-13 | Ibis Technology Corp | Low defect density, thin-layer, soi substrates |
| US6593173B1 (en) | 2000-11-28 | 2003-07-15 | Ibis Technology Corporation | Low defect density, thin-layer, SOI substrates |
| WO2004075298A1 (ja) * | 2003-02-19 | 2004-09-02 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| CN100418194C (zh) * | 2003-02-19 | 2008-09-10 | 信越半导体股份有限公司 | Soi晶片的制造方法及soi晶片 |
| US7524744B2 (en) | 2003-02-19 | 2009-04-28 | Shin-Etsu Handotai Co., Ltd. | Method of producing SOI wafer and SOI wafer |
| JP2010062503A (ja) * | 2008-09-08 | 2010-03-18 | Sumco Corp | Ｓｉｍｏｘウェーハの結晶欠陥の低減方法及びｓｉｍｏｘウェーハ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3036619B2 (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| JP3911901B2 (ja) | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 | |
| US5429955A (en) | Method for constructing semiconductor-on-insulator | |
| EP1688991A2 (en) | SOI wafer production method | |
| KR100947815B1 (ko) | Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 | |
| JPH07335898A (ja) | 半導体デバイス製造方法 | |
| US7910463B2 (en) | Method of producing SIMOX wafer | |
| WO2005024917A1 (ja) | 貼り合わせウェーハの製造方法 | |
| KR20100027947A (ko) | 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
| EP0167208B1 (en) | A method for growing an oxide layer on a silicon surface | |
| JP2001148473A (ja) | 半導体装置及びその製造方法 | |
| KR19990023856A (ko) | 에스 오 아이 층위에의 산화막 형성방법 및 결합 웨이퍼 제조방법 | |
| JPH1079355A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11191617A (ja) | Ｓｏｉ基板の製造方法 | |
| KR100260574B1 (ko) | Soi 기판의 제조방법 | |
| JPH08250491A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3452123B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3660469B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3452122B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH1041241A (ja) | 半導体装置の製造方法 | |
| JPS59114853A (ja) | 積層集積回路素子の製造方法 | |
| JP2002231651A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH06283421A (ja) | Ｓｏｉ基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040729 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040827 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060327 |