JPS60153146A - 半導体装置のアルミニウム配線 - Google Patents
半導体装置のアルミニウム配線Info
- Publication number
- JPS60153146A JPS60153146A JP857084A JP857084A JPS60153146A JP S60153146 A JPS60153146 A JP S60153146A JP 857084 A JP857084 A JP 857084A JP 857084 A JP857084 A JP 857084A JP S60153146 A JPS60153146 A JP S60153146A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- silicon
- aluminum film
- halation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体装置のアルミニウム配線に係り、特に
酸素アッシング等の熱による反射防止膜用シリコンのア
ルミニウム膜中への拡散を効果的に阻止できるアルミニ
ウム配線に関する。
酸素アッシング等の熱による反射防止膜用シリコンのア
ルミニウム膜中への拡散を効果的に阻止できるアルミニ
ウム配線に関する。
アルミニム配線を形成するためのフォトリソグラフィ工
程においては、下地段差の影響によりハレーションが生
じている。従来のLSIレベルでは、ハレーションは大
きな問題ではなかったが、高集積化が進み加工が微細に
なってくるに従ってハレーションは、解像不良等の大き
な問題となってきた。このためハレーションの防止策と
して、アルミニウム膜形成後、試料を大気にさらさず直
接その上にシリコン膜を堆積し、アルミニウム膜とこの
シリコン膜の間での光の干渉を利用してハレーションを
防止している(特開昭56−1.533)。
程においては、下地段差の影響によりハレーションが生
じている。従来のLSIレベルでは、ハレーションは大
きな問題ではなかったが、高集積化が進み加工が微細に
なってくるに従ってハレーションは、解像不良等の大き
な問題となってきた。このためハレーションの防止策と
して、アルミニウム膜形成後、試料を大気にさらさず直
接その上にシリコン膜を堆積し、アルミニウム膜とこの
シリコン膜の間での光の干渉を利用してハレーションを
防止している(特開昭56−1.533)。
しかし、酸素アッシング等の100°C−150°(二
の熱により、被覆シリコンは、安易にアルミニウム膜中
に侵入し、アルミニウム膜中のシリコン含有率を増加さ
せてしまう。このため、アルミニウム配線形成後の熱処
理によりアルミニウム膜中に析出するシリコン粒の大き
さと個数を増加させ、コンタクト不良等、アルミニウム
配線の信頼性に大きな影響を与えてしまうという欠点が
あった。
の熱により、被覆シリコンは、安易にアルミニウム膜中
に侵入し、アルミニウム膜中のシリコン含有率を増加さ
せてしまう。このため、アルミニウム配線形成後の熱処
理によりアルミニウム膜中に析出するシリコン粒の大き
さと個数を増加させ、コンタクト不良等、アルミニウム
配線の信頼性に大きな影響を与えてしまうという欠点が
あった。
本発明の目的は、アルミニウム膜と、アルミニウム配線
フオ]−リソグラフイエ程におけるハレーション防止用
のシリコン膜との間にアルミニウムの酸化膜を介在させ
、酸素アッシング等の熱により被覆シリコンがアルミニ
ウム膜中へ拡散するのを阻止し、アルミニウム膜中のシ
リコン含有率を増加させないアルミニウム配線を提供す
ることにある。
フオ]−リソグラフイエ程におけるハレーション防止用
のシリコン膜との間にアルミニウムの酸化膜を介在させ
、酸素アッシング等の熱により被覆シリコンがアルミニ
ウム膜中へ拡散するのを阻止し、アルミニウム膜中のシ
リコン含有率を増加させないアルミニウム配線を提供す
ることにある。
現在、広く用いらJrでいるアルミニウム配線材料には
、アルミニウム配線形成後の約450℃の熱処理時にコ
ンタクト孔部分でのアロイピッ1ル発生を防ぐため、あ
らかじめ1〜2wt%のシリコンが含有されている。し
かしながら、上記熱処理後、アルミニウム中に含まれて
いたシリコンは、コンタクト孔部分等にシリコン粒とし
て析出し、コンタクト不良等の障害を生じている。
、アルミニウム配線形成後の約450℃の熱処理時にコ
ンタクト孔部分でのアロイピッ1ル発生を防ぐため、あ
らかじめ1〜2wt%のシリコンが含有されている。し
かしながら、上記熱処理後、アルミニウム中に含まれて
いたシリコンは、コンタクト孔部分等にシリコン粒とし
て析出し、コンタクト不良等の障害を生じている。
半導体装置のアルミニウl〜配線フ第1〜リソグラフイ
エ程においてハレーション防止用膜として用いている被
覆シリコンは、フォトレジスト除去のための酸素アッシ
ング等の100℃〜150℃程度の熱により粒界拡散で
容易にアルミニウム膜中に拡散し、アルミニウム膜中の
シリコン含有量を増加させてしまう。上述のシリコン析
出量は、アルミニウム膜中のシリコン含有量に比例して
増加するため、このハレーション防止用の被覆シリコン
がアルミニウム膜中に拡散してしまうことは、コンタク
ト孔部分の電気的接触に対して著しい障害となる。
エ程においてハレーション防止用膜として用いている被
覆シリコンは、フォトレジスト除去のための酸素アッシ
ング等の100℃〜150℃程度の熱により粒界拡散で
容易にアルミニウム膜中に拡散し、アルミニウム膜中の
シリコン含有量を増加させてしまう。上述のシリコン析
出量は、アルミニウム膜中のシリコン含有量に比例して
増加するため、このハレーション防止用の被覆シリコン
がアルミニウム膜中に拡散してしまうことは、コンタク
ト孔部分の電気的接触に対して著しい障害となる。
本発明は、上述の障害を克服するため、ハレーション防
止用シリコン膜とアルミニウム膜との間にシリコンの拡
散が小さい膜(バリア膜)を形成し、アルミニウム膜中
へのシリコンの拡散を阻止するものである。アルミニウ
ムとシリコンの接着性、配線加工時の加工特性等を考慮
し、このバリア膜として、本発明ではAQ2o311U
を用いることにした。このAQ20g膜の形成方法とし
ては、アルミニウム膜堆積後、アルミニウム膜を大気中
に放置し、自然酸化させる方法を用いた。本発明によれ
ば、新たに他の膜を形成することなく、アルミニウムの
自然酸化膜を利用して、被覆シリコンの酸素アッシング
等の熱によるアルミニウム膜中への拡散を阻止し、アル
ミニウム配線形成後にこの被覆シリコンの除去は可能で
ある。
止用シリコン膜とアルミニウム膜との間にシリコンの拡
散が小さい膜(バリア膜)を形成し、アルミニウム膜中
へのシリコンの拡散を阻止するものである。アルミニウ
ムとシリコンの接着性、配線加工時の加工特性等を考慮
し、このバリア膜として、本発明ではAQ2o311U
を用いることにした。このAQ20g膜の形成方法とし
ては、アルミニウム膜堆積後、アルミニウム膜を大気中
に放置し、自然酸化させる方法を用いた。本発明によれ
ば、新たに他の膜を形成することなく、アルミニウムの
自然酸化膜を利用して、被覆シリコンの酸素アッシング
等の熱によるアルミニウム膜中への拡散を阻止し、アル
ミニウム配線形成後にこの被覆シリコンの除去は可能で
ある。
以下、本発明の一実施例を第1図に基づいて説明する。
第1図(a)〜(d)は本発明の一実施例としてMOS
1〜ランジスタの製造工程を示すもので、そ肛ぞれ各工
程における断面図を示す。まず、第1図(a)に示すよ
うに、10Ω・CIIIP形(1’00)シリコン基板
1を局所的に酸化し、700nm厚の素子量分雑用シリ
コン酸化膜2を形成する。続いて20nm厚のグー1〜
酸化膜3を形成した後、当該MO8I−ランジスタのし
きい値電圧調整のため、はう素をイオン打込み法によっ
て該素子全面に6keVで6 X 1. OC11Ir
J込む。次に低圧CVI)法により300nmの多結晶
シリコン膜4を形成する。その後、POCQa、02の
混合ガス中で熱処理を行い、多結晶シリコン膜4中にり
んを拡散させる。続いてフ第1−レジストをマスクとし
てCF4系ガスを用いたプラズマエツチング法により多
結晶シリコン膜4を所望の形状に加工しく特に図示され
ていない)、その後上記フォトレジストを除去する。次
いでひ素を該素子全面に805 −2 keVで5×10 crn イオン打込みを行う。続い
て第1図(b)に示すように、10+no:1%のりん
硅酸ガラス5をCV D法により5QOnn+の厚さに
堆積させる。次にCF4系プラズマエツチング法により
、りん硅酸ガラス5にコンタクト孔6を開ける。その後
、1%のシリコン入りアルミニウム膜7をスパッタ法に
より堆積し、その直後、試料冷却前に装置からとり出し
大気に曝してアルミニウム酸化膜8を形成する。次に再
び装置内にとり込みハレーション防止用のシリコン膜9
を被覆し、フォトレジストをマスクとして第1図(c)
に示すようにアルミニウム膜7をドライエツチング法に
より加工する。続いて第1図(d)に示すように、酸素
プラズマ中のアッシングによりフォトレジストを除去し
く特に図示していない)、その後CF。
1〜ランジスタの製造工程を示すもので、そ肛ぞれ各工
程における断面図を示す。まず、第1図(a)に示すよ
うに、10Ω・CIIIP形(1’00)シリコン基板
1を局所的に酸化し、700nm厚の素子量分雑用シリ
コン酸化膜2を形成する。続いて20nm厚のグー1〜
酸化膜3を形成した後、当該MO8I−ランジスタのし
きい値電圧調整のため、はう素をイオン打込み法によっ
て該素子全面に6keVで6 X 1. OC11Ir
J込む。次に低圧CVI)法により300nmの多結晶
シリコン膜4を形成する。その後、POCQa、02の
混合ガス中で熱処理を行い、多結晶シリコン膜4中にり
んを拡散させる。続いてフ第1−レジストをマスクとし
てCF4系ガスを用いたプラズマエツチング法により多
結晶シリコン膜4を所望の形状に加工しく特に図示され
ていない)、その後上記フォトレジストを除去する。次
いでひ素を該素子全面に805 −2 keVで5×10 crn イオン打込みを行う。続い
て第1図(b)に示すように、10+no:1%のりん
硅酸ガラス5をCV D法により5QOnn+の厚さに
堆積させる。次にCF4系プラズマエツチング法により
、りん硅酸ガラス5にコンタクト孔6を開ける。その後
、1%のシリコン入りアルミニウム膜7をスパッタ法に
より堆積し、その直後、試料冷却前に装置からとり出し
大気に曝してアルミニウム酸化膜8を形成する。次に再
び装置内にとり込みハレーション防止用のシリコン膜9
を被覆し、フォトレジストをマスクとして第1図(c)
に示すようにアルミニウム膜7をドライエツチング法に
より加工する。続いて第1図(d)に示すように、酸素
プラズマ中のアッシングによりフォトレジストを除去し
く特に図示していない)、その後CF。
系ガスにより被覆シリコン膜9を除去する。次に、45
0℃、30分間の水素処理を行った後、パッシベーショ
ン膜10を形成して、MOSトランジスタが完成する。
0℃、30分間の水素処理を行った後、パッシベーショ
ン膜10を形成して、MOSトランジスタが完成する。
本実施例によれば、アルミニウム酸化膜が介在すること
により、酸素アッシング等の熱で被覆シリコンがアルミ
ニウム膜中へ拡散するのを阻止することができる。また
、被覆シリコンのハレーション防止用膜としての効果に
は何ら影響を与えず、良好なアルミニウム配線形状が得
られる。
により、酸素アッシング等の熱で被覆シリコンがアルミ
ニウム膜中へ拡散するのを阻止することができる。また
、被覆シリコンのハレーション防止用膜としての効果に
は何ら影響を与えず、良好なアルミニウム配線形状が得
られる。
本実施例では、MOSトランジスタへの適用例を示した
が、本発明はこれに限らずアルミニウムを配線材料とし
て用いるすべての半導体装置に適用可能である。また、
酸素アッシング等の熱により被覆シリコンがアルミニウ
ム膜中へ拡散するのを阻止するためのバリア膜としては
、2nm程度のAQ、03膜で十分であるから、本発明
ではアルミニウム膜堆積後5〜6分間大気中に放置し、
アルミニウムの自然酸化膜を形成した。なお、AQ20
:1PIAの形成方法としては、陽極酸化法による形成
、酸化性雰囲気中での熱処理による形成等信の方法でt
pr能である。
が、本発明はこれに限らずアルミニウムを配線材料とし
て用いるすべての半導体装置に適用可能である。また、
酸素アッシング等の熱により被覆シリコンがアルミニウ
ム膜中へ拡散するのを阻止するためのバリア膜としては
、2nm程度のAQ、03膜で十分であるから、本発明
ではアルミニウム膜堆積後5〜6分間大気中に放置し、
アルミニウムの自然酸化膜を形成した。なお、AQ20
:1PIAの形成方法としては、陽極酸化法による形成
、酸化性雰囲気中での熱処理による形成等信の方法でt
pr能である。
」1記説明から明らかなように、本発明によれば、ハレ
ーション防止用膜としての被覆シリコンが、酸素アッシ
ング等の熱によりアルミニウム膜中へ拡散するのを阻止
し、アルミニウム膜中のシリコン含有率を増加させるこ
となく、その後、このシリコン膜の除去を行なうことが
できる。従って、アルミニウム膜中でのシリコン粒の析
出を最小限におさえる効果がある。
ーション防止用膜としての被覆シリコンが、酸素アッシ
ング等の熱によりアルミニウム膜中へ拡散するのを阻止
し、アルミニウム膜中のシリコン含有率を増加させるこ
となく、その後、このシリコン膜の除去を行なうことが
できる。従って、アルミニウム膜中でのシリコン粒の析
出を最小限におさえる効果がある。
第1図は本発明の一実施例を示すMOSトランジスタの
製造工程図である。
製造工程図である。
Claims (1)
- 1、所望の形状を有するアルミニウムもしくはアルミニ
ウム膜と該アルミニウムもしくはアルミニウム合金膜上
に積層して形成されたシリコン膜をそなえ、上記アルミ
ニウムもしくはアルミニウム合金膜と上記シリコン膜の
間にはアルミナ膜が介在されていることを特徴とする半
導体装置のアルミニウム配線。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP857084A JPS60153146A (ja) | 1984-01-23 | 1984-01-23 | 半導体装置のアルミニウム配線 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP857084A JPS60153146A (ja) | 1984-01-23 | 1984-01-23 | 半導体装置のアルミニウム配線 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60153146A true JPS60153146A (ja) | 1985-08-12 |
Family
ID=11696709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP857084A Pending JPS60153146A (ja) | 1984-01-23 | 1984-01-23 | 半導体装置のアルミニウム配線 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60153146A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6312153A (ja) * | 1986-03-06 | 1988-01-19 | Nec Corp | 半導体集積回路装置 |
JPH02264433A (ja) * | 1989-04-05 | 1990-10-29 | Seiko Epson Corp | 半導体装置 |
-
1984
- 1984-01-23 JP JP857084A patent/JPS60153146A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6312153A (ja) * | 1986-03-06 | 1988-01-19 | Nec Corp | 半導体集積回路装置 |
JPH02264433A (ja) * | 1989-04-05 | 1990-10-29 | Seiko Epson Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3699646A (en) | Integrated circuit structure and method for making integrated circuit structure | |
US4966870A (en) | Method for making borderless contacts | |
JPS6228578B2 (ja) | ||
JPH08148649A (ja) | 半導体装置の製造方法 | |
JPS5843912B2 (ja) | 半導体集積回路装置の製造方法 | |
US4030952A (en) | Method of MOS circuit fabrication | |
JPS60153146A (ja) | 半導体装置のアルミニウム配線 | |
JPS6115582B2 (ja) | ||
JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
JPS59111367A (ja) | 半導体装置の製造方法 | |
JP2550302B2 (ja) | 半導体装置の製造方法 | |
JPH0582734A (ja) | Mos半導体装置の製造方法 | |
JPS6318642A (ja) | 半導体装置の製造方法 | |
JPH027558A (ja) | 半導体装置およびその製造方法 | |
JP3128153B2 (ja) | 半導体装置の製造方法 | |
JP2682917B2 (ja) | 半導体素子の製造方法 | |
JPH06188262A (ja) | 半導体装置の製造方法 | |
JPH0318034A (ja) | 半導体装置の製造方法 | |
JP2624371B2 (ja) | 半導体装置の製造方法 | |
JPS6362352A (ja) | 半導体装置の製造方法 | |
JPS6148778B2 (ja) | ||
JPS607181A (ja) | 半導体装置の製造方法 | |
JPH0117256B2 (ja) | ||
JPS59134868A (ja) | 半導体装置の製造方法 |