JPS58106847A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58106847A JPS58106847A JP20480981A JP20480981A JPS58106847A JP S58106847 A JPS58106847 A JP S58106847A JP 20480981 A JP20480981 A JP 20480981A JP 20480981 A JP20480981 A JP 20480981A JP S58106847 A JPS58106847 A JP S58106847A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- glass
- phosphorus
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかが９、特に、多層配
線構造における断線および短絡が少なく、かつ耐湿性に
優れた半導体装置の製造方法ＫＩＩＩする・ 従来、多層配線構造を有する半導体素子の平担化技術と
しては、グラスフローと呼ばれる技術が一般に用いられ
ていた。すなわち、上６部配置ｍ（たとえばアルき二具
つム配線）の下の層間絶縁膜の形成にあた〕２通常まず
１３モル−！！度の高濃度のリンを含む際化シリコン膜
（以後リンガラス膜と呼ぶ）を気相成長法により形成す
石。その後、高温の窒素雰囲気中で熱処理し、リンガラ
ス膜に流動性を持たせて、表面形状をなだらかにするこ
とによシ、コンタクトボール形成ｔ（２）アルミニニウ
ム配線の表面被着性を増加させて、アルミニニウム配線
の断線が起きに〈〈シてい石。
線構造における断線および短絡が少なく、かつ耐湿性に
優れた半導体装置の製造方法ＫＩＩＩする・ 従来、多層配線構造を有する半導体素子の平担化技術と
しては、グラスフローと呼ばれる技術が一般に用いられ
ていた。すなわち、上６部配置ｍ（たとえばアルき二具
つム配線）の下の層間絶縁膜の形成にあた〕２通常まず
１３モル−！！度の高濃度のリンを含む際化シリコン膜
（以後リンガラス膜と呼ぶ）を気相成長法により形成す
石。その後、高温の窒素雰囲気中で熱処理し、リンガラ
ス膜に流動性を持たせて、表面形状をなだらかにするこ
とによシ、コンタクトボール形成ｔ（２）アルミニニウ
ム配線の表面被着性を増加させて、アルミニニウム配線
の断線が起きに〈〈シてい石。
仁のようなダラスフロ一工程は次のような欠点を有して
いる。
いる。
まず、高濃度のリンガラス膜は、欠陥が多く特に後工程
に用いられるフッ酸系のエツチング液によ）欠陥が増大
され、そＯ結果層間絶縁耐圧が非常に低く３夛、多層配
線構造の配線間の短絡の原因となって歩ｉｉｂを下げて
いた。ｔた高濃度のりンオラス膜は吸湿性が高い為、水
の浸入に非常に弱く、信頼性を低下させてい九〇 そζで本実−は多層配ＩＩＫおける断線および短絡の非
常に少なく耐湿性に優れた半導体装置の製造方法を提供
することを目的としている。
に用いられるフッ酸系のエツチング液によ）欠陥が増大
され、そＯ結果層間絶縁耐圧が非常に低く３夛、多層配
線構造の配線間の短絡の原因となって歩ｉｉｂを下げて
いた。ｔた高濃度のりンオラス膜は吸湿性が高い為、水
の浸入に非常に弱く、信頼性を低下させてい九〇 そζで本実−は多層配ＩＩＫおける断線および短絡の非
常に少なく耐湿性に優れた半導体装置の製造方法を提供
することを目的としている。
すなわち本発明の１＃像は、たとえば、多層配線構造を
有すゐ半導体装置の製造方法において、半導体素子が形
成され、加工段差を有する半導体基板上に耐酸化性被膜
を形成する工程と、前記耐酸化性被膜上に気相成長法に
よ〕リンを會んだ酸化シリコン展を形成する工程と、前
記リンを含んだ酸化シリコン展を選択的に除去して、前
記耐酸化性皮膜の一部が露出した開孔部を形成する工程
と、高温のスチーム雰囲気中で熱処理して、前記リンを
含んだ酸化シリコン膜に流動性を持たせて、表面形状及
び前記開孔部における前記リンを含んだ酸化シリーン展
の形状をなだらかＫする工程と、前記耐酸化性被膜の一
部を除去し、半導体素子の一部を無出す石工程と、帥記
露出された、半導体素子の一部に半導体又は金属などの
導電材料よシなる配＊＊を形成する工程とを備え九牛導
体装置の製造方法にある。
有すゐ半導体装置の製造方法において、半導体素子が形
成され、加工段差を有する半導体基板上に耐酸化性被膜
を形成する工程と、前記耐酸化性被膜上に気相成長法に
よ〕リンを會んだ酸化シリコン展を形成する工程と、前
記リンを含んだ酸化シリコン展を選択的に除去して、前
記耐酸化性皮膜の一部が露出した開孔部を形成する工程
と、高温のスチーム雰囲気中で熱処理して、前記リンを
含んだ酸化シリコン膜に流動性を持たせて、表面形状及
び前記開孔部における前記リンを含んだ酸化シリーン展
の形状をなだらかＫする工程と、前記耐酸化性被膜の一
部を除去し、半導体素子の一部を無出す石工程と、帥記
露出された、半導体素子の一部に半導体又は金属などの
導電材料よシなる配＊＊を形成する工程とを備え九牛導
体装置の製造方法にある。
以下１本発明を寮施例に従って、第１図で説明すゐ・壕
ず従来のＮチャネルシリコングー）ＭＯ８牛導体装置の
製造方法と同様にｂＰ型単結晶シリコン基体ｌの上に約
１μｍのフィールド酸化膜２畠、２ｂ、約５０ＯＡのゲ
ート酸化膜３、を順次形成したＬ Ｎ型の不純物が添加
された多結晶シリコンから成るゲート電極４、および多
結晶シリ；ン配曽層δを形成する（第１回置）。
ず従来のＮチャネルシリコングー）ＭＯ８牛導体装置の
製造方法と同様にｂＰ型単結晶シリコン基体ｌの上に約
１μｍのフィールド酸化膜２畠、２ｂ、約５０ＯＡのゲ
ート酸化膜３、を順次形成したＬ Ｎ型の不純物が添加
された多結晶シリコンから成るゲート電極４、および多
結晶シリ；ン配曽層δを形成する（第１回置）。
次いでダート電極４に覆われていない表面をエツチング
除去した領域に拡散技術ｔたは、イオン注入技術によｐ
Ｎ型導電性をもつソース、ドレイン領域６，７を形成し
、さらに熱酸化によシ熱酸化膜８ｍ、８ｂ、８ｃ、８ｄ
を形成する（第１図の））。
除去した領域に拡散技術ｔたは、イオン注入技術によｐ
Ｎ型導電性をもつソース、ドレイン領域６，７を形成し
、さらに熱酸化によシ熱酸化膜８ｍ、８ｂ、８ｃ、８ｄ
を形成する（第１図の））。
次に気成長法により厚さ約２００大の窒化シリコン膜９
、厚さ約１μｍの例えば７七ルチのリン濃度を有するリ
ンガラス膜１０を順次形成する（第１図０）。
、厚さ約１μｍの例えば７七ルチのリン濃度を有するリ
ンガラス膜１０を順次形成する（第１図０）。
次にフォトエツチング技術によりリンガラス膜ｌＯを選
択的ＫＷ＃去し、コンタクトホール１１゜１２．１３を
開孔し、窒化シリコン膜９の一部を露出させゐ（第１図
０）。
択的ＫＷ＃去し、コンタクトホール１１゜１２．１３を
開孔し、窒化シリコン膜９の一部を露出させゐ（第１図
０）。
次に、高温のスチーム雰囲気中で熱処理し、リンガラス
膜ｌＯに流動性を持たせて１表面形状ををだらかにする
と同時に１緻密性を高める・窒化シリロン膜９の上には
非常に薄い酸化膜１４が形成されゐ。比験的リン濃度の
低いリンガラス膜も、スチーム雰囲気中ではよく流動す
るのでｓ’１ｌＫｓコンタクトホール１１，１２．１３
の段はなだらかな傾斜を持つようＫなる（第１図＠）。
膜ｌＯに流動性を持たせて１表面形状ををだらかにする
と同時に１緻密性を高める・窒化シリロン膜９の上には
非常に薄い酸化膜１４が形成されゐ。比験的リン濃度の
低いリンガラス膜も、スチーム雰囲気中ではよく流動す
るのでｓ’１ｌＫｓコンタクトホール１１，１２．１３
の段はなだらかな傾斜を持つようＫなる（第１図＠）。
窒化シリコン膜９は１本工程において、耐酸化被膜とし
て作用し、コンタクトホール１１，１２．１３の表面に
厚い酸化シリコン膜が成長し、次工程において開孔が困
難となる事を防止している。
て作用し、コンタクトホール１１，１２．１３の表面に
厚い酸化シリコン膜が成長し、次工程において開孔が困
難となる事を防止している。
次に；ンタクトホール１１，１２，１３の下の酸化シリ
コン膜１４、窒化シリコン膜９、酸化シリコン膜８ｍ、
８ｂ、８ｃを順次を除去することＫよ如ンースードレイ
ン領域６．７の一部、多結晶シリコン配置１ｔ！１ｌｉ
５、の一部を算出させる。さらに約ＩＪ１ｍの厚さのＡ
Ｉ（アル建二つ瓢ム）を蒸着し、選択的ＫＡｊ配線層１
！Ｓ 、 １６、を形成し、Ｎ？ヤネル８１ゲートＭ
０８半導体装置を完成する（第１図（Ｆ））。
コン膜１４、窒化シリコン膜９、酸化シリコン膜８ｍ、
８ｂ、８ｃを順次を除去することＫよ如ンースードレイ
ン領域６．７の一部、多結晶シリコン配置１ｔ！１ｌｉ
５、の一部を算出させる。さらに約ＩＪ１ｍの厚さのＡ
Ｉ（アル建二つ瓢ム）を蒸着し、選択的ＫＡｊ配線層１
！Ｓ 、 １６、を形成し、Ｎ？ヤネル８１ゲートＭ
０８半導体装置を完成する（第１図（Ｆ））。
本発明によれば１層間絶縁膜は、窒化シリコン膜と、バ
ッファ系のエツチング液に対するエツチング速度が遅く
緻密性の高い膜質を持つリンガラス族の二層構造である
ので、高濃度のリンガラス膜が層間絶縁膜である場合よ
シも、眉間絶縁耐圧は高い。
ッファ系のエツチング液に対するエツチング速度が遅く
緻密性の高い膜質を持つリンガラス族の二層構造である
ので、高濃度のリンガラス膜が層間絶縁膜である場合よ
シも、眉間絶縁耐圧は高い。
また、りンガラス膜は比較的リンの濃度の低いので吸湿
性が低く、水が浸入しても紫子の特性を劣化させること
は非常に少ない０ なお、我々Ｏ！Ｊ験によれば、気相成長法で形成される
リンガラス膜は、スチーム雰囲気中で流動すること、吸
湿性が低いこと、０２点を満足するために、そのリン一
度は５から９そルーが最適であるという結果を得ている
。
性が低く、水が浸入しても紫子の特性を劣化させること
は非常に少ない０ なお、我々Ｏ！Ｊ験によれば、気相成長法で形成される
リンガラス膜は、スチーム雰囲気中で流動すること、吸
湿性が低いこと、０２点を満足するために、そのリン一
度は５から９そルーが最適であるという結果を得ている
。
以上説明した如く、本発明の製造方法に従えば。
従来の製造方法に比べ歩留りおよび信頼性を大きく向上
させることができる。
させることができる。
なお本発明は実施例のように、Ｎチャネル８ｉゲートＭ
Ｏａ牛導体装置に限定されることなく、その他の多層配
線を有する半導体装ｆＫ適用できるとと絋言うまでもな
い。
Ｏａ牛導体装置に限定されることなく、その他の多層配
線を有する半導体装ｆＫ適用できるとと絋言うまでもな
い。
第１図は本発明の実施例の半導体装置の製造方法を工１
！順に示した断面図である。 尚、図において％１・・・・・・シリコンａ２ａ＃２ｂ
・・・・・・フィールド酸化膜、３・・・・・・ゲート
酸化膜、４・・・・・・ゲート電極、５・・・・・・不
純物が添加され九多結＾シリ；ン配＃層、６，７・・・
・・・ソース・ドレイン伽域、８ｍ、８ｂ、８Ｃ，８ｄ
・・・・・・熱酸化膜。 ９・・・・・・窒化シリ；ン膜％ １０・・・・・・リ
ンを含む酸化シリコンＩＩ、１１，１２．１３・・・・
・・コンタクトホール、１４・・・・・・像化シリコン
膜上に形成された酸化膜、１５．１６・・・・・・アル
ンニエウム配線層であるＯ 第１閉
！順に示した断面図である。 尚、図において％１・・・・・・シリコンａ２ａ＃２ｂ
・・・・・・フィールド酸化膜、３・・・・・・ゲート
酸化膜、４・・・・・・ゲート電極、５・・・・・・不
純物が添加され九多結＾シリ；ン配＃層、６，７・・・
・・・ソース・ドレイン伽域、８ｍ、８ｂ、８Ｃ，８ｄ
・・・・・・熱酸化膜。 ９・・・・・・窒化シリ；ン膜％ １０・・・・・・リ
ンを含む酸化シリコンＩＩ、１１，１２．１３・・・・
・・コンタクトホール、１４・・・・・・像化シリコン
膜上に形成された酸化膜、１５．１６・・・・・・アル
ンニエウム配線層であるＯ 第１閉
Claims (1)
- 【特許請求の範囲】 半導体基板上に耐酸化性被膜を形成する工程と。 前記耐酸化性被膜上にりンを含んだ酸化シリコン膜を形
成する工程と、前記りンを含んだ酸化シリコン展を選択
的に＃去して、前記耐酸化性被膜の一部が無比した開孔
部を形成する工程と、熱処理して前記リンを含んだ酸化
シリコン膜に流動性を持たせて１表面形状なだらかにす
る工程と、前記耐酸化性被膜の一部を除去し半導体素子
の一部を無比する工程と、前記無比された半導体素子の
一部に半導体又は金属などの導電材料よりなる配線層を
形成する工程とを備えることを特徴とした半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20480981A JPS58106847A (ja) | 1981-12-18 | 1981-12-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20480981A JPS58106847A (ja) | 1981-12-18 | 1981-12-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58106847A true JPS58106847A (ja) | 1983-06-25 |
Family
ID=16496720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20480981A Pending JPS58106847A (ja) | 1981-12-18 | 1981-12-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58106847A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218040A (ja) * | 1985-07-17 | 1987-01-27 | Matsushita Electronics Corp | リンケイ酸ガラス被膜の平坦化方法 |
| US5618384A (en) * | 1995-12-27 | 1997-04-08 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157241A (en) * | 1979-05-28 | 1980-12-06 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1981
- 1981-12-18 JP JP20480981A patent/JPS58106847A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157241A (en) * | 1979-05-28 | 1980-12-06 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218040A (ja) * | 1985-07-17 | 1987-01-27 | Matsushita Electronics Corp | リンケイ酸ガラス被膜の平坦化方法 |
| US5618384A (en) * | 1995-12-27 | 1997-04-08 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPS58176975A (ja) | 集積ｍｏｓ電界効果トランジスタ回路の製造方法 | |
| JPS58175846A (ja) | 半導体装置の製造方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| JPS5941870A (ja) | 半導体装置の製造方法 | |
| JPS607775A (ja) | 半導体装置およびその製造方法 | |
| JPS61502925A (ja) | Ｍｉｓ型集積回路の製造方法 | |
| JPS58106847A (ja) | 半導体装置の製造方法 | |
| US4216573A (en) | Three mask process for making field effect transistors | |
| JPH05166753A (ja) | サブミクロンコンタクト用バリア金属プロセス | |
| JPH0324066B2 (ja) | ||
| JPH09162392A (ja) | 半導体装置 | |
| JPH02288341A (ja) | Ｍｉｓ型半導体装置 | |
| JPH03276763A (ja) | 半導体装置 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPS5975667A (ja) | 半導体装置の製造方法 | |
| JPS61164240A (ja) | 半導体集積回路装置 | |
| JPS6150385B2 (ja) | ||
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS5860567A (ja) | 半導体装置の製造方法 | |
| JPH05226590A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6247122A (ja) | 半導体装置の製造方法 | |
| JPS5968950A (ja) | 半導体装置の製造方法 |