DE2120832B2 - Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper - Google Patents
Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem HalbleiterkörperInfo
- Publication number
- DE2120832B2 DE2120832B2 DE2120832A DE2120832A DE2120832B2 DE 2120832 B2 DE2120832 B2 DE 2120832B2 DE 2120832 A DE2120832 A DE 2120832A DE 2120832 A DE2120832 A DE 2120832A DE 2120832 B2 DE2120832 B2 DE 2120832B2
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- semiconductor body
- effect transistor
- conductivity type
- drain regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 25
- 230000005669 field effect Effects 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 23
- 239000012212 insulator Substances 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 3
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 3
- 229910000039 hydrogen halide Inorganic materials 0.000 claims description 3
- 239000012433 hydrogen halide Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 241000282376 Panthera tigris Species 0.000 claims 1
- 238000011282 treatment Methods 0.000 description 6
- 239000000370 acceptor Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910004028 SiCU Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- -1 hydrogen halogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines monolithischen, einen integrierten
Schaltkreis bildenden Bauteils mit einem Halbleiterkörper der wenigstens zwei aktive Elemente unterschiedlicher
Art enthält, von denen wenigstens eines ein erster Feldeffekt-Transistor mit isolierter Gate-Elektrode ist,
dessen in gegenseitigem Abstand angeordnete Source- und Drain-Gebiete den gleichen Leitfähigkeitstyp
haben und einen Ladungsträger-Zwischenbereich bilden, über dem die Gate-Elektrode durch einen aus
einem Metalloxid bestehenden Gate-Isolator getrennt angeordnet ist
Ein derartiger Aufbau ist aus der Zeitschrift »Electronics«, VoL 41, Okt 1968, Nr. 22, Seiten 49 bis 54
bekannt Mit dem Ausdruck »aktive Elemente unterschiedlicher Art« werden im vorliegenden Zusammenhang
Transistoren, Dioden usw. bezeichnet die sich in ihrem allgemeinen Aufbau unterscheiden; in diesem
Sinne unterscheidet sich z. B. ein NPN-Transistor von einem PNP-Transistor. Der erwähnte Ausdruck umfaßt
jedoch solche Elemente nicht, die denselben Aufbau besitzen und sich lediglich durch unterschiedliche
Betriebsparameter unterscheiden, wie dies z. B. für zwei
NPN-Transistoren mit unterschiedlichen Basisdicken gilt
Bei den meisten integrierte Schaltkreise bildenden Halbleiterbauteilen wird nur eine Art von aktiven
Elementen verwendet d. h. z. B. NPN-Bipolar-Transistoren
oder P-Kanal-Feldeffekt-Transistoren mit isolierter Gate-Elektrode. Versuche, unterschiedliche Arten
von Elementen auf denselben Plättchen aufzubauen, waren bisher nur begrenzt erfolgreich, da dazu
gewöhnlich zusätzliche Behandlungsschritte erforderlich waren und sich zudem ein beträchtlicher Ausschuß
ergab.
Wie die eingangs genannte Liieraturstelle zeigt, wurden immerhin einige bestimmte Kombinationen
unterschiedlicher Bauteilarten auf einem integrierten Schaltkreis bildenden Plättchen aufgebaut Zu diesen
Kombinationen gehören z. B. NPN-PNP-Bipolar-Kombinationen.
Kombinationen von bipolaren Bauelementen mit IGFETs (Feldeffekt-Transistoren mit isolierter
Gate-Elektrode) ließen sich jedoch nicht mit Erfolg für die Praxis herstellen, da die für den Feldeffekt-Transistor
mit isolierter Gate-Elektrode erforderlichen Herstellungsschritte die Biopolar-Diffusionen ungünstig
beeinflußten.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der einleitend angegebenen Gattung vorzuschlagen,
das die Bildung von Gate-Isolatoren ohne Beeinträchtigung von im selben Plättchen gebildeten
Diffusionsbereichen andersartiger Elemente gestattet.
Diese Aufgabe wird erfindungsgemlß dadurch gelöst, daß der Halbleiterkörper zur Bildung der Gate-Isolatoren
in einer nassen, oxydierenden und ein Wasserstoffhalogenid enthaltenden Atmosphäre erwärmt und dann
bei einer Temperatur zwischen etwa 9000C und 12000C
in einer nicht-oxydierenden Atmosphäre erhitzt wird.
Durch diese Maßnahmen wird erreicht, daß die Diffusionsbereiche eines auf demselben Plättchen
befindlichen andersartigen Bauteils, beispielsweise eines
Bipolar-Transistors, während der Bildung der Gate-Isolatoren
nicht beeinträchtigt werden. Darüber hinaus ist es mit diesem Verfahren möglich, die Reinheit
vorbestimmte Ladung und Dicke der Isolatoren ohne Schwierigkeit zu steuern.
Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den Unteransprüch<yi angegeben.
Aus der Zeitschrift Electronics, VoL 41, Oktober 1968,
Nr. 22, Seiten 49 bis 54 sind über den Gattungsbegriff des Anspruchs 1 hinaus auch die Merkmale der
Ansprüche 2, 5 und 9 bekannt Aus der Zeitschrift Journal of iäe Electrochemical Society, Band 113,1966,
Nr. 4, Seiten 399 bis 401 ist es bekannt daß bei der Oxydation von SiCU durch Wasserdampf innerhalb der
oxydierenden Atmosphäre gasförmiger Chlorwasserstoff entsteht; vgL insbesondere Seite 400, linke Spalte.
Aus der GB-PS 8 82 076 ist es bekannt eine Halbleiteroberfläche in einer nassen, oxydierenden, ein
Wasserstoffhalogenid enthaltenden Atmosphäre zu oxydieren, vgL insbesondere den Anspruch 8. Aus der
GB-PS 8 09 644 ist es bekannt zur Oxydation einer Halbleiteroberfläche diese in einer nassen, oxydierenden
Atmosphäre zu erwärmen, vgL insbesondere Seite 4, Zeilen 65 bis 104.
Der zuvor wiedergegebene Stand der Technik offenbart nur Teilmerkmale, vornehmlich solche der
Unteransprüche, ohne die der Erfindung zugrundeliegende Aufgabe anzusprechen.
(Es folgen Seite 3, Zeile 1, bis Seite 8, Abs. 2 der
Beschreibung vom 27. April 1971)
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden ng her
beschrieben. In den Zeichungen zeigen
F i g. 1 bis 6 eine Reihe von Querschnitten, welche die
Aufeinanderfolge der Verfahrensschritte des erfindungsgemäßen Verfahrens zeigen.
Fig.6 zeigt einen Querschnitt durch ein einen integrierten Schaltkreis bildendes Bauteil 10, das mit
dem erfindungspemäßen Verfahren herstellbar ist. Bei dem in F i g. 6 dargestellten Ausführungsbeispiel weist
das Bauteil 10 ein Substrat 12 des P-Leitfähigkeitstyps auf, auf dessen oberer Grenzfläche 14 ein schichtartiger
Halbleiterkörper 16 aus einem Halbleitermaterial des N- Leitfähigkeitstyps angeordnet ist. Die Oberfläche 17
des Halbleiterkörpers 16 verläuft im wesentlichen parallel zu der Grenzfläche 14 des Substrats 12. Der
Halbleiterkörper 16 kann beispielsweise eine epitaktische Schicht auf der Grenzfläche 14 des Substrats 12
sein.
Im Bauteil 10 sind, wie dargestellt ist, drei verschiedene aktive Elemente vorgesehen. Auf der
linken Seite der Figur ist ein P-Kanal-Feldeffekt-Transistor
18 mit isolierter Gate-Elektrode und rechts ein N-Kanal-Feldeffekt-Transistor 20 mit isolierter Gate-Elektrode
gezeigt Zwischen den Transistoren 18 und 20 befindet sich ein Bipolar-Transistor.
Der Bipolar-Transistor 22 ist in herkömmlicher Weise aufgebaut. Er umfaßt ein vergrabenes Gebiet 24, das im
vorliegenden Fall vom N+-LeitfähigkeiUtyp ist ein Basisgebiet 26 des P-Leitfähigkeitstyps, das durch
Eindiffundieren von Akzeptor-Dotierstoffen in den Halbleiterkörper 16 durch dessen Oberfläche 17
gebildet ist und ein N+-Emittergebiet 28, das durch Eindiffundieren von Donator-Dotierstoffen in den
Halbleiterkörper 16 gebildet ist Das ursprüngliche N-Ieitende Material der Schicht 16 bildet das Kollektorgebiet
des Transistors 22 Gegebenenfalls kann eine Kollektoranschlußdiffusion, die als Gebiet 30 gezeigt ist,
vorgesehen werden. Ober Emitter-, Basis- und Kollektoranschlüsse 32, 33, 34 kann der Transistor 22 mit
anderen Elementen des Bauteils verbunden werden. Der Transistor 22 ist durch Diffusionsgebiete 35 des
P+-Typs von den Feldeffekt-Transistoren 18 und 20 isoliert
Der P-Kanal-Feldeffekt-Transistor 18 mit isolierter
Gate-Elektrode besitzt in gegenseitigem Abstand angeordnete Source- und Drain-Gebiete 36 und 38, die
ίο an der Oberfläche 17 des Halbleiterkörpers 16
ausgebildet sind und die Enden eines Ladungsträgerzwischenbereichs definieren. Ein Gate-Elektroden-Bp.uteil
40 überdeckt den Zwischenraum zwischen den Source- und Drain-Gebieten 36 und 38. Der Gate-Elektroden-Bauteil
40 weist eine Gate-Elektrode 42, beispielsweise aus Aluminium oder Silizium auf, die an dem
Zwischenraum zwischen den Source- und Drain-Gebieten 36 und 38 angeordnet und von diesen durch einen
Isolator 44 getrennt ist.
Der N-Kanal-Feldeffekt-Transistor 20 mit isolierter Gate-Elektrode ist ähnlich dem Feldeffekt-Transistor 18
aufgebaut Seine Unterlage bzw. sein Substrat ist jedoch ein Diffusionsbereich 46, der im Halbleiterkörper 16
gebildet ist Innerhalb des Diffusionsbereichs 46 sind in gegenseitigem Abstand Source- bzw. Drain-Gebiete 48
bzw. 50 vorgesehen, und über dem Zwischenraum zwischen diesen Gebieten liegt ein Gate-Elektroden-Bauteil
52 mit einer Gate-Elektrode 54, die vom Halbleiterkörper 16 durch einen Isolator 56 getrennt ist
JO Die in Fig.6 dargestellten unterschiedlichen Bauelemente
können in einer beliebigen (Combination in einem einen integrierten Schaltkreis bildenden Bauteil vorgesehen
werden, d.h. ein P- oder N-Kanal-Feldeffekt-Transistor mit isolierter Gate-Elektrode kann mit einem
J5 Bipolar-Transistor und/oder einem Feldeffekt-Transistor
mit isolierter Gate-Elektrode des entgegengesetzten Leitfähigkeitstyps kombiniert werden. Das Material,
aus welchem die Elemente gebildet sind, kann ein epitaktisches Material gemäß Fig.6 oder Dickfilm-Halbleitermaterial
sein. Die epitaktische Ausbildung ist vorzuziehen, da sie anderen integrierte Schaltkreise
bildenden Bauteilen bekannter Art ähnlich ist und in geeigneter Weise bestehenden Herstellungsanlagen
zugeordnet werden kann.
Das erfindungsgemäße Verfahren geht von dem Substrat 12 aus, das bei dem gezeigten Ausführungsbeispiel
P-leitend ist und einen spezifischen Widerstand zwischen 0,5 und etwa 100 Ω cm besitzt Ein N+-Gebiet
24s(Fig. 1) wird zunächst im Substrat 12 in der Nähe
so der Grenzfläche 14 durch bekannte Fotolithografie und Diffusionstechniken ausgebildet
Der nächste Schritt des am dargestellten Ausführungsbeispiel beschriebenen Verfahrens besteht im
Aufwachsen einer epitaktischen Schicht des N-Leitfähigkeitstyps auf der Grenzflache 14 des Substrats 12
zum Bilden des Halbleiterkörpers 16. Während des epitaktischen Aufwachsprozesses diffundieren Donator-Dotierstoffe
aus dem Gebiet 24s nach oben in den Halbleiterkörper 16 und bilden das vergrabene Gebiet
bo 24 der in F i g. 2 gezeigten Konfiguration. Bei diesem
Ausfuhrungsbeispiel wird das epitaktische Aufwachsen in bekannter Weise so eingestellt, daß ein spezifischer
Widerstand von etwa 0,2 bis 40 Ω cm im Halbleiterkörper
16 erreicht wird.
b5 Fig.3 zeigt die nächsten beiden Schritte des
Verfahrens. Der erste Schritt besteht im Eindiffundieren des P-Diffusionsbereichs 46 für den N-Kanal-Feldeffekt-Transistor
20 mit isolierter Gate-Elektrode. Nach
der Beendigung dieses Schritts werden Akzeptoren eindiffundiert, um die P+-Isolationszonen 35 herzustellen.
Die Source- und Drain-Gebiete 36 und 38 und das Basisgebiet 26 des Bipolar-Transistors 22 werden als
nächstes durch ein gleichzeitiges Diffusionsverfahren ausgebildet. Das Ergebnis ist in F i g. 4 gezeigt. Obwohl
diese Gebiete ähnlich dem Diffusionsbereich 46 und den Isolationszonen 35 vom P-Leitfähigkeitstyp sind, sollten
sie nicht gleichzeitig mit den zuletzt genannten ι ο Gebieten gebildet werden. Der Diffusionsbereich 46
sollte eine vergleichsweise geringere Akzeptorkonzentration an der Oberfläche haben, um die Schwellenspannung
des Feldeffekt-Transistors 20 mit isolierter Gate-Elektrode zu verringern. Die Isolationszonen sind
andererseits tiefer, um eine geeignete isolation aufrechtzuerhalten.
Die Oberflächenkonzentration an Akzeptoren in dem Diffusionsbereich 46 sollte den Wert
5xl016/cm3 nicht wesentlich überschreiten. Diese
Dotierung kann erreicht werden, indem man beispielsweise die Diffusion dieses Gebietes sorgsam kontrolliert.
Der nächste Schritt des neuen Verfahrens besteht in der gleichzeitigen Bildung des Emitters 28 des
Bipolar-Transistors 22, des Kollektor-Anschlusses 30 und der Source- und Drain-Gebiete 48 bzw. 50 des
N-Kanal-Transistors 20, wobei bekannte Diffusionsverfahren
Anwendung finden. Das Ergebnis dieses Schritts ist in F i g. 5 dargestellt.
Der nächste Schritt nach der N+-Diffusion ist die ju
Bildung der Gate-Isolatoren 44 und 56 für die beiden Feldeffekt-Transistoren 18 und 20 mit isolierter
Gate-Elektrode. Diese Isolatoren sind ebenfalls in F i g. 5 gezeigt.
Die Isolatoren 44 und 56 sollten so gebildet werden, daß die Dichte der in ihnen enthaltenen wirksamen
festen Ladungsträger auf einen relativ niedrigen Wert verringert wird. Um dies zu erreichen, wird die gesamte
Oberfläche 17 des epitaktischen Halbleiterkörpers 16 mit einer Siliziumdioxid-Maskenschicht 60 (Fig.5)
überzogen, wobei öffnungen 62 an den Zwischenbereichen der beiden Transistoren vorgesehen werden. Das
Bauteil 10 wird sodann auf eine Temperatur von etwa 8750C in einer nassen, oxidierenden und ein Wasserstoffhalogen
enthaltenden Atmosphäre, z.B. einer Atmosphäre aus Wasserdampf und gasförmigen Chlorwasserstoff,
die durch Verdampfen aus einem azeotropischen Gemisch aus Wasser und Salzsäure hergestellt ist,
erwärmt. Das Halogen geht eine chemische Reaktion mit den Fremdatomen in den Isolatoren 44 und 56 ein
und bildet leicht flüchtige Chloride dieser Fremdatome.
Nachdem die Isolatoren 44 und 56 gezüchtet worden sind, werden sie in einer nicht-oxidierenden Atmosphäre
bei einer relativ hohen Temperatur, d. h. zwischen etwa 9000C und etwa 12000C getempert Geeignete
Atmosphären sind Wasserstoff, Reformiergas, Helium u. dgl. Diese Temperbehandlung bewirkt eine Verringerung
der Dichte der festen Ladungsträger. Es sollte dafür Sorge getragen werden, daß die Akzeptorkonzentration
an der Oberfläche im P-Ieitenden Diffusionsbereich 46 genügend gering ist, und daß die Schwellenspannung
des N-Kanal-Feldeffekt-Transistors 20 durch die Oxidations- und Tempervorgänge nicht übermäßig
erhöht wird. Wenn ein Bipoiar-Transistor, wie der Transistor 22, auf dem Scheibchen vorhanden ist, sollte
die Tempertemperatur unterhalb von etwa 10000C gehalten werden, um eine unerwünschte Diffusion des
Emittergebiets zu verhindern.
Von nun an entspricht die Behandlung der herkömmlichen
Art und ist in Fig.6 dargestellt Es werden Anschlußöffnungen ausgebildet, eine Metallschicht wird
auf die Oberfläche aufgedampft, und das Verbindungsmuster des Bauteils wird in der Metallschicht ausgebildet,
um den in F i g. 6 dargestellten Anschluß herzustellen. Eine abschließende Temperbehandlung kann für
etwa 15 Minuten bei einer Temperatur von etwa 4500C durchgeführt werden, worauf das Bauteil in bekannter
Weise mit Halterungs- bzw. Anschlußteilen versehen werden kann.
Die Halogen-Oxidation und die Hochtemperatur-Temperbehandlung führen zusammen mit der niedrigen
Störstelienkonzentration an der Oberfläche des Diffusionsbereich
46 zu einer Verbesserung der Schwellenspannung beider Feldeffekt-Transistoren mit isolierter
Gate-Elektrode, wenn diese beiden Elemente auf demselben Plättchen vorgesehen sind. Wenn ein
Feldeffekt-Transistor mit isolierter Gate-Elektrode mit einem Bipolar-Transistor kombiniert wird, erlauben die
Halogen-Oxidations- und Hochtemperatur-Temperbehandlungen die Herstellung des Feldeffekt-Transistors
mit isolierter Gate-Elektrode ohne ungünstige Beeinflussung der Diffusionen für den Bipolar-Transistor, da
die Behandlungsschritte bei relativ niedrigen Temperaturen oder mit relativ kurzer Behandlungsdauer
durchgeführt werden.
Claims (10)
1. Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit
einem Halbleiterkörper, der wenigstens zwei aktive Elemente unterschiedlicher Art enthält, von denen
wenigstens eines ein erster Feldeffekt-Transistor mit
isolierter Gate-Elektrode ist, dessen in gegenseitigem Abstand angeordnete Source- und Drain-Gebiete
den gleichen Leitfähigkeitstyp haben und einen Ladungstriger-Zwischenbereich bilden, über dem
die Gate-Elektrode durch einen aus einem Metalloxid bestehenden Gate-Isolator getrennt angeordnet
ist, dadurch gekennzeichnet, daß der is
Halbleiterkörper (16) zur Bildung der Gate-Isolatoren (44,56) in einer nassen, oxydierenden und ein
Wasserstoffhalogenid enthaltenden Atmosphäre erwärmt und dann bei einer Temperatur zwischen
etwa 9000C und 1200°C in einer nicht-oxydierenden
Atmosphäre erhitzt wird.
2. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß wenigstens ein anderes der aktiven
Elemente als zweiter Feldeffekt-Transistor (20) mit isolierter Gate-Elektrode ausgebildet wird, dessen in
gegenseitigem Abstand angeordnete Source- und Drain-Gebiete einen zweiten Leitfähigstyp haben,
der dem ersten Leitfähigkeitstyp der Source- und Drain-Gebiete des ersten Feldeffekt-Transistors (18)
mit isolierter Gate-Elektrode entgegengesetzt ist
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die nasse, oxydierende Atmosphäre
von einem azeotropischen Gemisch aus Wasser und Salzsäure erhalten wird.
4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als
nicht-oxydierende Atmosphäre ein Wasserstoff enthaltendes Gas verwendet wird.
5. Verfahren nach einem oder mehreren der Anspräche 1 bis 4, dadurch gekennzeichnet, daß
wenigstens ein weiteres aktives Element ein bipolarer Transistor (22) mit Emitter-, Basis- und
Kollektorgebieten ist
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß in einem weiteren Verfahrensschritt *5
wenigstens ein Gebiet (25) des Bipolar-Transistors gleichzeitig mit den Source- und Drain-Gebieten
eines ersten Feldeffekt-Transistors (18) im Diffusionsverfahren hergestellt wird.
7. Verfahren nach einem der Ansprüche 2 bis 6, so
dadurch gekennzeichnet, daß der Halbleiterkörper (16), der den zweiten Leitfähigkeitstyp aufweist, auf
einem Substrat (12) vom ersten Leitfähigkeitstyp angeordnet wird und daß die Source- und Draingebiete
des zweiten Feldeffekt-Transistors (20) in einem in den Halbleiterkörper (16) eindiffundierten
Diffusionsbereich (46) vom ersten Leitfähigkeitstyp angeordnet werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß als oxydierende Atmosphäre eine w)
Mischung aus Wasserdampf und gasförmigem Chlorwasserstoff verwendet wird.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Halbleiterkörper (16) eine
epitaktische Schicht ist *>·>
10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß ein anderes Gebiet
(28) des bipolaren Transistors (22) gleichzeitig mit den Source- und Drain-Gebieten (48,50) des zweiten
Feldeffekt-Transistors (20) im Diffusionsverfahren hergestellt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3413770A | 1970-05-04 | 1970-05-04 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2120832A1 DE2120832A1 (de) | 1971-11-25 |
DE2120832B2 true DE2120832B2 (de) | 1978-11-30 |
DE2120832C3 DE2120832C3 (de) | 1982-06-03 |
Family
ID=21874544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2120832A Expired DE2120832C3 (de) | 1970-05-04 | 1971-04-28 | Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper |
Country Status (7)
Country | Link |
---|---|
JP (1) | JPS4913909B1 (de) |
BE (1) | BE766651A (de) |
CA (1) | CA921617A (de) |
DE (1) | DE2120832C3 (de) |
FR (1) | FR2088302B1 (de) |
GB (1) | GB1299811A (de) |
MY (1) | MY7400018A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5739058B2 (de) * | 1973-05-07 | 1982-08-19 | ||
IN145547B (de) * | 1976-01-12 | 1978-11-04 | Rca Corp | |
JPS5299538U (de) * | 1976-01-26 | 1977-07-27 | ||
DE3005384C2 (de) * | 1979-02-15 | 1994-10-27 | Texas Instruments Inc | Verfahren zum Herstellen einer monolithischen integrierten Halbleiterschaltung |
JPS6118348U (ja) * | 1984-07-04 | 1986-02-03 | シャープ株式会社 | 石油燃焼器具 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL210216A (de) * | 1955-12-02 | |||
BE562973A (de) * | 1956-12-06 | 1900-01-01 | ||
US3556879A (en) * | 1968-03-20 | 1971-01-19 | Rca Corp | Method of treating semiconductor devices |
-
1970
- 1970-12-26 JP JP45125074A patent/JPS4913909B1/ja active Pending
-
1971
- 1971-03-30 CA CA109180A patent/CA921617A/en not_active Expired
- 1971-04-28 GB GB01810/71A patent/GB1299811A/en not_active Expired
- 1971-04-28 DE DE2120832A patent/DE2120832C3/de not_active Expired
- 1971-04-30 FR FR7115623A patent/FR2088302B1/fr not_active Expired
- 1971-05-03 BE BE766651A patent/BE766651A/xx unknown
-
1974
- 1974-12-30 MY MY18/74A patent/MY7400018A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
CA921617A (en) | 1973-02-20 |
DE2120832C3 (de) | 1982-06-03 |
DE2120832A1 (de) | 1971-11-25 |
FR2088302B1 (de) | 1976-12-03 |
JPS4913909B1 (de) | 1974-04-03 |
BE766651A (fr) | 1971-10-01 |
MY7400018A (en) | 1974-12-31 |
FR2088302A1 (de) | 1972-01-07 |
GB1299811A (en) | 1972-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2125303C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2512373B2 (de) | Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone | |
DE2203183A1 (de) | Integrierte Halbleiterschaltungsanordnung | |
CH657229A5 (de) | Verfahren zum herstellen einer halbleitervorrichtung. | |
DE1589810B2 (de) | Passiviertes halbleiterbauelement und verfahren zu seiner herstellung | |
DE2253702A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung | |
DE1926884A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE3545040A1 (de) | Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung | |
DE2615754A1 (de) | Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE2422120C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2064886A1 (de) | Integrierte Schaltung mit Feldeffekt transistoren Ausscheidung aus 2047672 | |
DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
DE2128884A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE3001032A1 (de) | Halbleiteranordnung und verfahren zu deren herstellung | |
DE1901186A1 (de) | Integrierte Schaltung und Verfahren zu deren Herstellung | |
DE2120832C3 (de) | Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper | |
DE2940975T1 (de) | ||
DE2904480B2 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen | |
DE2219696C3 (de) | Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung | |
DE2316095A1 (de) | Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren | |
DE1789204C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE2107991A1 (de) | Hochleistungs Halbleiterbauelement. insbesondere Transistor, und Verfahren zum Herstellen dieses Bauelements | |
DE2527076A1 (de) | Integriertes schaltungsbauteil | |
EP0002797A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit aktiven Bauelementen und Widerstandsgebieten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |