JPH061775B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH061775B2 JPH061775B2 JP60158618A JP15861885A JPH061775B2 JP H061775 B2 JPH061775 B2 JP H061775B2 JP 60158618 A JP60158618 A JP 60158618A JP 15861885 A JP15861885 A JP 15861885A JP H061775 B2 JPH061775 B2 JP H061775B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide layer
- polysilicon layer
- semiconductor device
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＭＯＳ型半導体装置、特に、ポリサイド構造
を有するＭＯＳ型集積回路装置の製造方法に関する。
を有するＭＯＳ型集積回路装置の製造方法に関する。
昨今、ＭＯＳ型集積回路装置の高速化・高密度化の進歩
はめざましく、ゲート電極，配線層の材料としても従来
のポリシリコンにより、層抵抗が低い、ポリサイド構造
が用いられるようになってきた。
はめざましく、ゲート電極，配線層の材料としても従来
のポリシリコンにより、層抵抗が低い、ポリサイド構造
が用いられるようになってきた。
従来、この種のポリサイド構造は、数千Åのポリシリコ
ン層を被着後、層抵抗を下げるため、不純物をドープ
し、前処理を行った後、シリサイド層をスパッタ又はＣ
ＶＤ法で被着していた。
ン層を被着後、層抵抗を下げるため、不純物をドープ
し、前処理を行った後、シリサイド層をスパッタ又はＣ
ＶＤ法で被着していた。
上述した従来のポリサイド構造の製造方法では、ポリシ
リコン層と、シリサイド層の密着性が弱く、熱処理工程
に於いて、シリサイド層が、剥離してしまうという問題
点がある。
リコン層と、シリサイド層の密着性が弱く、熱処理工程
に於いて、シリサイド層が、剥離してしまうという問題
点がある。
一般に、酸化膜上に被着されたシリサイド層は、密着性
に乏しく、シリコンとメタルの組成比に於いては、メタ
ルの比率が大きくなるに従い、密着強度は著しく劣化す
る。
に乏しく、シリコンとメタルの組成比に於いては、メタ
ルの比率が大きくなるに従い、密着強度は著しく劣化す
る。
すなわち、従来のポリサイド構造の製造方法では、シリ
サイド層の被着面に、前処理を行ってはいるが、前処理
後に形成されるポリシリコン層の自然シリコン酸化膜は
除去できず、これが密着性劣化の原因と考えられる。
サイド層の被着面に、前処理を行ってはいるが、前処理
後に形成されるポリシリコン層の自然シリコン酸化膜は
除去できず、これが密着性劣化の原因と考えられる。
そこで通常は、シリサイド層のシリコンの比率を増や
し、密着性を高めているが、当然層抵抗は高くなってし
まう。
し、密着性を高めているが、当然層抵抗は高くなってし
まう。
本発明によるポリサイド構造の製造方法は、ポリシリコ
ン層を被着する工程と、このポリシリコン層に、不純物
をドープする工程と、シリサイド層を被着する工程と、
全面にイオン注入する工程とを有している。
ン層を被着する工程と、このポリシリコン層に、不純物
をドープする工程と、シリサイド層を被着する工程と、
全面にイオン注入する工程とを有している。
次に、本発明について、図面を参照して説明する。第１
図は、本発明の一実施例で、ＭＯＳ電界効果型トランジ
スタ（以下MOSFETと記す）の工程毎の断面図である。Ｐ
型のシリコン半導体基板１の主表面に、通常の選択層化
の方法により、厚いシリコン酸化膜よりなる素子分離領
域２を形成後、熱酸化により形成したゲート絶縁膜３を
介して、ポリシリコン層４をＣＶＤ法により被着した。
図は、本発明の一実施例で、ＭＯＳ電界効果型トランジ
スタ（以下MOSFETと記す）の工程毎の断面図である。Ｐ
型のシリコン半導体基板１の主表面に、通常の選択層化
の方法により、厚いシリコン酸化膜よりなる素子分離領
域２を形成後、熱酸化により形成したゲート絶縁膜３を
介して、ポリシリコン層４をＣＶＤ法により被着した。
次に、適正なＶＦＢが得られるよう、リンを熱拡散し
た。ここまでを、第１図(a)に示す。
た。ここまでを、第１図(a)に示す。
その後、前処理を行った後、スパッタ法で、モリブデン
シリサイド層５を被着した。そして、全面に、シリコン
イオンのイオン注入を行った。加速エネルギーはプロフ
ァイルのピークが、ポリシリコン層４と、シリサイド層
５の界面に設定した。またドーズは、１０16/cm2とし
た。ここまでを第１図(b)に示す。
シリサイド層５を被着した。そして、全面に、シリコン
イオンのイオン注入を行った。加速エネルギーはプロフ
ァイルのピークが、ポリシリコン層４と、シリサイド層
５の界面に設定した。またドーズは、１０16/cm2とし
た。ここまでを第１図(b)に示す。
その後、フォトリソグラフィの技術と、リアクテイブス
パッタエッチングの技術を用い、ＭＯＳ‐ＦＥＴのゲー
ト電極６を形成した。
パッタエッチングの技術を用い、ＭＯＳ‐ＦＥＴのゲー
ト電極６を形成した。
次に、シリサイド層５の低抵抗化のため、1100℃の熱処
理を行った後、ＭＯＳＦＥＴのリース・ドレイン領域
７，８形成のため、ヒ素のイオン注入を行った。イオン
注入ダメッジ回復のため、窒素雰囲気中で、熱処理を行
った後、層間絶縁膜９，電極引き出し用コンタクトホー
ル１０，１１及びアルミ配線１２，１３を形成した。
理を行った後、ＭＯＳＦＥＴのリース・ドレイン領域
７，８形成のため、ヒ素のイオン注入を行った。イオン
注入ダメッジ回復のため、窒素雰囲気中で、熱処理を行
った後、層間絶縁膜９，電極引き出し用コンタクトホー
ル１０，１１及びアルミ配線１２，１３を形成した。
本実施例ではＮチャネル型ＭＯＳＦＥＴを示したが、ｎ
型半導体基板を用い、ソース・ドレイン領域形成のた
め、ボタンのイオンを行うことにより、Ｐ−チャネル型
ＭＯＳＦＥＴに適用しても良い。
型半導体基板を用い、ソース・ドレイン領域形成のた
め、ボタンのイオンを行うことにより、Ｐ−チャネル型
ＭＯＳＦＥＴに適用しても良い。
また、上記シリサイド層５の抵抗抗化のための熱処理及
び、リース・ドレイン領域のダメッジ回復のための熱処
理として、ランプアニールを用いても良い。さらに、本
実施例では第１図(b)に於ける全面イオン注入として、
シリコンイオンを用いたが、他の元素のイオン、たとえ
ば、ヒ素、リン・金属のイオンを用いても、同様の効果
が得られる。本実施例では、シリサイド層５として、モ
リブデンシリサイドを用いたが、他のタングステン，チ
タン，タンタル，コバルト，プラチナ，パラジウム、ジ
リコニウム、ハフニウムのシリサイドを用いても良い。
び、リース・ドレイン領域のダメッジ回復のための熱処
理として、ランプアニールを用いても良い。さらに、本
実施例では第１図(b)に於ける全面イオン注入として、
シリコンイオンを用いたが、他の元素のイオン、たとえ
ば、ヒ素、リン・金属のイオンを用いても、同様の効果
が得られる。本実施例では、シリサイド層５として、モ
リブデンシリサイドを用いたが、他のタングステン，チ
タン，タンタル，コバルト，プラチナ，パラジウム、ジ
リコニウム、ハフニウムのシリサイドを用いても良い。
また、本実施例に於いては、シリサイド層５の被着後
に、シリコンイオンの全面イオン注入を行っているが、
ゲート電極６形成後に、このシリコンイオンの全面イオ
ン注入を行っても、同様の効果が得られる。
に、シリコンイオンの全面イオン注入を行っているが、
ゲート電極６形成後に、このシリコンイオンの全面イオ
ン注入を行っても、同様の効果が得られる。
さらに、本実施例では、ＭＯＳＦＥＴのゲート電極に、
適用したものであるが、このポリサイド構造の製法を、
ポリサイド配線層に用いることもできる。
適用したものであるが、このポリサイド構造の製法を、
ポリサイド配線層に用いることもできる。
以上説明したように、本発明は、シリサイド層被着後、
全面に、イオン注入を行うことにより、ポリサイド構造
のポリシリコン層と、シリサイド層の間の密着性を高め
る効果がある。
全面に、イオン注入を行うことにより、ポリサイド構造
のポリシリコン層と、シリサイド層の間の密着性を高め
る効果がある。
さらに、シリサイド層のシリコンとメタルの組成で、メ
タルの比率を増やすことが可能となり、より低い層抵抗
を持つポリサイド構造が得られると言う効果がある。
タルの比率を増やすことが可能となり、より低い層抵抗
を持つポリサイド構造が得られると言う効果がある。
第１図は、本発明の一実施例で、工程毎の断面図であ
る。 図中１は、シリコン半導体基板、２はシリコン酸化膜に
よりなる素子分離領域、３はゲート絶縁膜、４はポリシ
リコン層、５はシリサイド層、６はゲート電極、７，８
はＭＯＳＦＥＴのリース・ドレイン領域、９は層間絶縁
膜、１０，１１はコンタクトホール、１２，１３はアル
ミ配線を示す。
る。 図中１は、シリコン半導体基板、２はシリコン酸化膜に
よりなる素子分離領域、３はゲート絶縁膜、４はポリシ
リコン層、５はシリサイド層、６はゲート電極、７，８
はＭＯＳＦＥＴのリース・ドレイン領域、９は層間絶縁
膜、１０，１１はコンタクトホール、１２，１３はアル
ミ配線を示す。
Claims (1)
- 【請求項１】ポリサイド構造を有する半導体装置の製造
方法において、絶縁膜上にポリシリコン層を被着する工
程と、前記ポリシリコン層上に金属のシリサイド物を被
着して前記ポリシリコン層上に金属シリサイド層を形成
する工程と、前記ポリシリコン層と前記金属シリサイド
層との界面にその注入量のピークがくるようにイオンを
前記金属シリサイド層を介して注入する工程とを有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60158618A JPH061775B2 (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60158618A JPH061775B2 (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6218733A JPS6218733A (ja) | 1987-01-27 |
| JPH061775B2 true JPH061775B2 (ja) | 1994-01-05 |
Family
ID=15675644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60158618A Expired - Lifetime JPH061775B2 (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061775B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6337635A (ja) * | 1986-07-31 | 1988-02-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0625638Y2 (ja) * | 1986-09-01 | 1994-07-06 | マツダ株式会社 | エンジンのポンプ損失低減装置 |
| JP2773146B2 (ja) * | 1988-08-16 | 1998-07-09 | ソニー株式会社 | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54128668A (en) * | 1978-03-30 | 1979-10-05 | Toshiba Corp | Manufacture for electronic component device |
| NL186352C (nl) * | 1980-08-27 | 1990-11-01 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| JPS57167653A (en) * | 1981-03-23 | 1982-10-15 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1985
- 1985-07-17 JP JP60158618A patent/JPH061775B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6218733A (ja) | 1987-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4364166A (en) | Semiconductor integrated circuit interconnections | |
| JPS6072272A (ja) | 半導体装置の製造方法 | |
| JPH0564456B2 (ja) | ||
| JPS63314868A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| US5705845A (en) | Semiconductor device with particular metal silicide film | |
| JPH061775B2 (ja) | 半導体装置の製造方法 | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JPH01283956A (ja) | 半導体装置およびその製造方法 | |
| JPS6333868A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPS62154784A (ja) | 半導体装置 | |
| KR0167667B1 (ko) | 반도체 제조방법 | |
| JPH0521454A (ja) | 半導体装置の製造方法 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JPS59208772A (ja) | 半導体装置の製造方法 | |
| JP2759153B2 (ja) | 薄膜ｅ▲上２▼ｐｒｏｍおよびその製造方法 | |
| JPH07221300A (ja) | 半導体装置の製造方法 | |
| JPS59151467A (ja) | 縦型ｍｏｓｆｅｔ | |
| JP2911255B2 (ja) | 半導体装置及びその製造方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPS59210659A (ja) | Ｍｏｓ半導体装置の製造法 | |
| JPS60133755A (ja) | 半導体装置の製造方法 | |
| JPH0644604B2 (ja) | 相補型半導体装置の製造方法 | |
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPH0230145A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |