JPS59151467A - 縦型mosfet - Google Patents
縦型mosfetInfo
- Publication number
- JPS59151467A JPS59151467A JP58025337A JP2533783A JPS59151467A JP S59151467 A JPS59151467 A JP S59151467A JP 58025337 A JP58025337 A JP 58025337A JP 2533783 A JP2533783 A JP 2533783A JP S59151467 A JPS59151467 A JP S59151467A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- gate electrode
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title description 4
- 230000005669 field effect Effects 0.000 title 1
- 229910044991 metal oxide Inorganic materials 0.000 title 1
- 150000004706 metal oxides Chemical class 0.000 title 1
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 13
- 239000010408 film Substances 0.000 description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 16
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- -1 boron ions Chemical class 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000007738 vacuum evaporation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 210000000554 iris Anatomy 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ゲート・ドレイン間の帰遷容量が小さく、
かつ歩留り良く製造が可能な縦型MO8FETに関する
。
かつ歩留り良く製造が可能な縦型MO8FETに関する
。
近年、駆動回路を簡単かつ集積化し、該回路の電源電圧
を低電圧化しようとする要望からパワーMO8FET、
中でもオン抵抗が低くパワースイッチングに適する縦型
MO8FE’Tをスイッチに応用する動ぎがある。
を低電圧化しようとする要望からパワーMO8FET、
中でもオン抵抗が低くパワースイッチングに適する縦型
MO8FE’Tをスイッチに応用する動ぎがある。
第1図は、従来の縦型MO8FETの一般的な構造を示
すものそあり、この縦型MO8FETは、従来以下のよ
うな製造工程を経て作られていた。
すものそあり、この縦型MO8FETは、従来以下のよ
うな製造工程を経て作られていた。
(イ)高11N型(N+)の性質を有するシリコンウェ
ハからなる低抵抗ドレイン基板1上に、低濃度N型(N
”)’層をエピタキシャル成長させて高抵抗ドレイン領
域2を形成する。
ハからなる低抵抗ドレイン基板1上に、低濃度N型(N
”)’層をエピタキシャル成長させて高抵抗ドレイン領
域2を形成する。
(ロ)この高抵抗ドレイン領域2の表面に熱酸化法によ
りゲート用絶縁被膜3を形成し、更にその上面にグー1
〜電極5を構成するポリシリコン膜を形成する。
りゲート用絶縁被膜3を形成し、更にその上面にグー1
〜電極5を構成するポリシリコン膜を形成する。
(ハ)このポリシリコンを写真蝕刻により選択的に除去
した後、該ポリシリコンをマスクとして、前記開口され
たソース窓に2重拡散法によりチャンネル形成用ウェル
領域6と、このウェル領域6内にその中心から外周へ向
けて同心状に拡散するソース領域7およびウェルコンタ
クト領域8を順次形成する。 ゛ (二′)以上の2重拡散工程を終了した後に、前記ゲー
ト電極5の上面には絶縁膜9を介してソース電極10を
真空蒸着により形成するとともに、低抵抗ドレイン基板
1の裏面にトレイン電極11を形成し、同第1図に示す
最終製品を完成する。
した後、該ポリシリコンをマスクとして、前記開口され
たソース窓に2重拡散法によりチャンネル形成用ウェル
領域6と、このウェル領域6内にその中心から外周へ向
けて同心状に拡散するソース領域7およびウェルコンタ
クト領域8を順次形成する。 ゛ (二′)以上の2重拡散工程を終了した後に、前記ゲー
ト電極5の上面には絶縁膜9を介してソース電極10を
真空蒸着により形成するとともに、低抵抗ドレイン基板
1の裏面にトレイン電極11を形成し、同第1図に示す
最終製品を完成する。
前記方法を適用した縦型MO8F E Tによれば、チ
ャンネル形成領域を構成□す菖ウェル領域6とソース領
域7を2重拡散法により形成するために、多数のトラン
ジスタをシリコンウェハ上に同時多数特効する場合に各
トランジスタの特性を均一化でき、歩留りを著しく良好
なものとし、小型化に最適である。
ャンネル形成領域を構成□す菖ウェル領域6とソース領
域7を2重拡散法により形成するために、多数のトラン
ジスタをシリコンウェハ上に同時多数特効する場合に各
トランジスタの特性を均一化でき、歩留りを著しく良好
なものとし、小型化に最適である。
ところが、その半面前記2重拡散法によれば、ゲート電
極となるポリシリコン膜をマスクとして、ソース窓から
イオ→込みを行゛なった後、2重拡散でウェル領域およ
びソース領域を形成するために、予め隣合うソース窓と
ソース窓との間に挾まれる全領域をポリシリコン膜で覆
っておく必要がある。
極となるポリシリコン膜をマスクとして、ソース窓から
イオ→込みを行゛なった後、2重拡散でウェル領域およ
びソース領域を形成するために、予め隣合うソース窓と
ソース窓との間に挾まれる全領域をポリシリコン膜で覆
っておく必要がある。
このために、最終製品の幾何学的形状は、本来ゲート電
極として必要なチャンネル領域上面以外に、ドレイン領
域上面までポリシリコン膜が残ってしまい、その構造上
ゲート電極とトレイン電極は薄いゲート絶縁膜を挾んで
隔てられているにすぎず、この結果ドレイン・ゲート容
量が大きくなり、またこの容量は出力から入力への帰還
回路として働くため、スイッチング速麿の高速化への妨
げとなるという問題があった。
極として必要なチャンネル領域上面以外に、ドレイン領
域上面までポリシリコン膜が残ってしまい、その構造上
ゲート電極とトレイン電極は薄いゲート絶縁膜を挾んで
隔てられているにすぎず、この結果ドレイン・ゲート容
量が大きくなり、またこの容量は出力から入力への帰還
回路として働くため、スイッチング速麿の高速化への妨
げとなるという問題があった。
この発明は、このような従来の問題点に着目してなされ
たもので、その目的とするところは、ゲー]・・ドレイ
ン間の帰還容量が小さく、かつ歩留り良く製造が可能な
縦型MO8F E Tを提供することにある。
たもので、その目的とするところは、ゲー]・・ドレイ
ン間の帰還容量が小さく、かつ歩留り良く製造が可能な
縦型MO8F E Tを提供することにある。
この発明は上記の目的を達成するために、1相隣接する
チトンネル形成用ウェル領域間に位置するゲート電極膜
の(!ぼ中央部に、ゲート電極膜を局部的に酸化してな
る絶縁部を設けたことを特徴とするものである。
チトンネル形成用ウェル領域間に位置するゲート電極膜
の(!ぼ中央部に、ゲート電極膜を局部的に酸化してな
る絶縁部を設けたことを特徴とするものである。
以下に、本発明の好適な実施例を第2図以下の図面を参
照して詳細に説明する。
照して詳細に説明する。
第2図はこの発明に係わる縦型MO8FETの一実施例
の構造を示す素子断面図である。
の構造を示す素子断面図である。
同図において、aは基板を構成するN十型シリコンウェ
ハ、bは基板aの裏面側に被覆形成されたドレイン電極
として機能するアルミ蒸着層、0は基板a上にエピタキ
シャル成長で形成され、かつドレインとして機能するN
一層、dはチャンネル形成領域として機能するP型ウェ
ル領域、eはソース領域として機能するN÷型ウェル領
域、fはPウェルdを外部へ導出するためのコンタクト
領域として機能するP十型小ウェル領域1gは相隣接す
るチャンネル形成用のPウェル領域d、d間に被覆形成
されたゲート酸化膜、hはグー1酸化化躾gの上面を覆
うポリシリコンよりむるゲート電極膜、iはゲート電極
膜の中央部を酸化してなる絶縁部、jはゲート電極膜;
の上面を覆う絶縁膜、には前記ソース領域となるN+ウ
ェル領域eとP十型小つェル領域fとに導通するアルミ
電極層である。
ハ、bは基板aの裏面側に被覆形成されたドレイン電極
として機能するアルミ蒸着層、0は基板a上にエピタキ
シャル成長で形成され、かつドレインとして機能するN
一層、dはチャンネル形成領域として機能するP型ウェ
ル領域、eはソース領域として機能するN÷型ウェル領
域、fはPウェルdを外部へ導出するためのコンタクト
領域として機能するP十型小ウェル領域1gは相隣接す
るチャンネル形成用のPウェル領域d、d間に被覆形成
されたゲート酸化膜、hはグー1酸化化躾gの上面を覆
うポリシリコンよりむるゲート電極膜、iはゲート電極
膜の中央部を酸化してなる絶縁部、jはゲート電極膜;
の上面を覆う絶縁膜、には前記ソース領域となるN+ウ
ェル領域eとP十型小つェル領域fとに導通するアルミ
電極層である。
このように、本発明に係わる縦型MO8FETにあって
は、半導体基体eの表面における隣合う5− チャンネル形成用のウェル領域d、d間にゲート酸化膜
gを介して被覆形成されるグー1〜電極膜11のほぼ中
心部所定領域には絶縁部jが形成されており、このため
、ゲート・ドレイン間における帰還容量は減少し、スイ
ッチングの高速化を図ることができる。
は、半導体基体eの表面における隣合う5− チャンネル形成用のウェル領域d、d間にゲート酸化膜
gを介して被覆形成されるグー1〜電極膜11のほぼ中
心部所定領域には絶縁部jが形成されており、このため
、ゲート・ドレイン間における帰還容量は減少し、スイ
ッチングの高速化を図ることができる。
次に、第3図はこの発明に係わるNチャンネル縦型MO
8FETの製造工程の一実施例を示している。
8FETの製造工程の一実施例を示している。
以下、この製造方法について、各工程(A)〜(H)に
従って説明する。
従って説明する。
(A)ドナー不純物濃度Noが約1×1018a「3の
高濃度N型(N+)シリコン単結晶板からなる低抵抗ド
レイン基板20上に、Noが2×1Q + S C「2
程度で、厚さ約15μmの低濃度N型(N−)シリコン
単結晶をエピタキシャル成長させて高抵抗ドレイン領域
21を形成した半導体基板上の、前記高抵抗ドレイン領
域21の表面に熱酸化法によりゲート用シリコン酸化絶
縁膜22を約1000人の厚みに形成し、次いでCDV
法に−〇− より4000人の厚みのポリシリコン膜(多結晶シリコ
ン膜)23′を形成し、次いでその上面にCVD法によ
り約1000人の窒化シリコン膜(Si 3N4 )2
4を形成する。
高濃度N型(N+)シリコン単結晶板からなる低抵抗ド
レイン基板20上に、Noが2×1Q + S C「2
程度で、厚さ約15μmの低濃度N型(N−)シリコン
単結晶をエピタキシャル成長させて高抵抗ドレイン領域
21を形成した半導体基板上の、前記高抵抗ドレイン領
域21の表面に熱酸化法によりゲート用シリコン酸化絶
縁膜22を約1000人の厚みに形成し、次いでCDV
法に−〇− より4000人の厚みのポリシリコン膜(多結晶シリコ
ン膜)23′を形成し、次いでその上面にCVD法によ
り約1000人の窒化シリコン膜(Si 3N4 )2
4を形成する。
(B)次に、窒化シリコン膜24をレジス1−25をマ
スクとして選択的に除去する。この除去位置は、前記ポ
リシリコン膜23−の電極形成部分における中央位置お
よび後述のウェル領域予定位置である。
スクとして選択的に除去する。この除去位置は、前記ポ
リシリコン膜23−の電極形成部分における中央位置お
よび後述のウェル領域予定位置である。
(C)次に、熱酸化によりゲート電極部23以外のポリ
シリコン膜23′を酸化させて、ポリシリコン酸化FI
A26に変化させる。
シリコン膜23′を酸化させて、ポリシリコン酸化FI
A26に変化させる。
この酸化工程では、前記シリコン酸化絶縁膜26は窒化
シリコン膜24の窓部開口内周縁を押し上げる形で成長
し、従って前記絶縁膜26は断面はぼ台形状となって表
面に盛り上がる。
シリコン膜24の窓部開口内周縁を押し上げる形で成長
し、従って前記絶縁膜26は断面はぼ台形状となって表
面に盛り上がる。
(D)以上の選択酸化工程を終えた後、前記窒化シリコ
ン膜24を除去し、写真蝕刻により、ウェル領域形成予
定位置上を被覆するポリシリコン酸化絶縁III 26
を選択的に除去し、次いでゲート電極24の上面をレジ
スト27で覆った後、このゲート電極24およびレジス
ト27をマスクとしてイオン注入法によりボロンイオン
(B+)を前記高抵抗ドレイン領域21の表面に注入す
る。このイオン打込みエネルギーは約60 key 、
打込み量は約4×1013CIll−2である。
ン膜24を除去し、写真蝕刻により、ウェル領域形成予
定位置上を被覆するポリシリコン酸化絶縁III 26
を選択的に除去し、次いでゲート電極24の上面をレジ
スト27で覆った後、このゲート電極24およびレジス
ト27をマスクとしてイオン注入法によりボロンイオン
(B+)を前記高抵抗ドレイン領域21の表面に注入す
る。このイオン打込みエネルギーは約60 key 、
打込み量は約4×1013CIll−2である。
(E)次に、1100°Cで24時間程度熱処理すれば
、熱拡散によりPチャンネルウェル領域28が形成され
る。次いで、レジスト29をマスクとして、前記つ1ル
領域28の中心に開口された窓部よりウェル領域28の
表面にボロンイオン(B+)を注入する。このイオンの
打込みエネルギーは約50 keV 、打込み量は約5
×10150IIl−2である。
、熱拡散によりPチャンネルウェル領域28が形成され
る。次いで、レジスト29をマスクとして、前記つ1ル
領域28の中心に開口された窓部よりウェル領域28の
表面にボロンイオン(B+)を注入する。このイオンの
打込みエネルギーは約50 keV 、打込み量は約5
×10150IIl−2である。
(F)次に、前記工程で注入された領域をレジスト30
で覆い、これをマスクとしてリンイオン(P+)をウェ
ル領域28内にイオン注入する。
で覆い、これをマスクとしてリンイオン(P+)をウェ
ル領域28内にイオン注入する。
このとき、リンイオンはゲート電極23中にも5串に入
る。また、この打込みエネルギーは約1゜0keVで、
打込み量は約5×10150「2である。
る。また、この打込みエネルギーは約1゜0keVで、
打込み量は約5×10150「2である。
(G )次に、CVD法によりリンのモル温度比が約3
%のリンガラスからなる絶縁膜31を約7000人形成
し、更に約1050°Cの窒素中で熱処理すれば、ソー
ス領域32およびウェルコンタクト領域33が熱拡散に
よりウェル領域28内に形成される。
%のリンガラスからなる絶縁膜31を約7000人形成
し、更に約1050°Cの窒素中で熱処理すれば、ソー
ス領域32およびウェルコンタクト領域33が熱拡散に
よりウェル領域28内に形成される。
(1−1>以上の熱拡散工程終了後、ソース領域32お
よびウェルコンタクト領域33に股がる孔を絶縁膜22
に開け、またゲート電極23に達する電極コンタクト用
孔(図示せず)を絶縁膜22に開け、全表面にアルミニ
ウムを真空蒸着により約1.5μmの厚さに被着後、エ
ツチングによりソース電極34および図示しないゲート
取出し電極を形成し、しかるのち基板20の裏面全面に
約1μmの厚みのアルミニウムを真空蒸着により被着し
、約450°Cの雰囲気でアロイし、ドレイン電極35
を形成すれば、同図(H)の如くNチャンネル縦型MO
8FETを完成する。
よびウェルコンタクト領域33に股がる孔を絶縁膜22
に開け、またゲート電極23に達する電極コンタクト用
孔(図示せず)を絶縁膜22に開け、全表面にアルミニ
ウムを真空蒸着により約1.5μmの厚さに被着後、エ
ツチングによりソース電極34および図示しないゲート
取出し電極を形成し、しかるのち基板20の裏面全面に
約1μmの厚みのアルミニウムを真空蒸着により被着し
、約450°Cの雰囲気でアロイし、ドレイン電極35
を形成すれば、同図(H)の如くNチャンネル縦型MO
8FETを完成する。
以上の各工程を経て製造された縦型MO8F ETにあ
っては、同図に示す構造からも明らかなよ9− うに、高抵抗ドレイン領域21上面の大部分において、
ゲート電極23が取除かれた構造となっているために、
トレイン・ゲート間容量が大幅に減少し、スイッチング
速度が高速化するとともに、その製造工程としては従来
の2重拡散法をそのまま適用できるために、その利点で
ある高密度で素子を集積化した場合の歩留り低下もなく
、宥価に製作できる利点を共有できる。
っては、同図に示す構造からも明らかなよ9− うに、高抵抗ドレイン領域21上面の大部分において、
ゲート電極23が取除かれた構造となっているために、
トレイン・ゲート間容量が大幅に減少し、スイッチング
速度が高速化するとともに、その製造工程としては従来
の2重拡散法をそのまま適用できるために、その利点で
ある高密度で素子を集積化した場合の歩留り低下もなく
、宥価に製作できる利点を共有できる。
また、前記実施例における(C)の選択酸化工程におい
て、前記酸化絶縁膜26はなだらかな斜面どなって盛り
上がるようになっているため、その接絶縁膜31.ソー
ス電極34を次々に積層した場合に、段差による各相間
の亀裂がなく、またそれぞれの相の厚みも均一なものと
することができる。
て、前記酸化絶縁膜26はなだらかな斜面どなって盛り
上がるようになっているため、その接絶縁膜31.ソー
ス電極34を次々に積層した場合に、段差による各相間
の亀裂がなく、またそれぞれの相の厚みも均一なものと
することができる。
次に、第4図に示すものは、この発明に係わる縦型MO
8FETの他の実施例を示す。
8FETの他の実施例を示す。
、:(7)MOSFETは前記実施例における選択酸化
工程(A)、(B)において、レジスト25をマスクと
してポリシリコン膜23′中にイオン注 10− 入法によりリンイオン(P+)等のN型不純物を注入し
1次いで(C)の工程で酸化せしめ、前記ポリシリコン
膜23′をリンガラスに変化せしめ、(D)の工程を経
、(E)の熱拡散工程で、前記リンガラスからゲート酸
化膜22を通してリンを拡散させ、(F)〜(it )
の工程と同じ工程順に製造を行なったものである。
工程(A)、(B)において、レジスト25をマスクと
してポリシリコン膜23′中にイオン注 10− 入法によりリンイオン(P+)等のN型不純物を注入し
1次いで(C)の工程で酸化せしめ、前記ポリシリコン
膜23′をリンガラスに変化せしめ、(D)の工程を経
、(E)の熱拡散工程で、前記リンガラスからゲート酸
化膜22を通してリンを拡散させ、(F)〜(it )
の工程と同じ工程順に製造を行なったものである。
従って、この実施例にあってはポリシリコン酸化絶縁膜
26と高抵抗ドレイン領域21との界面部分に^濃度N
型(N+)領域36が形成され、電流がこのN型(N+
)領域36を流れ、高抵抗ドレイン領域に起因する比
抵抗を減少でき、電流通路のオン抵抗の減少を図ること
ができる。
26と高抵抗ドレイン領域21との界面部分に^濃度N
型(N+)領域36が形成され、電流がこのN型(N+
)領域36を流れ、高抵抗ドレイン領域に起因する比
抵抗を減少でき、電流通路のオン抵抗の減少を図ること
ができる。
なお、前記各実施例ではN型基板上にP型のウェル領域
を形成してなるものであるが、前記とは逆にP型基板上
にN型のウェル領域を形成するようにしたPチャンネル
縦型MO8FFTにも適用できることは勿論である。
を形成してなるものであるが、前記とは逆にP型基板上
にN型のウェル領域を形成するようにしたPチャンネル
縦型MO8FFTにも適用できることは勿論である。
以上、実施例により詳細に説明したように、本発明に係
わる縦型MO8FETは、相隣接するチャンネル形成用
ウェル領域間に位置するゲート電極膜のほぼ中央部に、
ゲート電極膜を局部的に酸化してなる絶縁部を設け、こ
れによりドレイン領域と対向する電極膜の面積を減少せ
しめたものであるから、グー1〜・ドレイン間の帰還容
量を著しく減少させスイッチングの高速化を図ることが
可能となるとともに、実施例の如〈従来の2重拡散によ
る製造に酸化工程を加えるだけで全く同様に製造するこ
とができる等の優れた特徴を有するものである。
わる縦型MO8FETは、相隣接するチャンネル形成用
ウェル領域間に位置するゲート電極膜のほぼ中央部に、
ゲート電極膜を局部的に酸化してなる絶縁部を設け、こ
れによりドレイン領域と対向する電極膜の面積を減少せ
しめたものであるから、グー1〜・ドレイン間の帰還容
量を著しく減少させスイッチングの高速化を図ることが
可能となるとともに、実施例の如〈従来の2重拡散によ
る製造に酸化工程を加えるだけで全く同様に製造するこ
とができる等の優れた特徴を有するものである。
第1図は従来の縦型MO3FETの一般的な構造を示す
断面図、第2図は本発明に係わる縦型MO8FETの素
子断面図、第3図(A)〜(G)はこの発明に係わる縦
型MO8FETの製造工程を示す素子断面図、第4図は
この発明に係わる縦型MO8F E Tの他の実施例を
示す素子断面図である。 20.21・・・半導体基板 22・・・・・・・・・・・・酸化絶縁膜23′・・・
・・・・・・薄膜 23・・・・・・・・・・・・ゲート電極26・・・・
・・・・・・・・酸化絶縁膜領域28・・・・・・・・
・・・・ウェル領域32・・・・・・・・・・・・ソー
ス領域特許出願人 日産自動車株式会社 −°13− <D 〜 θ 〜 〜 〜 0 (。 ミ ・−艶 ts el 手続補正層(方式) 1.事件の表示 特願昭58−25337号 2、発明の名称 縦型MO8FET 3、補正をする者 事件との関係 特許出願人 住 所 神奈川県横浜市神奈用区宝町2番地名 称
(399)日産自動車株式会社代表者 石 原 俊 4、代理人〒101 住 所 東京都千代田区内神田1丁目15番16号6
、補正の対象 (1)明vA四の図面の簡単な説明の欄(2)図面 1− 7、補正の内容 (1)明細書第12頁第14行目に「(A)〜(G)」
とあるのを、「(A)〜(H)」と訂正する。 (2)添付図面に未配するように図番「第3図」を加筆
下さるよ1 うに願います。 2− 寸 ψ〜 へ θ 町 〜〜 〜 〜
断面図、第2図は本発明に係わる縦型MO8FETの素
子断面図、第3図(A)〜(G)はこの発明に係わる縦
型MO8FETの製造工程を示す素子断面図、第4図は
この発明に係わる縦型MO8F E Tの他の実施例を
示す素子断面図である。 20.21・・・半導体基板 22・・・・・・・・・・・・酸化絶縁膜23′・・・
・・・・・・薄膜 23・・・・・・・・・・・・ゲート電極26・・・・
・・・・・・・・酸化絶縁膜領域28・・・・・・・・
・・・・ウェル領域32・・・・・・・・・・・・ソー
ス領域特許出願人 日産自動車株式会社 −°13− <D 〜 θ 〜 〜 〜 0 (。 ミ ・−艶 ts el 手続補正層(方式) 1.事件の表示 特願昭58−25337号 2、発明の名称 縦型MO8FET 3、補正をする者 事件との関係 特許出願人 住 所 神奈川県横浜市神奈用区宝町2番地名 称
(399)日産自動車株式会社代表者 石 原 俊 4、代理人〒101 住 所 東京都千代田区内神田1丁目15番16号6
、補正の対象 (1)明vA四の図面の簡単な説明の欄(2)図面 1− 7、補正の内容 (1)明細書第12頁第14行目に「(A)〜(G)」
とあるのを、「(A)〜(H)」と訂正する。 (2)添付図面に未配するように図番「第3図」を加筆
下さるよ1 うに願います。 2− 寸 ψ〜 へ θ 町 〜〜 〜 〜
Claims (1)
- (1)ゲート電極膜をマスクとして2重拡散法によりチ
ャンネル形成用のウェル領域を形成するとともに、該ウ
ェル領域内にソース領域を形成してなる縦型MO8FE
Tにおいて; 前記相隣接するチャンネル形成用ウェル領域間に位置す
るゲート電極膜のほぼ中央部に、ゲート電極膜を局部的
に酸化してなる絶縁部を設けたことを特徴とする縦型M
O8FET。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58025337A JPS59151467A (ja) | 1983-02-17 | 1983-02-17 | 縦型mosfet |
EP84100612A EP0119400B1 (en) | 1983-02-17 | 1984-01-20 | A vertical-type mosfet and method of fabricating the same |
DE8484100612T DE3465225D1 (en) | 1983-02-17 | 1984-01-20 | A vertical-type mosfet and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58025337A JPS59151467A (ja) | 1983-02-17 | 1983-02-17 | 縦型mosfet |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59151467A true JPS59151467A (ja) | 1984-08-29 |
Family
ID=12163096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58025337A Pending JPS59151467A (ja) | 1983-02-17 | 1983-02-17 | 縦型mosfet |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59151467A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5231449A (en) * | 1988-06-03 | 1993-07-27 | Asahi Kogaku Kogyo Kabushiki Kaisha | Zoom lens barrel and camera incorporating such barrel |
US5262898A (en) * | 1988-06-03 | 1993-11-16 | Asahi Kogaku Kogyo Kabushiki Kaisha | Zoom lens barrel and camera incorporating such barrel |
US5270868A (en) * | 1988-06-03 | 1993-12-14 | Asahi Kogaku Kogyo Kabushiki Kaisha | Zoom lens barrel and camera incorporating such barrel |
-
1983
- 1983-02-17 JP JP58025337A patent/JPS59151467A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5231449A (en) * | 1988-06-03 | 1993-07-27 | Asahi Kogaku Kogyo Kabushiki Kaisha | Zoom lens barrel and camera incorporating such barrel |
US5262898A (en) * | 1988-06-03 | 1993-11-16 | Asahi Kogaku Kogyo Kabushiki Kaisha | Zoom lens barrel and camera incorporating such barrel |
US5270868A (en) * | 1988-06-03 | 1993-12-14 | Asahi Kogaku Kogyo Kabushiki Kaisha | Zoom lens barrel and camera incorporating such barrel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0119400B1 (en) | A vertical-type mosfet and method of fabricating the same | |
US6344663B1 (en) | Silicon carbide CMOS devices | |
US4373249A (en) | Method of manufacturing a semiconductor integrated circuit device | |
JPH08250512A (ja) | Mosゲートデバイスの製造方法 | |
US4396930A (en) | Compact MOSFET device with reduced plurality of wire contacts | |
US4507846A (en) | Method for making complementary MOS semiconductor devices | |
JPS634683A (ja) | 電界効果トランジスタ | |
GB2080024A (en) | Semiconductor Device and Method for Fabricating the Same | |
EP0091478A1 (en) | High density cmos devices with conductively interconnected wells and method of fabricating the same | |
JPH06163906A (ja) | 絶縁ゲート半導体装置及びその製造方法 | |
JPS59151467A (ja) | 縦型mosfet | |
JPH10335641A (ja) | 半導体装置の製造方法 | |
JPS59151466A (ja) | 縦型mosfet | |
JPS59151465A (ja) | 縦型mosfet | |
US4196507A (en) | Method of fabricating MNOS transistors having implanted channels | |
JPS6159672B2 (ja) | ||
JPH0728043B2 (ja) | 半導体装置 | |
JPS59168675A (ja) | 半導体装置の製法 | |
JPS63227059A (ja) | 半導体装置およびその製造方法 | |
KR0167667B1 (ko) | 반도체 제조방법 | |
JPH0964193A (ja) | 半導体装置の製造方法 | |
JPH06275830A (ja) | アキュムレーション型多結晶シリコン薄膜トランジスタ | |
JPS59182570A (ja) | 半導体装置 | |
JPH0517701B2 (ja) | ||
JPS62244163A (ja) | 半導体装置 |