DE3852911T2

DE3852911T2 - In einer einzelnen Wanne enthaltender Transistor sowie Verfahren zu dessen Herstellung.

Info

Publication number: DE3852911T2
Application number: DE3852911T
Authority: DE
Inventors: Bor-Yuan Hwang; Allen J Wagner; Peter J Zdebel
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1987-07-01
Filing date: 1988-06-13
Publication date: 1995-10-05
Anticipated expiration: 2008-06-14
Also published as: EP0297335A2; KR890003029A; KR970004458B1; EP0297335B1; US4772566A; EP0297335A3; JPS6422063A; JP2632931B2; DE3852911D1

Description

Die Europäischen Patentanmeldungen von Peter Zdebel u.a. mit dem Titel "Integrated Circuit Process Using Polycrystalline Layers and Contacts", Veröffentlichungsnummer 0276693 und mit dem Titel "Integrated Circuit Method Using Polycrystalline Layers and Contacts", Veröffentlichungsnummer 0276695 und mit dem Titel "Integrated Circuit Structure With Polycrystalline Layers and Contacts", Veröffentlichungsnummer 0276692 stehen in Beziehung.
Diese Erfindung betrifft allgemein eine Vorrichtung und ein Verfahren zum Herstellen einer integrierten Schaltungsstruktur und insbesondere eine Vorrichtung und ein Verfahren zum Herstellen eines integrierten Transistors in einem einzigen Einkristallhalbleiterbereich, der von einer Trennwand umschlossen ist.
Es gibt auf dem Gebiet der integrierten Schaltungen eine Notwendigkeit, kleinere Einrichtungen zu erhalten, ohne die Leistung der Einrichtung zu opfern. Eine Einrichtung geringer Größe verlangt kleine Bereiche der Einrichtung, eine genaue Ausrichtung zwischen den Bereichen und eine Minimierung der parasitären Widerstände und Kapazitäten. Die Einrichtungsgröße kann verringert werden, indem mehr Sorgfalt auf die Lithographie dünner Linien angewendet wird, aber es wird, wenn die Verkleinerung der Einrichtung fortfährt unzweckmäßig oder unmöglich, fortzufahren, die Gegenstandsgröße zu verringern, und die verlangte immer größere Ausrichtungsgenauigkeit zu erzielen. Wenn die Lithographie bis an die Grenze getrieben wird, nehmen die Leistung und der Produktionsdurchsatz ab. Somit besteht weiterhin eine Notwendigkeit nach einer Vorrichtung und einem Verfahren zum Herstellen von Halbleitereinrichtungen hoher Leistung insbesondere von Transistoren, die kleinere Gesamtflächen aufweisen und wo die kritischen Bereiche der Einrichtung äußerst kleine Abmessungen haben und in Bezug zueinander ohne die Notwendigkeit kritischer Ausrichtungsschritte angeordnet sind.
Demgemäß ist es eine Zielsetzung der Erfindung, ein verbessertes Verfahren und Struktur zum Herstellen integrierter Schaltungseinrichtungen, insbesondere von Transistoren zu schaffen.
Es ist eine andere Zielsetzung dieser Erfindung, ein verbessertes Verfahren und Struktur zum Herstellen integrierter Schaltungseinrichtungen, insbesondere Transistoren, verringerter Größe mit praktisch durchführbaren, photolithographischen Toleranzen zu schaffen.
Es ist noch eine andere Zielsetzung dieser Erfindung, ein verbessertes Verfahren und Struktur für NPN und PNP Transistoren zu schaffen, wobei die Kontakte der Einrichtung durch die minimale lithographische Abstandsmöglichkeiten getrennt sind.
Es ist eine noch weitere Zielsetzung dieser Erfindung, ein verbessertes Verfahren und Struktur zum Herstellen vertikaler NPN und PNP Transistoren in einem einzigen Halbleiterschacht zu schaffen, der seitlich von einem isolierenden Trennbereich umgeben ist.
Wie es hier verwendet wird, soll das Wort "Abdeckmaske" eine Maske oder ihr entsprechendes Bild in verschiedenen Schichten der Einrichtungen bezeichnen, die einen oder mehrere offene Bereiche und geschlossene Bereiche schafft, die nicht genau zu vorhergehenden Herstellungsmustern oder Masken ausgerichtet werden müssen. Eine Abdeckmaske wird typischerweise verwendet, um Öffnungen und/oder andere Bereiche der Struktur, die von einer oder mehreren früheren Masken erzeugt worden sind, gegen Ätz- oder Implantationsschritte zu schützen, die beispielsweise beabsichtigt sind, durch die Kombination aus offenen Bereichen der Abdeckmaske und anderen Öffnungen in früheren Masken oder Schichten durchgeführt zu werden.
Das Wort "eigen" in Verbindung mit einem Basisbereich oder ähnlichem wird hier verwendet, um auf den aktiven Bereich der Basis eines Transistors zwischen dem Emitter und dem Kollektor oder einem Äquivalent Bezug zu nehmen. Der Ausdruck "außen" in Verbindung mit einem Basisbereich oder dem ähnlichen wird hier verwendet, um auf den inaktiven Bereich der Basis oder ähnlichem Bezug zu nehmen, beispielsweise den Bereich einer Basis eines bipolaren Transistors, die seitlich außerhalb des inneren Basisbereiches ist, und die typischerweise verwendet wird, die Verbindung mit dem inneren Basisbereich zu schaffen.

Kurze Beschreibung der Erfindung

Die vorstehenden und andere Zielsetzungen und Vorteile der Erfindung werden durch das verbesserte Verfahren zum Herstellen von Halbleitereinrichtungen und die verbesserten Strukturen der Einrichtungen, die hier geoffenbart sind, erreicht.
Gemäß der Erfindung wird ein Halbleitersubstrat geschaffen und es wird darin eine Trennwand gebildet, die seitlich einen Einkristallbereich des Substrats einschließt, der sich zu einer Hauptoberfläche erstreckt. Der Einkristallbereich, der von der Trennwand eingeschlossen wird, wird hier als "Schacht" oder "Insel" bezeichnet.
Die Trennwand kann beispielsweise eine dielektrische Trennwand sein oder sie kann eine Kombination aus dielektrischen und anderen Materialien sein, so lange sie wenigstens eine umfangsmäßige isolierende Sperre liefert, die den Schacht oder die Insel seitlich umgibt. Das Halbleitermaterial in dem Schacht steht allgemein mit dem Halbleitermaterial des Substrats in Verbindung, aber dieses ist nicht von Bedeutung. Ein vollständig dielektrisch isolierter Schacht oder Insel kann auch verwendet werden, das heißt, die sich unterhalb des Einkristallbereiches erstreckt sowie ihn seitlich umgibt. Wie es hier verwendet wird, sollen die Wörter "Schacht" oder "Insel" beide Anordnungen einschließen.
Um den Kollektorserienwiderstand zu verringern, wird allgemein innerhalb des Schachts oder der Insel ein begrabener Schichtbereich vorgesehen. Eine gegenüber Oxidation widerstandsfähige, dielektrische Unterschicht wird auf der äußeren Oberfläche der Trennwand um den genannten Schacht herum gebildet. Mischungen oder Aufeinanderschichtungen (Sandwithes) aus Siliciumnitrid und Siliciumoxid-Siliciumnitrid sind Beispiele geeigneter Materialien für diese Unterschicht. Diese Unterschicht wirkt, die Diffusion von Störstellen von der Oberfläche der Einrichtung durch die verschiedenen Schichten hindurch, die darauf abgesetzt worden sind, in die Trennwände zu verhindern, die den Einkristallschacht oder die Insel umgeben.
Während sich diese Unterschicht aus gegenüber Oxidation und Diffusion widerstandsfähigem Material teilweise auf der Insel oder dem Schacht aus Einkristall fortsetzen kann, sollte sie sich nicht überall zwischen der ersten, polykristallinen Schicht und der Insel oder dem Schacht fortsetzen, da eine Herausdiffusion von der ersten, polykristallinen Schicht in die Halbleiterinsel oder den Halbleiterschacht das geeignetste Mittel ist, um den äußeren Basisbereich zu schaffen, der in Kombination mit der ersten, polykristallinen Schicht verwendet wird, um eine Verbindung mit dem inneren Basisbereich der Einrichtung herzustellen.
Eine erste Schicht aus einem oxidierbaren, leitenden, polykristallinen Material, beispielsweise polykristallines Silicium, wird auf dem Substrat über der freigelegten Oberfläche der Trennwand und dem Einkristallhalbleiter in dem Schacht oder der Insel abgesetzt. Die erste, polykristalline Schicht wird durch eine Schicht aus einem gegenüber Oxidation widerstandsfähigen Material bedeckt, beispielsweise Siliciumnitrid. Eine oxidierbare, zweite, polykristallinie Schicht aus beispielsweise polykristallinem Silicium wird über der Nitridschicht abgeschieden. Die zweite, polykristalline Schicht wird dann mit einer Schicht überdeckt, die zum Maskieren geeignet ist. Siliciumdioxid oder ein organischer Resist oder Aufschichtungen davon sind Beispiele von Materialien, die für Maskierungsschichten geeignet sind. Es ist geeignet, während oder nach dem Abscheiden der ersten, polykristallinen Schicht die obere Oberfläche der ersten, polykristallinen Schicht mit einer Verunreinigung von einem ersten Leitfähigkeitstyp zu dotieren.
Eine Hauptmaske wird dann verwendet, um Öffnungen in der Maskierungsschicht zu begrenzen. Die Hauptmaske enthält Öffnungen, die alle kritischen Bereiche der Einrichtung festlegen. Beispielsweise enthält in dem Fall eines vertikalen, bipolaren NPN Transistors die Hauptmaske Öffnungen, um den Kollektorkontakt, den Emitter und den Emitterkontakt, die Basis und den Basiskontakt zu definieren. Dieses stellt sicher, daß alle kritischen Bereiche der Einrichtung seitlich selbstausgerichtet sind und daß ihre Trennung nicht größer als die minimal erreichbare Trennung sein muß, die durch die verwendete, lithographische Technologie geschaffen wird.
Die Hauptmaske enthält erste und zweite, nicht überlappende Öffnung, die sich oberhalb der Halbleiterinsel oder des Halbleiterschachts befinden, eine dritte Öffnung seitlich außerhalb der Insel, beispielsweise über der Trennwand, und eine vierte Öffnung außerhalb der Insel, die seitlich die ersten drei Öffnungen einschließt. Wo beispielsweise ein bipolarer Transistor gebildet wird, legt die erste oder zweite Öffnung den Kollektorkontakt fest, die andere legt die Basis, den Emitter und den Emitterkontakt fest, die dritte Öffnung legt den Basiskontakt fest und die vierte Öffnung wird bei dem Verfahren verwendet, um die Basiskontaktschicht eines Transistors von denjenigen benachbarter Transistoren zu isolieren.
Durch Verwenden der Hauptmaske werden Öffnungen geschaffen, die sich durch die oxidierbare, zweite, polykristalline Schicht, zu der ersten, gegenüber Oxidation widerstandsfähigen Schicht oberhalb der ersten oxidierbaren, leitenden, polykristallinen Schicht erstrecken.
Ein Bereich der Unterschicht ist in dem Raum zwischen der ersten und zweiten Hauptmaskenöffnung vorgesehen. Dies verhindert, daß die äußere Basis, die durch Diffusion von der ersten, polykristallinen Schicht gebildet wird, den stark dotierten Kollektorkontaktbereich kontaktiert und die Durchbruchspannung der Einrichtung verbessert.
Eine erste Abdeckmaske wird dann angewendet, die die erste bis dritte Öffnung überdeckt, die durch die Hauptmaske erzeugt worden sind, wobei die vierte Öffnung freigelassen wird. Der Bereich der ersten, gegenüber Oxidation widerstandsfähigen Schicht unterhalb der Kombination der ersten Abdeckmaske und der vierten Öffnung in der Hauptmaske wird dann entfernt.
Der Bereich der ersten, polykristallinen Schicht, die als ein Ergebnis dieses Schrittes freigelegt ist, und die Breiche der zweiten, polykristallinen Schicht, die nach dem vorhergehenden Schritt verbleiben, werden dann in ein Dielektrikum umgewandelt. Dies wird in geeigneter Weise durch thermische Oxidation der freigelegten Bereiche der ersten und zweiten polykristallinen Schicht durchgeführt. Der Bereich der ersten, polykristallinen Schicht, der seitlich von der vierten Hauptmaskenöffnung eingeschlossen wird, bleibt unbeeinflußt.
Die Bereiche der ersten, gegenüber Oxidation widerstandsfähigen Schicht, die in der ersten bis dritten Öffnung freigelegt sind, die durch die Hauptmaske erzeugt worden sind, werden dann entfernt, wobei die jeweils darunterliegenden Bereiche der ersten polykristallinen Schicht freigelegt werden. Eine zweite Abdeckmaske wird verwendet, um den Bereich der ersten, polykristallinen Schicht zu überdecken, der unter der dritten Hauptmaskenöffnung liegt. Die Bereiche der ersten, polykristallinen Schicht, die unter der ersten und zweiten Öffnung der Hauptmaske freigelegt sind, werden dann entfernt. Dies legt die darunterliegenden Bereiche der Halbleiterinsel oder des Halbleiterschachts und die Seitenwände der ersten, polykristallinen Schicht frei, die in die Löcher weisen, die in der ersten, polykristallinen Schicht erzeugt worden sind. Die freigelegten Seitenwände und die freigelegte Oberfläche der Insel oder des Schachts unterhalb der ersten und der zweiten Hauptmaskenöffnung werden dann durch eine dünne, dielektrische Schicht überdeckt. Dies wird in geeigneter Weise durch eine leichte, thermische Oxidation durchgeführt.
Eine dritte Abdeckmaske wird angewendet, die eine Öffnung hat, die den Bereich unter der ersten Hauptmaskenöffnung frei legt. Ein Dotiermittel wird durch die Kombination aus der ersten Hauptmaskenöffnung und der Öffnung in der dritten Abdeckmaske angewendet. Dies wird in geeigneter Weise durch Ionenimplantation ausgeführt. Wo die erste Hauptmaskenöffnung für den Kollektorkontakt verwendet wird, sollte das angewendete Dotiermittel von einem Typ sein, der die Leitfähigkeit des darunterliegenden Bereiches Einkristallhalbleiter-Insel oder -Schachts verstärkt, damit ein Kontakt damit erleichtert wird. Die dritte Abdeckmaske überdeckt den Bereich, der unter der zweiten und dritten Hauptmaskenöffnung liegt.
Eine vierte Abdeckmaske wird dann angewendet, die den Bereich überdeckt, der unter der ersten Hauptmaskenöffnung liegt, aber die Bereiche frei läßt, die unter der zweiten und dritten Hauptmaskenöffnung liegen. Ein Dotiermittel wird dann, beispielsweise durch Ionenimplantation, in den Bereich des Schachts eingeführt, der unter der zweiten Hauptmaskenöffnung liegt, und in erwünschter Weise auch in den Bereich der ersten polykristallinen Schicht, der unter der dritten Hauptmaskenöffnung liegt. Wo ein bipolarer Transistor gebildet wird, ist dieses Dotiermittel in geeigneter Weise von dem Typ, der für den inneren Basisbereich des Transistors geeignet ist, und von demselben Typ, wie für den äußeren Basisbereich. Der äußere Basisbereich des Transistors wird geeignerterweise durch Herausdiffusion von Dotiermittel gebildet, das vorhergehend in der ersten, polykristallinen Schicht vorgesehen war.
Eine dünne, dielektrische Schicht wird konform über der Struktur aufgebracht, worauf eine leitende, dritte, polykristalline Schicht folgt. Ein anisotropes Ätzverfahren wird geeignerterweise verwendet, um die dritte, polykristalline Schicht mit Ausnahme der Seitenwände der ersten drei Öffnungen zu entfernen, die durch die Hauptmaske erzeugt worden sind. Dieses Verfahren legt auch das Oxid auf dem Halbleitermaterial frei, das unter den ersten drei Hauptmaskenöffnugen liegt. Ein kurzes Ätzen wird geeigneterweise verwendet, dieses Oxid zu entfernen, so daß die Einkristallhalbleiteroberflächen der Insel unter der ersten und zweiten Öffnung freigelegt werden, und die Oberfläche der ersten, polykristallinen Schicht wird unter der dritten Öffnung freigelegt.
Eine leitende, vierte, polykristalline Schicht aus beispielsweise polykristallinem Silicium wird dann auf die Struktur aufgebracht, um die Bereiche der Halbleiterinsel, die unterhalb der ersten und zweiten Hauptmaskenöffnung freigelegt sind, zu kontaktieren, und um den Bereich, der ersten, polykristallinen Schicht zu kontaktieren, der unter der dritten Hauptmaskenöffnung freigelegt ist.
Eine weitere Abdeckmaske wird aufgebracht, die die Bereiche überdeckt, die unter der ersten und zweiten Hauptmaskenöffnung liegen und die den Bereich freilegt, der unter der dritten Hauptmaskenöffnung liegt. Dies wird verwendet, um den Bereich der vierten, polykristallinen Schicht wegzuätzen, der unter der dritten Hauptmaskenöffnung liegt. Gleichzeit kann, wenn es erwünscht ist, der gleiche Ätzschritt verwendet werden, um elektrisch die Bereiche der vierten, polykristallinen Schicht in Berührung mit der Halbleiterinsel oder durch die Öffnungen zu trennen, die durch die erste und zweite Hauptmaskenöffnung erzeugt worden sind. Dies schafft eine elektrische Trennung zwischen dem Kollektorkontakt und dem Emitterkontakt der Einrichtung. Jedoch kann dies später ausgeführt werden.
Die vierte, polykristalline Schicht wird geeigneterweise dotiert, und das Dotiermittel darin wird in die darunterliegenden Bereiche des Einkristallhalbleiter-Schachtes getrieben. Dies liefert einen verstärkten Kollektorkontakt zusätzlich zu der Kollektorkontaktverstärkung, die früher in dem Verfahren vorgesehen wurde, und ergibt einen stark dotierten Emitterbereich, der mit der Basis selbstausgerichtet ist und durch dieselbe Hauptmaskenöffnung wie die innere Basis gebildet wird, aber eine kleiner Seitenabmessung hat. Die Verengung der seitlichen Abmessungen des Emitterbereiches verglichen mit dem inneren Basisbereich wird durch die seitenwandabstandsteile erreicht, die aus dem dünnen Oxid und der dritten, polykristallinen Schicht gebildet werden, die früher in dem Verfahren abgesetzt worden sind und dann einem anisotropen Ätzen ausgesetzt wurden.
Um die Einrichtung fertigzustellen, wird eine Metallisierung oder eine andere leitende Schicht über den verbleibenden Bereichen der vierten, polykristallinen Schicht vorgesehen, und wird unter Verwendung von Ätztechniken, die auf diesem Gebiet gut bekannt sind, mit einem Muster versehen, um einen ersten Bereich in Kontakt mit dem Bereich der vierten, polykristallinen Schicht zu schaffen, der mit dem Kollektor verbunden ist, einen zweiten Bereich in Berührung mit dem Bereich der vierten, polykristallinen Schicht, der mit dem Emitter verbunden ist, und einen dritten Bereich in Verbindung mit dem Bereich der ersten, polykristallinen Schicht, der als eine Leitung zu den äußeren Basisbereichen nahe der zweiten Maskenöffnung dient.
Polykristallines Siliciuin ist ein geeignetes Material für die erste bis vierte, polykristalline Schicht. Jedoch können andere Materialien, die intermetallisch sind auch verwendet werden. Es ist von Bedeutung, daß die erste, polykristalline Schicht sowohl leitend als auch oxidierbar ist. Es ist erwünscht, daß die zweite, polykristalline Schicht oxidierbar ist. Es ist von Bedeutung, daß die erste, polykristalline Schicht als eine Dotiermittelquelle dienen kann, um den äußeren Basisbereich zu bilden. Es ist von Bedeutung, daß die vierte, polykristalline Schicht leitend ist und auch als eine Dotierquelle für den Einitter- und Kollektorkontakt wirken kann.

Kurze Beschreibung der Zeichnungen

Fig. 1 und 2 stellen schematisch im Querschnitt bzw. in Draufsicht einen vertikalen NPN Transistor dar, die zum Verständnis der Erfindung zweckmäßig sind.
Fig. 3 bis 16 sind schematische Querschnittsansichten ähnlich der der Fig. 1, die den Transistor der Fig. 1-2 bei verschiedenen Herstellungsstufen zeigen.
Fig. 17 ist eine Querschnittsansicht ähnlich der Fig. 16 gemäß der Erfindung.
Fig. 18 bis 24 sind schematische Teildraufsichten, ähnlich der oberen Hälfte der Fig. 2, auf den Transistor der Fig. 1-2, wobei die unterschiedlichen Masken gezeigt sind, die bei verschiedenen Herstellungsstufen verwendet werden. Die schraffierten Bereichen der Fig. 18-24 zeigen die überdeckenden oder geschlossenen Schutzbereiche der verschiedenen Masken an. Das Bild der Maske der Fig. 18 ist den Fig. 19-24 gezeigt, so daß die relative Position der Masken verstanden werden kann.

Beschreibung der bevorzugten Ausführungsform im einzelnen

Das erfundene Verfahren und die Anordnung der Schichten und Bereiche sind zum Bilden einer großen Vielfalt von Einrichtungsarten und Strukturen zweckmäßig, die als einzelne Einrichtungen oder in Kombination Verwendbarkeit haben. Um das Verständnis der vorliegenden Erfindung zu erleichtern, werden ein Verfahren und eine Anordnung zum Bilden eines vertikalen, bipolaren Transistors, insbesondere eines vertikalen NPN Transistors auf einem Substrat vom P-Typ beschrieben. Silicium ist das bevorzugte Einkristall-Halbleitersubstrat in dem die Einrichtung konstruiert wird, aber andere Halbleitermaterialien können auch verwendet werden, die auf diesem Gebiet gut bekannt sind. Der Durchschnittsfachmann auf diesem Gebiet versteht auf der Grundlage der hier gegebenen Beschreibungen, daß die besonderen Einrichtungsbeispiele und Materialien, die beschrieben sind, gewählt worden sind, um das Verständnis der Erfindung zu erleichtern, und nicht beabsichtigen, einschränkend zu sein oder zu vermitteln, daß das erfundene Verfahren oder Anordnung nur für die beispielhaften Einrichtungen zweckmäßig sind. Der Durchschnittsfachmann auf diesem Gebiet erkennt, daß das erfundene Verfahren und die Anordnungen bei anderen Arten von Einrichtungen und Strukturen zusätzlich zu den besonders hier dargestellten, anwendbar sind.
Die Bildung eines vertikalen, bipolaren NPN Transistors und einem einzigen Schacht auf einem Substrat vom P-Typ wird beschrieben. Der Durchschnittsfachmann erkennt, daß ein vertikaler PNP auf einem Substrat vom N-Typ gebildet werden kann, indem die Wahl der Leitfähigkeitsarten umgekehrt wird. Vertikale, bipolare Transistoren werden viel auf dem Gebiet der integrierten Schaltungen verwendet. Demgemäß haben verbesserte Einrichtungen und Verfahren zu ihrer Bildung einen großen Nutzen und Bedeutung, insbesondere wo besonders kompakte Einrichtungen erhalten werden.
Fig. 1 stellt eine schematische Querschnittsansicht des Bereiches 8 eines Halbleitersubstrats dar, in dem ein vertikaler NPN Transistor gebildet worden ist, was zum Verständnis der Erfindung zweckmäßig ist.
Fig. 2 stellt in Draufsicht die obere Oberfläche des Transistors der Fig. 1 dar, wobei die Überlagerung von verschiedenen Verfahrensmasken gezeigt ist, die verwendet werden, die vollständige Einrichtung zu erhalten. Der vertikale, bipolare Transistor 8 wird in einem Einkristallbereich 10 angeordnet, der auf einem Einkristall-Halbleitersubstrat 12 gebildet, wird und seitlich von einem dielektrischen oder einem anderen isolierenden Isolationsbereich 14 umgeben ist. Der Einkristallbereich 10, der von dem Isolationsbereich 14 umgeben ist, wird auf diesem Gebiet als eine Halbleiter-"Insel" oder ein Halbleiter-"Schacht" bezeichnet. Der vertikale NPN Transistor 8 wird innerhalb des einzelnen Schachtes oder Insel 10 hergestellt. Es ist nicht notwendig, eine zweite, isolierte Halbleiterinsel oder -schacht vorzusehen, um beispielsweise den Kollektor- oder Basiskontakt aufzunehmen. Bei der erfundenen Struktur und Verfahren sind Kollektor- und der Basiskontakt wird oberhalb der benachbarten Isolationswand vorgesehen. Demgemäß wird die Einrichtung 8 als eine Einrichtung mit einem einzigen Schacht oder einer einzigen Insel bezeichnet. Die Konstruktion eines vertikalen, bipolaren Transistors, wobei zwei Schächte verwendet werden, wird in der/n parallel anhängigen Anmeldung/en von Peter Zdebel u.a. beschrieben, die früher angegeben worden ist/sind und hier durch Bezugnahme auf sie eingegliedert wird/werden.
Der Schacht oder die Insel 10 wird geeignerterweise auf einem Substrat 12 vom P-Typ gebildet und umfaßt einen N&spplus; begrabenen Kollektorbereich 18, der von einem Kollektorbereich 16 vom N-Typ überdeckt wird. Innerhalb des Schachts 10 befinden sich auch N&spplus;&spplus; und N&spplus; Kollektorkontakt-Diffusionsbereiche 78 und 54, ein innerer Basisbereich 64 vom P-Typ, ein N&spplus;&spplus; Emitterbereich 76 und ein P+ äußerer Basisbereich 56. Der polykristalline Leiter 80C, der von dem Leiter 90C überdeckt ist, bildet eine Verbindung zu dem N&spplus;&spplus; Kollektorkontakt-Diffusionsbereich 78. Der polykristalline Leiter 80E, der von dem Leiter 90E überdeckt ist, bildet eine Verbindung zu dem N&spplus;&spplus; Emitterbereich 76. Der Leiter 90B schafft eine Berührung mit dem Polyleiter 22 für den Basiskontakt. Die Leiter 90C, 90E und 90B sind vorzugsweise aus Metall, aber andere hochleitfähige Materialien können auch verwendet werden, beispielsweise Intermetalle und Halbmetalle. Die Leiter 90C und 90E sind angeordnet, um vollständig oder teilweise den polykristallinen Leiter 80C bzw. 80D zu überdecken. Bereiche der polykristallinen Leiter können freigelassen werden, das heißt, nicht von Metall überdeckt werden, um als Serienwiderstände zu dienen. Diese Anordnung ist in Fig. 2 dargestellt, in der Bereiche 80D und 80F des polykristallinen Leiters 80C bzw. 80E nicht durch darüberliegende Leiter 90C und 90E überdeckt sind.
Der polykristalline Leiter 22 ist elektrisch gegen die polykristallinen Leiter 80C, 80E durch dielektrische Bereiche 24, 36 isoliert. Die dielektrische Unterschicht 20 wird geeigneterweise zwischen der Isolationswand oder den Bereich 14 und dem polykristallinen Leiter 22 vorgesehen, um eine Zwischendiffusion zwischen ihnen zu verhindern. Die dielektrische Schicht 86 ist geeigneterweise über dem dielektrischen Bereich 36 und dem polykristallinen Leiter 80C, 80D als eine Passivierungsschicht vorgesehen. Die Zusammensetzung und der Aufbau der Einrichtung, die in den Fig. 1, 2 gezeigt ist, wird besser in Größen der Verfahrensbeschreibung verstanden, die folgt.
Die Fig. 3-16 stellen die Einrichtung der Fig. 1-2 im schematischen Querschnitt bei verschiedenen Herstellungsstufen dar. Die Fig. 18-24 stellen Draufsichten auf die Masken dar, die während der Herstellung verwendet werden. Die schraffierten Bereiche stellen die Überdeckung, das heißt die geschlossenen Schutzbereiche der Masken dar. Das Hauptmaskenbild der Fig. 18 wird den Abdeckmaskenbildern der Fig. 19-24 überlagert, so daß die relative Anordnung der verschiedenen Öffnungen gesehen werden kann.
In Fig. 3 ist ein Substrat 12 vom P-Typ vorgesehen, das den Schacht 10 innerhalb einer seitlichen Isolationswand 14 enthält und einen N&spplus; begrabenen Kollektor 18 und einen Kollektorbereich 16 vom N-Typ aufweist. Die Bereiche 14, 16, 18 werden mittels auf diesem Gebiet gut bekannter, herkömmlicher Techniken gebildet. Wahlweise kann bei dieser Verfahrensstufe eine tiefe N&spplus; Kollektorkontaktverstärkungsdiffusion 54' ebenfalls durch Mittel vorgesehen werden, die auf diesem Gebiet gut bekannt sind. In der folgenden Beschreibung wird angenommen, daß eine N&spplus; Kollektorkontaktverstärkungsdiffusion bei einer späteren Stufe des Verfahrens vorgesehen wird. Jedoch erkennt der Durchschnittsfachmann auf diesem Gebiet, daß dieser tiefe Kollektorkontaktbereich vor oder nach dem in Fig. 3 dargestellten Herstellungsstufe vorgesehen werden kann.
Die in Fig. 3 dargestellte Struktur, die das Substrat 12, den isolierenden Isolationsbereich 14 aus beispielsweise Siliciumdioxid und den Subkollektor 18 in dem Kollektorbereich 16 umfaßt, wird in erwünschter Weise mit der Unterschicht 20 überdeckt, die maskiert und geätzt wird, um eine Öffnung vorzusehen, die den Schacht 16 umgibt. Die Unterschicht 20 ist in erwünschter Weise aus einem Material, das eine Diffusion verhindert, wie beispielsweise Siliciuimnitrid oder beispielsweise Schichtaufbauten oder Mischungen von Siliciumoxid-Siliciumnitrid. Jedoch können andere eine Diffusion verhindernde Materialien verwendet werden. Die Unterschicht 20 wird geeigneterweise als eine Sandwichkonstruktion gebildet, bei der der untere Bereich eine Schicht aus Siliciumdioxid beispielsweise mit einer Dicke von ungefähr 50 Nanometer ist, die von einer Siliciumnitridschicht mit einer Dicke von beispielsweise 70 Nanometer überdeckt ist. Die Schicht 20 wird durch herkömmliche Techniken gebildet, die auf diesem Gebiet gut bekannt sind. Die Schicht 20 ist erwünscht, da sie eine Diffusion von den darüberliegenden Schichten in den dielektrischen Bereich 14 und ferner Oxidation des Bereiches 14 oder des Substrats 12, das unter dem Bereich 14 liegt, während der nachfolgenden Verfahrensschritte verhindert. Jedoch ist dies nicht wesentlich und kann ausgelassen werden.
Die Unterschicht 20 und die freigelegten Bereiche des Schachts 10 und die Isolationswand 14 werden dann mit der ersten, leitenden, polykristallinen Schicht 22 überdeckt. Polykristallines Silicium, dotiertes polykristallines Silicium, Silicide und andere Intermetallverbindungen sind Beispiele von Materialien, die für die Schicht 22 geeignet sind. Es ist erwünscht, daß die Schicht 22 ebenfalls oxidierbar ist, um ein dielektrisches Oxid zu bilden, da, wie es nachfolgend erläutert wird, dies insbesondere vom Gesichtspunkt der Herstellung her wünschenswert ist. Es ist geeignet, die Schicht 22 durch Ionenimplantation zu dotieren, nachdem sie abgeschieden worden ist, vorzugsweise nach dem Abscheiden der dielektrischen Schicht 24. Wo eine NPN Einrichtung gebildet wird, ist Bor ein geeignetes Dotiermittel vom P-Typ für die Schicht 22. Andere Dotiermittel können auch verwendet werden.
Zuerst wird die polykristalline Leiterschicht 22 mit einer gegenüber Oxidation widerstandsfähigen dielektrischen Schicht 24 aus beispielsweise Siliciumnitrid überdeckt. Die Schicht 24 wiederum wird mit einer polykristallinen Schicht 26 und weiter mit einer dielektrischen Schicht 28 überdeckt. Die polykristalline Schicht 26 wird geeigneterweise aus polykristallinem Silicium gebildet. Sie muß nicht dotiert werden. Andere Halbleiter- oder Intermetallmaterialien können auch für die Schicht 26 verwendet werden. Es ist erwünscht, daß die Schicht 26 aus einem Material ist, das durch chemische Bearbeitung umgewandelt werden kann, um ein Dielektrikum zu bilden, beispielsweise ein Oxid oder ein Nitrid oder ähnliches, da, wie nachfolgende erläutert wird, dies für die Herstellung besonders geeignet ist.
Die dielektrische Schicht 28 dient als eine Maskierungsschicht für das nachfolgende Ätzen der darunterliegenden Schichten. Siliciumdioxid ist ein Beispiel eines geeigneten Materials für die Schicht 28.
Das folgende sind Beispiele der Dicke der Schichten 20-28, die für die Herstellung der Einrichtungen als zweckmäßig herausgefunden worden sind; die Schicht 20 50 bis 80 Nanometer, die Schicht 22 370 bis 400 Nanometer, die Schicht 24 90 bis 110 Nanometer, die Schicht 26 160 bis 200 Nanometer und die Schicht 28 20 bis 50 Nanometer, wobei ungefähr 70, 385, 100, 180 bzw. 40 Nanometer geeignet sind. Es ist erwünscht, daß die Schichten 22, 24 und 26 besondere Dickenverhältnisse haben. Dies wird ausführlicher später erläutert.
Die Struktur der Fig. 4 wird dann durch die Maske 30 aus beispielsweise einem Photoresist überdeckt, die Öffnungen 40, 41, 42 und 43 hat. Die Maske 30 wird hier als die Hauptmaske bezeichnet, da sie die Öffnungen enthält, die die kritischen, seitlichen Abmessungen der Einrichtung bestimmen und alle Kontakte der Einrichtungen anodnet. Die Form der Hauptmaske 30 kann im Querschnitt in Fig. 4 erkannt werden, und in Draufsicht in den Fig. 2 und 18. Die Hauptmaske 30 ist in Fig. 2 durch die stark ausgezogenen und unterbrochenen Linien und in Fig. 18 durch die stark ausgezogenen Linien und den schraffierten Bereich gezeigt. Die Anordnung des Kristallhalbleiterschachts oder Insel 10 ist durch die schwächere, unterbrochene Linie gezeigt.
Die Hauptmaske 30 hat außerhalb des Umfangs 4, die Öffnung 40, innerhalb des Umfangs 1 die Öffnung 41, innerhalb des Umfangs 2 die Öffnung 42 und eine Öffnung 43 innerhalb des Umfangs 3. Der Umfang 4 der Öffnung 40 umgibt die Öffnungen 41, 42, 43. Der geschlossene Bereich der Maske 30 liegt zwischen den Öffnungen 41, 42, 43 und dem Umfang 4 der Öffnung 40. Zur Vereinfachung der Erklärung werden die Nummern 40, 41, 42, 43 verwendet, um nicht nur die Öffnungen in der Maske 30 sondern auch die Öffnungen in den darunterliegenden Schichten zu bezeichnen, die jeweils von diesen Öffnungen in der Hauptmaske 30 abgeleitet werden. Die Öffnungen 40-43 sind auch in den Fig. 19-24 gezeigt, so daß die Lage der Öffnungen in den verschiedenen Abdeckmasken zu den Öffnungen in der Hauptmaske in Beziehung gesetzt werden können.
Bei Verwendung der Hauptmaske 30 werden diejenige Bereiche der Schichten 26, 28, die unter den Öffnungen 40-43 liegen, entfernt, um die darunterliegenden Bereich der Schicht 24 freizulegen. Die sich ergebende Struktur ist in Fig. 4 dargestellt.
Die erste Abdeckmaske 32 mit dem Umfang 32A wird dann angewendet, wie es in den Fig. 5 und 19 gezeigt ist. Ein Photoresist ist ein geeignetes Material für die erste Abdeckmaske 32. Unter Verwendung der Kombination aus der ersten Abdeckmaske 32 und der Öffnung 40 in der Hauptmaske 30 wird ein Bereich 24A der Schicht 24 außerhalb des Umfangs 4 der Öffnung 40 der Abdeckmaske 30 entternt (siehe Fig. 5), um den darunterliegenden Bereich 22A der polykristallinen Schicht 22 freizulegen. Die Abdeckmaske 32 wird dann entfernt.
Die verbleibenden Bereiche der Schicht 28 werden geeigneterweise ohne Verwenden weiterer Masken entfernt, wie beispielsweise durch ein einfaches Eintauchätzverfahren. Das Ergebnis ist in Fig. 6 gezeigt. Man erkennt, daß Bereiche 24B der Schicht 24 weiterhin Bereiche der polykristallinen Schicht überdecken, die unter den Öffnungen 41, 42, 43 liegen, während ein Bereich 22A, der unter der Öffnung 40 liegt, freigelegt ist.
Die Struktur der Fig. 6 wird dann in geeigneter Weise oxidiert, um die verbleibenden Bereiche der polykristallinen chicht 26 und den freigelegten Bereich 22A der polykristallinen Schicht 22 in ein Dielektrikum umzuwandeln, beispielsweise in Siliciumdioxid. Das Ergebnis ist in Fig. 7 dargestellt. Die Umwandlung der verbleibenden Bereiche der Schicht 26 erzeugt den Oxidbereich 35, und eine Umwandlung des freigelegten Bereiches 22A der Schicht 22 erzeugt den Oxidbereich 34, der sich glatt mit dem Oxidbereich 35 verbindet. Der Einfachheit halber werden die Oxidbereiche 34, 35 nachfolgend zusammen durch die Nummer 36 bezeichnet.
Die Oxidation der polykristallinen Schicht 26 und des freigelegten Bereiches 22A der Schicht 22 wird vorzugsweise durchgeführt, wobei ein Oxidationsverfahren mit relativ niederer Temperatur und hohem Druck verwendet wird, um die Gesamtdauer der Struktur zu minimieren, die sie erhöhten Temperaturen ausgesetzt wird. Der Verwendung von hohem Druck ergibt eine vergleichsweise schnelle Oxidation bei relativ niederen Temperaturen. Wenn beispielsweise die Schichten 22 und 26 aus polykristallinem Silicium sind, kann eine Umwandlung der erwünschten Bereiche dieser Schichten in Siliciumdioxid bei Temperaturen so niedrig wie 750ºC in einer vernünftigen Zeit bei Drücken von ungefähr 25 Atmosphären in Sauerstoff durchgeführt werden. Andere Temperaturen und Drücke können verwendet werden, jedoch ist es von Bedeutung, die Zeit bei erhöhten Temperaturen zu begrenzen, um eine übermäßige Neuverteilung des Dotiermittels zu verhindern, das in der Schicht 22 vorgesehen ist. Es ist erwünscht, daß das in der Schicht 22 vorgesehene Dotiermittel, nicht wesentlich in den Einkristallbereich 16 zu diesem Zeitpunkt diffundiert.
Während des Oxidationsschrittes werden der polykristalline Bereich 22A und die übrigen Teile der Schicht 26 gleichzeitig oxidiert. Die Schicht 22 wird nur im Bereich 22A unterhalb der Öffnung 40 außerhalb der Hauptmaske 30 oxidiert, wo der Bereich 24A der gegenüber Oxidation widerstandsfähigen Schicht 24 entfernt worden ist. Der verbleibende Teil der gegenüber Oxidation widerstandsfähigen Schicht 24 unter den Öffnungen 41, 42, 43 schützt den Rest der polykristallinen Schicht 22 gegenüber dem, was der aktive Transistorbereich wird. Der Oxidationsschritt ist in bezug auf die polykristalline Schicht 26 selbstbegrenzend, da er aufhört, wenn die Oxidationsfront, die darunterliegende gegenüber Oxidation widerstandsfähige Schicht 24 erreicht. Die Oxidation des freigelegten Bereiches 22A der polykristallinen Schicht 22 ist auch selbstbegrenzend und hält im wesentlichen an, wenn die gesamte Dicke des Bereiches 22A der polykristallinen Schicht 22 durch die Oxidation verbraucht worden ist und die Oxidationsfront entweder die Unterschicht 20, wenn sie vorhanden ist, oder das darunterliegende Isolationsdielektrikum 14 erreicht. Obgleich dieser Oxidationsvorgang in Größe einer einzigen Oxidation der zwei polykristallinen Schichten beschrieben worden ist, das heißt der Schicht 26 und des Bereiches 22A der Schicht 22, könnten die zwei Schichten getrennt oxidiert werden, indem zuerst die verbleibenden Bereiche der Schicht 26 oxidiert werden, dann der Bereich 24A der gegenüber Oxidation widerstandsfähigen Schicht 24 entfernt wird und danach der Bereich 22A der polykristallinen Schicht 22 oxidiert wird.
Die oben beschriebene Oxidation von Teilen der polykristallinen Schichten 22 und 26 ist gemäß der Erfindung ausgelegt, um eine im wesentlichen ebene oder zumindest glatt verbundene, obere Oberfläche zu schaffen. Wo beispielsweise die polykristallinen Schichten 22 und 26 aus Silicium sind, bewirkt die Umwandlung von Bereichen dieser Schichten in Siliciumdioxid durch Oxidation eine Zunahme des beanspruchten Volumens. Beispielsweise nimmt Siliciumdioxid ungefähr das 2,2-fache des Volumens ein, das von dem Silicium eingenommen wird, von dem das Oxid abgeleitet worden ist. Diese Volumenzunahme wird berücksichtigt, indem die Dicke der verschiedenen Schichten so ausgewählt wird, daß die sich ergebene Oberfläche glatt und im wesentlichen eben ist. Die Dicke der polykristallinen Schichten 22 und 26 und die der gegenüber Oxidation widerstandsfähige Schicht 24 werden so ausgewählt, daß nach der Oxidation die Dicke des Oxids 34, das aus dem polykristallinen Bereich 22A gebildet worden ist, ungefähr gleich der kombinierten Dicke des Oxids 35 ist, das aus der polykristallinen Schicht 26 gebildet worden ist, plus der Dicke der gegenüber Oxidation widerstandsfähigen Schicht 24, plus des verbleibenden (nicht oxidierten) Bereiches der polykristallinen Schicht 22. Die sich ergebende Oberfläche ist mit Ausnahme einiger geringfügigen Ungleichmäßigkeit an der Schnittstelle zwischen den Oxiden 34 und 35 im wesentlichen glatt und eben. Obgleich bestimmte Dicken oder Dickenbereiche bei dieser bevorzugten Ausführungsform für die Schichten 22, 24, 26 angegeben worden sind, können andere Dicken dieser Schichten, die die oben beschriebene Beziehung haben, auch verwendet werden.
Während der Oxidation der polykristallinen Schichten 26 werden die Öffnungen 41, 42, 43 wegen der Volumenzunahme verengt, die sich aus der Umwandlung der verbleibenden Bereiche der Schicht 26 um die Öffnungen 41, 42, 43 herum in Siliciumdioxid ergibt. Da das Oxid von beiden Seiten der Öffnungen übergreift, ist die Weitenverringerung der Öffnungen ungefähr gleich der doppelten Zunahme der Dicke, die sich aus der Umwandlung des polykristallinen Materials in oxid ergibt. Die Verringerung der Kenngröße wird durch einen gut definierten und selbstbegrenzenden Vorgang gesteuert, der nur von der Steuerung der Dicke der abgeschiedenen, polykristallinen Schicht 26 und der Volumenänderung abhängt, die mit der Umwandlung in Oxid verbunden ist. Einrichtungen zum genauen Steuern der Dicke der abgeschiedenen, polykristallinen Schichten, ob es polykristallines Silicium oder Silicide oder andere Intermetalle sind, ist auf dem Gebiet gut bekannt, und die Volumenänderung bei der Umwandlung in ein Dielektrikum (ob ein Oxid, ein Nitrid oder eine andere isolierende Verbindung) wird für die chemische Reaktion festgelegt, die ausgeführt wird. Dies ist ein erster Schritt gemäß der Erfindung, die Kenngröße unter die zu verringern, die nur durch das photolithographische Verfaren erzeugt wird. Dies ist ein Beispiel, wie Merkmale kleiner als jene, die in herkömmlicher Weise durch das photolithographische Verfahren selbst auflösbar sind, zuverlässig und reproduzierbar durch das vorliegende Verfahren und die Struktur erhalten werden können.
Nach dem Bilden des Oxidbereiches 36 werden die Bereich 24B der Schicht 24, die in den Öffnungen 41, 42, 43 freiliegen, entfernt, um die darunterliegenden Bereiche der polykristallinen Schicht 22 auf zudecken. Dies ist in Fig. 7 gezeigt. Die zweite Abdeckmaske 38 mit dem äußeren Umfang 38A wird dann angewendet, um den Bereich der Schicht 22 zu überdeco und Öffnung 41 von der Hauptmaske 30 wird in dem Einkristallbereich 16 des Schachts 10 ein N&spplus; Bereich 54 gebildet. Dies wird in geeigneter Weise durch Ionenimplantation durch das Oxid 58 hindurch durchgeführt, aber andere Dotierungstechniken können auch verwendet werden. Ein P&spplus; Bereich 56 wird auch in dem Einkristallbereich 16 des Schachts 10 durch Herausdiffusion von Dotiermittel vom P-Typ aus der polykristallmen Schicht 22 gebildet. Dies wird ohne weiteres durchgeführt, indem die Struktur auf eine ausreichende Temperatur erwärmt wird, um die Beweglichkeit des Dotiermittels zu erhöhen, das vorhergehend in der Schicht 22 vorgesehen worden ist, so daß es die erwünschte Strecke in den Einkristallbereich 16 diffundiert, um den dotierten Bereich 56 zu bilden. Dies kann in geeigneter Weise während desselben Heizschrittes durchgeführt werden, der verwendet wird, das Oxid 58 zu erzeugen, und/oder um das Implantat auszuglühen, das mit dem Bereich 54 verbunden ist, oder kann vor oder nach der Bildung des Bereichs 54 durchgeführt werden. Somit können der N&spplus; Bereich 54 und der P&spplus; Bereich 56 in dem Einkristallbereich 16 in beiden Reihenfolgen gebildet werden. Das Ergebnis ist in Fig. 9 dargestellt.
Fig. 10 stellt die Verwendung einer vierten Abdeckmaske 60 (vgl. Fig. 22) dar, die eine Öffnung 62 hat, um einen aktiven Basisbereich 64 unter der Öffnung 42 und in geeigneter Weise eine Kontaktverstärkungsdotierung in dem Bereich 22C der Schicht 22 unter der Öffnung 42 zu schaffen. Unter Verwendung der Kombination aus der Öffnung 62 in der Abdeckmaske 60 und der Öffnungen 42, 43, die von der Hauptmaske 30 abgeleitet werden, wird ein P Bereich 64 in geeigneter Weise in den Einkristallbereich 16 implantiert und ein dotierter Bereich 22C zur Kontaktverstärkung wird unter der Öffnung 43 und Schicht 22 implantiert. Während der dotierte Bereich 22C zur Kontaktverstärkung erwünscht ist, ist er nicht wesentlich, und die Öffnung 62 der Abdeckmaske 60 kann nur den Umfang der Öffnung 42 einschließen. Die Abdeckmaske 60 überdeckt die Öffnung 41, damit das Eindringen von Dotiermittel vom P-Typ in den N&spplus; Bereich 54 verhindert wird. Der P dotierte Bereich 64 dient geeigneterweise als die aktive Basis für den NPN Transistor. Der Durchschnittsfachmann auf diesem Gebiet erkennt, daß der P dotierte Bereich 64 vor oder nach der Bildung der dotierten Bereiche 54, 56 gebildet werden kann. Somit können die Maskierungsschritte der Fig. 9 und 10 in der Reihenfolge ausgetauscht werden. Jedoch ist es äußerst geeignet, den aktiven Basisbereich 64 nach der Bildung des N&spplus; Kontaktbereiches 54 und des P&spplus; äußeren Basisbereiches 56 zu bilden. Auf diese Weise ermöglicht das Hochtemperaturglühen, das notwendig ist, die implantierten Dotiermittel in dem Bereich 64 zu aktivieren, daß das N&spplus; Dotiermittel in den Bereich 54 tiefer in den Einkristallbereich 16 wandert. Dies verringert den Serienkollektorwiderstand. Der Bereich 54 dringt tiefer in die Struktur mit jedem nachfolgenden Heizschritt vor, um in erwünschter Weise den vergrabenen Kollektor 18 zu kontaktieren.
Nach der Bildung der dotierten Bereiche 54, 56 und 64 wird die konforme, die1ektrische Schicht 66 in erwünschenter Weise der Struktur hinzugefügt. Siliciumdioxid ist in geeignetes Material für die Schicht 66. Dicken in dem Bereich von 100 bis 200 Nanometer sind geeignet, wobei ungefähr 150 Nanometer für die Schicht 66 bevorzugt werden. Einrichtungen zum Abscheiden von Siliciumdioxidschichten in diesem Dickenbereich sind auf dem Gebiet gut bekannt. Das Ergebnis ist in Fig. 11 dargestellt.
Die Schicht 66 wird dann durch die dritte, leitende, polykristalline Schicht 68L überdeckt, wie es in Fig. 11 gezeigt ist. Die Schicht 68L ist in geeigneter Weise ungefähr 200 bis 300 Nanometer dick, wobei ungefähr 250 Nanometer zweckmäßig sind. Polykristallines Silicium ist für die Schicht 68L geeignet, aber andere polykristalline, leitende Materialien können auch verwendet werden.
Es ist erwünscht, daß die Schicht 68L in einer konformen Weise abgeschieden wird. Dann wird ohne irgendeinen getrennten Maskierungsschritt anisotropes Ätzen verwendet, diese Bereiche der Schicht 68L zu entfernen, die auf den ungefähr horizontalen Oberflächen der Struktur liegen, wobei Bereiche 68 der Schicht 68L an den Seitenwänden der Öffnungen 41, 42, 43 (siehe Fig. 12) zurückgelassen werden.
Die freigelegten Bereiche der Schicht 66 werden dann fortgeätzt. Die darunterliegenden Bereiche des Dielektrikums 58, die in den Öffnungen 41, 42, 43 freigelegt sind, werden auch entfernt (siehe Fig. 13). Die Bereiche 67 der Schicht 66, die durch die Bereiche 68 aus der dritten, polykristallinen Schicht 68L geschützt sind, verbleiben auf den Seitenwänden der Öffnungen 41, 42, 43. Diese sind durch unterbrochene Linien angegeben. Der Einfachheit halber werden die dielektrischen Bereiche 67 nunmehr insgesamt als Teil des dielektrischen Bereichs 36 bezeichnet.
Wie es in Fig. 13 dargestellt ist, legen die vorstehenden Verfahren erneut die Bereiche 16A und 16B der Oberfläche des Einkristallbereiches 16 unter den Öffnungen 41, 42, frei. Jedoch erkennt der Durchschnittsfachmann auf dem Gebiet aus Fig. 13, daß die seitlichen Abmessungen der freigelegten Bereichen 16A, 16B um die doppelte Dicke des Dielektrikums 67 und des polykristallinen Bereichs 68 verringert worden sind.
Das zum Ätzen der dielektrischen Schichten 58 und 66 verwendete Verfahren kann isotrop oder anisotrop sein. Wenn ein isotropes Verfahren verwendet wird, gibt es eine geringfügige Unterschneidung der Dielektrika 58 und 66 unterhalb des polykristallinen Bereiches 68, wie es in Fig. 13 angegeben ist. Wenn anisotropes Ätzen verwendet wird, tritt dieses Unterschneiden nicht auf. Beide Verfahren liefern gute Ergebnisse. Techniken zum Ätzen von Dielektrika, insbesondere Oxiden und/oder Nitriden sind auf dem Gebiet gut bekannt.
Wie es in Fig. 14 gezeigt ist, wird dann eine vierte, leitende, polykristalline Schicht 80 konform auf der Struktur abgeschieden. Der Einfachheit halber wird bei der weiteren Bearbeitung eine Maskierungsschicht 82 aus beispielsweise Siliciumdioxid auf der polykristallinen Schicht 80 vorgesehen. Die polykristalline Schicht 80 wird geeigneterweise aus polykristallinem Silicium mit einer Dicke in dem Bereich von 250 bis 350 Nanometer gebildet, wobei ungefähr 300 Nanometer geeignet sind. Jedoch können andere leitende Halbleitermaterialien, Silicide und Zwischenmetallverbindungen auch verwendet werden, um die Schicht 80 zu bilden. Wo polykristallines Silicium für beide Schichten 58L und 80 verwendet wird, vermischen sich die Bereich 68, die von der Schicht 68L zurückgeblieben sind, mit der Schicht 80 und werden mit ihr ununterscheidbar verbunden.
Es wird dann eine fünfte Abdeckmaske 84, die die Öffnung 84A aufweist, angewendet, wie es in den Fig. 14 und 23 gezeigt ist. Der Zweck der Abdeckmaske 64 ist, zu ermöglichen, daß die Bereiche der Schichten 82 und 80 in der Öffnung 43 in Berührung mit der polykristallinen Schicht 22 entfernt werden. Das Ergebnis ist in Fig. 15 gezeigt. Wie es auch in den Fig. 14 und 23 dargestellt ist, kann die Abdeckmaske 84 auch Öffnungen 84B, 84C haben, wenn es erwünscht ist, Bereiche der polykristallinen Schicht 80 zwischen den Öffnungen 41, 42 und zwischen den Öffnungen 41 und 40 zu entfernen, wie es durch die unterbrochenen Linien in Fig. 14 angegeben und ausführlich in Fig. 23 gezeigt ist. Jedoch sind diese zusätzlichen Öffnungen wahlweise bei dieser Verfahrensstufe.
Nach dem Abschluß der in Fig. 14 dargestellten Schritte wird eine weitere gegen Diffusion widerstandsfähige Schicht 86 aus beispielsweise Siliciumnitrid über der Struktur abgeschieden und dann unter Verwendung gut bekannter Mittel auf dem Gebiet maskiert, um die Öffnung 86A zu erzeugen, die die Öffnungen 41, 42, 43 (siehe Fig. 15) freilegt. Die Schicht 86 hat geeigneterweise eine Dicke in dem Bereich von 100 bis 200 Nanometer, wobei ungefähr 150 Nanometer geeignet sind.
Es ist erwünscht, daß die Schicht 80 so dotiert wird, daß sie als eine Dotiermittelquelle wirkt, um die Kontaktverstärkung für den N&spplus;&spplus; Emitter 76 und den N&spplus;&spplus; Kollektor 78 zu bilden. Die Dotierung kann in der Schicht 80 in vielfältiger Weise vorgesehen werden, beispielsweise (i) durch Dotierung während des Abscheidens der Schicht 80, (ii) durch Dotierung nach dem Abscheiden der Schicht 80 und bevor der Bereich der Schicht 80 über der Öffnung 43 entfernt wird (vgl. Fig. 14) oder (iii) nach dem Entfernen des Bereiches über der Öffnung 43. Es ist geeignet, die Schicht 80 durch Ionenimplantation zu dotieren, nachdem sie abgeschieden worden ist, und durch den Maskierungsschritt hindurchzugehen, der in Fig. 14 angegeben ist, bevor die abgesetzte, dortierte Schicht hohen Temperaturvorgängen ausgesetzt wird. Die stellt sicher, daß die N&spplus;&spplus; Dotierung, die in der Schicht 80 vorgesehen ist, nicht in den Bereich der Schicht 22 unter der Öffnung 43 diffundiert.
Fig. 15 stellt eine Situation dar, bei der Öffnungen 84B, 84C in der Abdeckmaske 84 nicht vorgesehen worden sind. Somit sind in Fig. 15 der Emitterkontakt 76 und der Kollektorkontakt 78 weiterhin miteinander kurzgeschlossen. Bei den meisten Schaltungsanwendungen ist es erwünscht, daß sie elektrisch getrennt sind. Wie es bereits erwähnt worden ist, kann dies bei der Stufe der Fig. 14 durchgeführt werden oder kann bei der Stufe der Fig. 16 durchgeführt werden.
In der Fig. 16 wird eine Leiterschicht 90 aus beispielsweise Metall auf der Struktur abgeschieden und unter Verwendung herkömmlicher Maskierungstechniken, die auf dem Gebiet gut bekannt sind, in den Bereich 90E in Berührung mit der polykristallinen Schicht 22 in der Öffnung 43, in den Bereich 90B in Berührung mit dem Bereich 80E der Schicht 80 in der Öffnung 42 und in den Bereich 90C in Berührung mit dem Bereich 80C der polykristallinen Schicht 80 in der Öffnung 41 unterteilt. Indem für die leitende Schicht 90 ein Material ausgewählt wird, das unterschiedlich in bezug auf die leitende, polykristalline Schicht 80 und umgekehrt ätzbar ist, können die getrennten Bereiche 90B, 90E, 90C der Schicht 90 als eine Maske verwendet werden, um die Bereiche 80C und 80E der Schicht 80 voneinander trennend zu ätzen, wie es in Fig. 16 gezeigt ist. Jedoch ist dieses nicht wesentlich, da die Bereiche 80C und 80E auch bei der Stufe der Fig. 23 getrennt werden können. Aluminium und TiW sind Beispiele von unterschiedlich ätzbaren, leitenden Materialien, die zur Verwendung als Leiter 90 geeignet sind.
Die Struktur der Fig. 16 ist analog der in den Fig. 1-2 gezeigten und liefert einen vertikalen, bipolaren Transistor. Leiter 80E, 90E in der Öffnung 42 dienen als die Emitterelektroden, die mit dem Emitter 76 verbunden sind. Der Leiter 90B dient als der Basiskontakt. Der Bereich 90B ist mit der polykristallinen, leitenden Schicht 22 in Kontakt, die sich zu dem äußeren Basisbereich 56 erstreckt, der von diesem gebildet wird, und der mit dem inneren Basisbereich 64 in Kontakt ist. Leiter 80C, 90C dienen als Kollektorkontakt der Einrichtung und bilden einen Kontakt zu dem verstärkten Kollektorkontaktbereich 78, der wiederum den tiefen Kollektorkontaktdiffusionsbereich 54 kontaktiert, der seinerseits den vergrabenen Kollektor 80 kontaktiert, der den Kollektorbereich 60 kontaktiert.
Der Durchschnittsfachmann auf dem Gebiet erkennt, daß die Struktur der Fig. 1, 2 und 16 äußerst kompakt ist. Die Öffnungen 41, 42, 43 der Hauptmaske 30 können die minimale Weite und Trennung haben, die mit den verwendeten, lithographischen Verfahren erreichbar sind. Die Verfahrensabfolge verengt die Öffnungen 41, 42, 43 in einer genau gesteuerten Weise, so daß die kritischen, seitlichen Abmessungen der Einrichtung kleiner als die verfügbare, lithographische Auflösung gemacht werden können. Ferner können die seitlichen Abmessungen der Einrichtung maßstabsmäßig, wenn sich die lithographische Technologie verbessert, direkt proportional zu dem erreichbaren Metallschritt kleiner gemacht werden. Dies sind besondere Merkmale der vorliegenden Erfindung.
Ferner kann der Schacht oder die Insel 10 auch klein gemacht werden, denn nur der Kollektor- und Emitterkontakt muß zu dem Einkristallbereich 16 in dem Schacht 10 gemacht werden mußt. Der Basiskontakt 90B befindet sich auf dem Bereich der polykristallinen Schicht 22, die über der dielektrischen Isolierung 14 sitzt. Dies ergibt eine verringerte Kollektor-Substrat-Kapazität. Für den Durchschnittsfachmann auf dem Gebiet ist es auch offensichtlich, daß die Ausrichtung zwischen den Hauptmaskenöffnungen 40-43 und dem Schacht oder der Insel 10 nicht besonders kritisch ist. Es ist nur wesentlich, daß die Öffnungen 41, 42 vollständig innerhalb des Schachts 10 enthalten sind. Alle kritischen Abmessungen der Einrichtung werden durch die Hauptmaske 30 bestimmt, die die Öffnungen 40-43 enthält. Die Ausrichtung zwischen der Hauptmaske 30 und dem Schacht 10 und den Abdeckmasken, die während der Herstellung der Einrichtung verwendet werden, müssen keine Präzisionsausrichtungen sein. Dies erleichtert stark die Herstellung von Einrichtungen hoher Leistung bei hohem Produktionsausstoß.
Die Fig. 17 und 24 stellen einen Gesichtspunkt der Erfindung dar, bei dem der Bereich 2ºC der Unterschicht 20 die Öffnung 41 überlappt. Dies hat die Wirkung, die Bildung eines äußeren Basisbereichs 56 unterhalb des Bereichs 20C der Schicht 20 zu verhindern. Indem die Maske angeordnet wird, um die Öffnungen in der Schicht 20 zu begrenzen, wie es in Fig. 24 gezeigt ist, verhindert der Bereich 2ºC einen direkten Kontakt zwischen dem äußeren P&spplus; Basisbereich 56 und dem tiefen N&spplus; Kollektorkontakt-Diffusionsbereich 54. Auf diese Weise wird die Durchbruchsspannung der Einrichtung gegenüber der Ausgestaltung der Fig. 16 verbessert. Auch kann, wenn es erwünscht ist, eine Basis mit Wänden vermieden werden, indem der Bereich 20B der Schicht 20 auf die Insel 10 ausgedeht wird. Dies verhindert, daß der P+ Bereich 46 die Isolationswand 14 schneidet. Dies ist in den Fig. 17 und 24 gezeigt.
Es hat sich herausgestellt, daß die gemäß der Mittel und dem Verfahren, die hier beschrieben worden sind, konstruierten Einrichtungen, eine außergewöhnlich große Leistung haben. Wenn beispielsweise vertikale, bipolare NPN Transistoren in Silicium hergestellt werden, die gezeichnete Emitterabmessungen von ungefähr 1,5 mal 4,0 Mikrometer und effektive Emitterabmessungen von ungefähr 0,7 mal 3,2 Mikrometer haben, liefern sie eine Grenzfrequenz ft = 16 Ghz bei Ic = 670 Mikroampere/ (Mikrometer) 2 und eine Gleichstromverstärkung von 120. Wo die Struktur der Einrichtung im Querschnitt der entspricht, die in den Fig. 1, 16 gezeigt ist, wo die äußere Basis 56 und der tiefe Kollektorkontakt 54 einander berühren, wurden Durchbruchspannungen VCBo von ungefähr 6 Volt erreicht. Wo die Bereiche 56 und 54 an einem Schnitt verhindert werden, wie es beispielsweise bei der Anordnung der Fig. 17 und 24 ist, sind die Werte für VCBO höher, d.h. ungefähr 17 Volt.
Weitere Einzelheiten in Verbindung mit der Herstellungsfolge, die in den Fig. 1-24 beschrieben worden ist, können in der/n mitanhängigen Anmeldung/en von Peter Zdebel u.a. gefunden werden, die früher angegeben worden ist und hier durch Bezugnahme auf sie eingegliedert wird.

Claims

1. Ein Verfahren zum Herstellen einer Halbleitereinrichtung mit einem einzelnen Schacht, umfassend:

Bereitstellen eines Substrats (12), das einen Einkristallalbleiterschacht (10) hat, der seitlich von einem Isolationsbereich (14) umschlossen ist, wobei der genannte Schacht (10) und der genannte seitliche Isolationsbereich (14) eine äußere Oberfläche haben;

Bilden einer gegenüber Oxidation widerstandsfähigen, dielektrischen Unterschicht (20) auf der genannten äußeren Oberfläche des genannten seitlichen Isolationsbereichs (14) um den genannten Schacht (10) herum;

Überdecken der genannten äußeren Oberfläche mit einer oxidierbaren, leitenden, ersten, polykristallinen Schicht (22), die eine erste Dicke aufweist;

Überdecken der genannten ersten, polykristallinen Schicht (22) mit einer ersten, gegenüber Oxidation widerstandsfähigen Schicht (24);

Überdecken der genannten gegenüber Oxidation widerstandsfähigen Schicht (24) mit einer oxidierbaren, zweiten, polykristallinen Schicht (26);

Überdecken der genannten zweiten, polykristallinen Schicht mit einer Maskierungsschicht (28);

Mustern der genannten Maskierungsschicht (28) und der genannten zweiten, polykristallinen Schicht (26) mit

dem Muster einer Hauptmaske (30), um eine erste (41) und eine zweite (42) nicht überlappende Öffnung über dem genannten Schacht (10), eine dritte Öffnung (43) über einem Bereich des genannten seitlichen Isolationsbereiches (14) angrenzend an den genannten Schacht (10) und eine vierte Öffnung (40) zu schaffen, die über dem genannten seitlichen Isolationsbereich (14) ist und seitlich die genannte erste bis dritte Öffnung (41, 42, 43) umschließt;

wobei die genannte erste bis vierte Öffnung (41, 42, 43, 40) jeweils über ersten bis vierten Bereichen der genannten ersten, polykristallinen Schicht (22) und der genannten ersten, gegenüber Oxidation widerstandsfähigen Schicht (24) liegen, und wobei die genannte erste (41) und zweite (42) Öffnung über jeweils dem ersten und dem zweiten Bereich des genannten Schachts (10) liegen, und wobei ein Bereich (20c) der genannten dielektrischen Unterschicht (20) zwischen der genannten ersten (41) und zweiten (42) Öffnung angeordnet ist;

Entfernen des genannten vierten Bereichs (24A) der genannten ersten, gegenüber Oxidation widerstandsfähigen Schicht (24), um dadurch den genannten vierten Bereich (22A) der genannten ersten, polykristallinen Schicht (22) freizulegen;

Umwandeln des genannten vierten Bereichs (22A) der genannten ersten, polykristallinen Schicht (22) und jener Bereiche der genannten zweiten, polykristallinen Schicht (26), die zwischen der genannten ersten bis vierten Öffnung (41, 42, 43, 40) liegen, in dielektrische Bereiche (34, 35);

Entfernen von wenigstens dem genannten ersten und zweiten Bereich (24B) der genannten ersten, gegenüber Oxidation widerstandsfähigen Schicht (24);

Entfernen des genannten ersten und zweiten Bereichs der genannten ersten, polykristallinen Schicht (22), um dadurch den genannten ersten (16A) und zweiten (16B) Bereich des genannten Schachts (10) und Seitenwände (22E, 22F) der genannten ersten, polykristallinen Schicht (22) freizulegen, wo der genannte erste und zweite Bereich der genannten ersten, polykristallinen Schicht (22) entfernt sind;

einen fünften Bereich der genannten ersten, polykristallinen Schicht (22) an seinem Ort zu lassen, der seitlich zwischen der genannten ersten (41) und zweiten (42) Öffnung und der genannten vierten Öffnung (40) liegt, wobei Teil des genannten fünften Bereichs der genannten ersten, polykristallinen Schicht über einem dritten Bereich des genannten Schachts (10) liegt, der nicht von dem genannten ersten (16A) und zweiten (16B) Bereich des Schachts besetzt ist; und dann in irgendeiner Reihenfolge

Dotieren des genannten ersten Bereichs (16A) des genannten Schachts (10) bis zu einer ersten Tiefe mit einem Dotiermittel (54) eines ersten Typs, Dotieren des genannten zweiten Bereichs (16B) des genannten Schachts (10) bis zu einer zweiten Tiefe mit einem Dotiermittel (64) eines zweiten Typs, das zu dem Dotiermittel (54) des genannten ersten Typs entgegengesetzt ist, und Dotieren von wenigstens einem Teil des genannten dritten Bereichs des genannten Schachts bis zu einer dritten Tiefe mit einem anderen Dotiermittel (56).

2. Das Verfahren des Anspruchs 1, in dem die genannte dielektrische Unterschicht (20) einen Bereich hat, der sich teilweise auf dem genannten Schacht (10) befindet ist und die genannte erste Öffnung (41) umgibt.

3. Das Verfahren des Anspruchs 1, in dem der genannte Schritt des Dotierens des genannten dritten Bereiches des genannten Schachts mit einem anderen Dotiermittel (56) das Dotieren des genannten dritten Bereichs des genannten Schachts (10) mit einem Dotiermittel von der genannten ersten, polykristallinen Schicht (22) umfaßt.

4. Das Verfahren des Anspruchs 1, in dem der genannte Schritt des Dotierens des genannten dritten Bereiches des genannten Schachts (10) umfaßt, zuerst Dotieren von wenigstens dem genannten fünften Bereich der genannten ersten, polykristallinen Schicht (22) während oder nach dem der Schritt des Überdeckens der genannten Oberfläche mit der genannten ersten, polykristallinen Schicht (22), und dann Dotieren des genannten dritten Bereichs des genannten Schachts von dem genannten fünften Bereich der genannten ersten, polykristallinen Schicht (22).

5. Das Verfahren des Anspruchs 1, ferner umfassend:

Bilden eines Dielektrikums (58, 66) auf dem genannten ersten (16A) und zweiten (16B) Bereich des genannten Schachts und der genannten Seitenwände (22E, 22F);

Bilden einer leitenden, dritten, polykristallinen Schicht (68L) auf dem genannten Dielektrikum (58, 66) auf den genannten Seitenwänden (22E, 22F);

Entfernen des genannten Dielektrikums (58, 66) mittig von dem genannten ersten (16A) und zweiten (16B) Bereich des genannten Schachts (10);

Bilden einer leitenden, vierten, polykristallinen Schicht (80) auf dem genannten Substrat (12) und in Kontakt mit der genannten dritten, polykristallinen Schicht (68) und dem genannten ersten (16A) und zweiten (16B) Bereich des genannten Schachts (10);

Entfernen eines Teils der genannten vierten, polykristallinen Schicht (80), um wenigstens zwei elektrisch isolierte Bereiche davon (80C, 80E) zu schaffen, einen Bereich (80C) in Kontakt mit dem genannten ersten Bereich (16A) des genannten Schachts (10) und einen zweiten Bereich (80E) in Kontakt mit dem genannten zweiten Bereich (16B) des genannten Schachts (10); und ferner Dotieren des genannten ersten (16A) und zweiten (16B) Bereichs des genannten Substrats (12).

6. Das Verfahren des Anspruchs 7, in dem der genannte Schritt, den genannten ersten (16A) und zweiten (16B) Bereich des genannten Substrats (12) zu dotieren, das Dotieren der genannten vierten, polykristallinen Schicht (80) mit einem Dotiermittel (76, 78) von dem genannten ersten Typ umfaßt.

7. Das Verfahren des Anspruch 1, in dem die Überdeckungsschritte umfassen: Bilden der ersten, polykristallinen Schicht (22) bis zu einer ersten Dicke, Bilden der ersten, gegenüber Oxidation widerstandsfähigen Schicht (24) bis zu einer zweiten Dicke und Bilden der zweiten, polykristallinen Schicht (26) bis zu einer dritten Dicke, und wobei das Dielektrikum (34), das von den umgewandelten Bereichen der ersten, polykristallinen Schicht (22) gebildet worden ist, eine vierte Dicke hat, und das Dielektrikum (35), das von den umgewandelten Bereichen der zweiten, polykristallinen Schicht (26) gebildet worden ist, eine fünfte Dicke hat, und wobei die vierte Dicke im wesentlichen gleich der Summe aus der ersten, der zweiten und der fünften Dicke ist.

8. Das Verfahren des Anspruchs 9, in dem die Schritte des Bildens der ersten, polykristallinen Schicht (22) umfaßt, Bilden einer ersten, Polysiliziumschicht (22) bis zu der ersten Dicke, wobei der Schritt des Bildens der ersten, gegenüber Oxidation widerstandsfähigen Schicht (24) umfaßt, Bilden einer Schicht, die Siliziumnitrid bis zu der zweiten Dicke umfaßt, wobei der Schritt des Bildens einer zweiten, polykristallinen Schicht (26) das Bilden einer zweiten Polysiliziumschicht (60) bis zu der dritten Dicke umfaßt, und wobei der Umwandlungsschritt das Umwandeln von Bereichen der ersten (22) und der zweiten (26) Polysiliziumschicht in Siliziumoxid (34, 35) mit der vierten bzw. fünften Dicke umfaßt.