DE2454595C2 - Verfahren zur dielektrischen Isolation von Bauelementen einer integrierten Schaltungsanordnung - Google Patents

Verfahren zur dielektrischen Isolation von Bauelementen einer integrierten Schaltungsanordnung

Info

Publication number
DE2454595C2
DE2454595C2 DE2454595A DE2454595A DE2454595C2 DE 2454595 C2 DE2454595 C2 DE 2454595C2 DE 2454595 A DE2454595 A DE 2454595A DE 2454595 A DE2454595 A DE 2454595A DE 2454595 C2 DE2454595 C2 DE 2454595C2
Authority
DE
Germany
Prior art keywords
silicon dioxide
layer
molybdenum
components
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2454595A
Other languages
English (en)
Other versions
DE2454595A1 (de
Inventor
Michel Meylan Montier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of DE2454595A1 publication Critical patent/DE2454595A1/de
Application granted granted Critical
Publication of DE2454595C2 publication Critical patent/DE2454595C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Description

1. auf die Oberflächenschicht (86) eine Maskierungsschicht (90) gleichmäßig abgeschieden wird,
2. die Maskierungsschicht (90) so graviert oder geätzt wird, daß nur die Teile der Maskierungsschicht (90), die über den Bereichen des Silizi- is umplättchens (84) liegen, in denen später die Bauelemente erzeugt werden, übrig bleiben und daß diese Teile durch von der Maskierungsschicht (90) freie Streifen (94a, 946. 94c; der Oberflächenschicht (86) getrennt sind,
3. in der Oberflächenschicht O*6) an der Stelle jedes von der Maskierungsschicht (90) freien Streifens (94a, 946, 94c) Nuten (98a, 986, 98c; angeordnet werden,
4. mittels einer selektiven Siliziumdioxidabscheidung die Nuten (98a, 986,98c; bis auf die Höhe des unteren Randes dir Maskierungsschicht (90) mit Siliziumdioxid (100, 100', 100") ausgefüllt werden und
5. die restlichen Teile der Maskierungsschicht (90) ; entfernt werden,
dadurch gekennzeichnet,
daß im Verfahrcnsschritt 1 auf die Oberflächenschicht (86) eine Maskierdngs? -hicht (90) aus Molybdän. Vanadium, Chrom, Rhenium oder Technetium abgeschieden wird und
daß im Verfahrensschritt 3 die Nuten (98a, 986,9Sc) in die Tiefenschicht (88) hineinreichend angeordnet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß auf der Maskierungsschicht (74) eine Abscheidung (72) aus dotiertem Siliziumdioxid erzeugt wird, daß eine gleichmäßige Siliziumdioxidabscheidung (76,82) aus der Gasphase und in oxidierendem Medium auf dem Siliciumplättchen (84) erzeugt wird, was zu einer Aufblähung (78, 80) des die Maskierungschicht (74) bildenden Materials und zu einem Abplatzen des dieses Material bedeckenden Siliziumdioxidteils (72,82) führt, und
daß dieser Siliziumdioxidteil (72,82) mit Hilfe eines für das dotierte Siliziumdioxid spezifischen Lösungsmittels entfernt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Dotierung zum Erhalten des dotierten Siliziumdioxids (72) mit Phosphor durchgeführt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die selektive Siliziumdioxidabschei- to dung (100, 100', 100") vorgenommen wird, indem man das Siliziumplättchen (84) einem Silan und Sauerstoff enthaltenden Trägergasstrom aussetzt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Siliziumdioxidabscheidung aus der Gasphase bei einer Temperatur in der Größenordnung von 400° C erfolgt.
6. Verfahren nach Anspruch 4 oder 5, dadurch
gekennzeichnet, daß der verwendete Gasstrom außerdem Chlorwasserstoffgas enthält
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Trägergasstrom etwa 0,4% Chlorwasserstoffgas und etwa 23% Sauerstoff enthält
Die Erfindung bezieht sich auf ein Verfahren der im Oberbegriff des Patentanspruchs 1 vorausgesetzten Art, wie es aus der DE-OS 2i 33 980 bekannt ist
Es ist bekannt, daß man unter einer integrierten Schaltung eine Vereinigung von Halbleiterbauelementen, wie z. B. bipolare Transistoren, MOS-Transistoren, Dioden, Widerstände usw. zu verstehen hat die durch Dotieren in einem einzigen Plättchen aus Halbleitermaterial, z. B. aus Silizium hergestellt sind. Diese verschiedenen Bauelemente müssen untereinander zur Schaffung einer gegebenen Schaltung verbunden werden. Da sich alle diese Bestandteile oder Bauelemente auf bzw. in einem und demselben Halbleitersubstrat befinden, ist es erforderlich, sie untereinander elektrisch zu isolieren.
Tatsächlich erzeugen die zwischen den aktiven Teilen der Bauelemente und dem Substrat existierenden Verbindungen oder Obergänge parasitäre Dioden, die die Funktion der Schalung sehr erheblich stören können.
Um diese Nachteile zu vermeiden, ist man gezwungen, die einzelnen Bauelemente voneinander zu isolieren.
Bei dem zu diesem Zweck vorgesehenen, aus der DE-OS 21 33 980 bekannten Verfahren wird eine Maskierungsschicht aus Siliziumnitrid oder diesem und Siliziumdioxid abgeschieden. Die Nuten enden ferner in der Oberflächenschicht.
Andererseits ist es aus der GB-PS 10 70 278 bekannt zur Ausbildung solcher Nuten eine Ätzmaske zu verwenden, die aus je einer Lage von Aluminium, Nickel und Gold besteht.
Ferner sind aus der DE-OS19 12 177 bis in die Tiefenschicht hineinreichende Isoliergebiete aus Siliziumdioxid bekannt
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs vorausgesetzten Art anzugeben, das einfacher durchführbar ist.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.
Ausgestaltungen? der Erfindung sind in den Unteransprüchen gekennzeichnet
Durch die Verwendung von Molybdän, Vanadium, Chrom, Rhenium oder Technetium für die Maskierungsschicht wird ermöglicht, daß sich die Maskierungsschicht in einem oxidierenden Medium bei der selektiven Siliziumdioxidabscheidung aufbläht, wobei der die Markierungsschicht bedeckende Siliziumdioxidteil abplatzt und leicht entfernbar ist.
Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigen
Fi g. la bis Ie schematiseh die verschiedenen Verfahrensschritte zur Isolation der Bestandteile einer integrierten Schaltung nach einer ersten Ausführungsart und
F i g. 2a bis 2d schematiseh eine Variante der Erzeugung der .selektiven Abscheidung.
In Fig. 1 sind die verschiedenen Schritte des Isolationsverfahrens gemäß der Erfindung veranschaulicht
Man geht von einem Siliziumplättchen 84 mit einer Oberflächenschicht 86 des N-(oder P-)Typs und einer Tiefenschicht 88 des P-(oder N-)Typs aus. Die N-Schicht kann man z. B. durch epitaxiales Wachstum erhalten. Auf der gesamten Oberseite der Schicht 86 erzeugt man z. B. durch Aufdampfen eine gleichmäßig abgeschiedene Maskierungsschicht 90 aus Molybdän, wie Fig. la zeigt
Im folgenden, perspektivisch in Fig. Ib veranschaulichten Verfahrensschritt graviert oder ätzt man die Maskierungsschicht 90 in der Weise, daß nur deren Teüe 92a, 926, 92c übrigbleiben, die den Zonen oder Bereichen des Plättchens 84 entsprechen, wo man später die Halbleiterbauelemente erzeugen will. Jeder Teil ist dann von den benachbarten Teilen und dem Rest des Molybdäns durch von Molybdän freie Streifen, z. B. 94a, 94b, 94c und 94</im Fall des Teils 92a, getrennt
Beim folgenden, perspektivisch in F i g. 1 c veranschaulichten Verfahrensschritt graviert oder ätzt man die Silizium-Oberflächenschicht 86 im Bereich der molybdänfreien Süiziumstreifen. jeder Teii der Schicht 86, der sich unter einem Molybdänabscheidu^gsteil befindet, ist so von den unter den benachbarten Molybdänabscheidungsteilen liegenden Teilen durch eine Nut 98a, 986, 98c getrennt, die den Teil völlig umgibt und ewas bis in die Tiefenschicht 88 hineinreicht Zum Beispiel ist der unter dem Molybdänabscheidungsteil 92b liegende Teil 96b von den Teilen 96a und 96c, die sich unter den Abscheidungsteilen 92a bzw. 92c befinden, durch eine Nut isoliert, die sich aus den Elementen 98a, 986,98c und einem vierten, in Fig.2c nicht dargestellten Element zusammensetzt
Man nimmt anschließend eine selektive Abscheidung von Siliziumdioxid auf der Oberseite des Plättchens 84 nach einem zur selektiven Abscheidung bekannten Verfahren vor. Die die Teüe 96s, 966,96c umgebenden Nuten werden so mit Siliziumdioxid gefüllt, ohne daß sich Siliziumdioxid auf den Molybdänabscheidungsteilen ablagert Man erhält so um jeden Teil 96a, 966,96c herum eine »Mauer« aus Siliziumdioxid, von der Schnittflächen 100,100', 100" in Fi g. Id erkennbar sind.
In einem letzten Verfahrensschritt (F i g. Ie) beseitigt man die Molybdänabscheidungsteile 92a, 926, 92c mit Hilfe eines für Molybdän spezifischen Lösungsmittels, z. B. desjenigen, das bereits zum Gravieren bzw. Ätzen bei dem in F i g. 1 b veranschaulichten Verfahrensschritt gedient hat Die Oberseite des Siliziumplättchens 84 ist dann an diesen Stellen frei von Siliziumdioxid.
So isoliert man jeden Teil 96a, 966, 96c aus Silizium von den benachbarten Teilen mittels dieser Siliziumdioxidmauern 100, 100', 100", die in der Tiefenschicht 88 aus Silizium münden.
Die erhaltene Struktur hat eine gut ebene Oberfläche, was einen ersten Vorteil bedeutet.
Was im Vorstehenden unter Verwendung von Molybdän beschrieben ist, läßt sich gleichfalls mit Hilfe einer gewissen Zahl weiterer metallischer Werkstoffe, nämlich Vanadin, Chrom, Rhenium, Technetium erreichen, die zu Verbindungen führen, die merklich niedrigere Dichten als diejenige des Metalls aufweisen, und zwar zu festen oder gasförmigen Verbindungen unter der Einwirkung geeigneter Reagentien: z. B. Sauerstoff bzw. Chlorwasserstoff, wie noch erläutert wird.
In F i g. 2 sind die verschiedenen Verfahrensschritte (F i g. 2a, 2b, 2c, 2d) der ersten Variante des Verfahrens zur selektiven Abscheidung von Siliziumdioxid bei der Herstellung der Isolation veranschaulicht.
Man erzeugt eine Moiybdänabscheidung als Maskie
rungsschicht, dann eine Abscheidung von Siliziumdioxid, dip man z. B. aus der Gasphase mit Phosphor dotiert Hierfür verwendet man ein gasförmiges Gemisch von PH3 und SiHi mit solchen Konzentrationen, daß die Beziehung eingehalten wird:
0,05 <
Durchsatz PH3
Durchsatz SiH-:
<02.
Man graviert oder ätzt diese beiden Schichten, wobei sich die Doppelschiclueinheit 70 in F i g. 2a ergibt, die aus einer Molybdänschicht 74 und einer Schicht aus dotiertem Siliziumdioxid 72 zusammengesetzt ist Die Molybdänschicht 74 wird etwas übergraviert, um die Siliziumdioxidschicht 72 überstehen zu lassen. Man graviert bzw. ätzt gleichzeitig die die zu isolierende Zone 7V umgebende Nut 71. Die Schicht 72 hat eine Dicke in der Größenordnung von 200 nm, die Schicht 74 eine Dicke von mindestens 200 nm. Man bewirkt anschließend eine Abscheidung von nicht Zitiertem Siliziumdioxid 76 auf der ganzen Unterlage bei eir-er Temperatur in der Größenordnung von 4000C aus gasförmigen oxydierenden Medium (Sauerstoff). Indem sich das Molybdän an der Oberfläche und an den Rändern oxydiert, bläh» es sich, wie bei 78 und 80 angedeutet ist auf. Die Deformation der dotierten Siliziumdioxidschicht 72 aufgrund der mechanischen Spannungen infolge der Ausdehnungskoeffizientunterschiede des Siliziumdioxids 76, des dotierten Siliziumdioxids 72 und des Molybdäns und aufgrund der Aufblähung der Molybdänschicht führt zu einer Ausbildung der in Fig.2b dargestellten Struktur. Man erhält ein Abplatzen des Teils 82 von der Siliziumdioxidschicht 76, was den »Abschnitt« der dotierten Siliziumdioxidschicht 72 auftreten läßt Außerdem wandert die Phosphordotierung von der dotierten Schicht 72 zum Siliziurndiöxidschichtteii 82 oberhalb der Einheit 70. Unter Verwendung eines selektiven Lösungsmittels für mit Phosphor dotiertes Siliziumdioxid hat man einen sehr schnellen Angriff auf die Schicht 72, wobei sich gleichzeitig die Abtrennung des nicht dotierten Siliziumdioxidschichtteils 82 ergibt Man erhält dann die in F i g. 2c dargestellte Struktur, in der die Kontaktoberfläche 74 aus Molybdän von Siliziumdioxid frei ist, während die Nut 71 mit Siliziumdioxid 76 gefüllt ist das die Isolationsmauer darstellt. In einem letzten Verfahrensschritt (F i g. 2d) entfernt man, wie beim ersten Ausführungsbeispiel angegeben, das Molybdän.
Diese Ausführungsvariante kombiniert die Vorteile des selektiven Angriffs des mit Phosphor dotierten SiIiziumdioxids und des Abplatzens des Teils 82. Nur zur möglichen Erklärung kann man das Aufblähen des \*olybdäns so erläutern, ds wenn es auf seine Oxidation 7.uri'i:kzuführen ist, die aufgrund des sehr oxidierenden Mediums die Verbindung MOO3 ergibt. Das Verhältnis der Dichten dieses Molybdänoxids und des Molybdäns ist 03. so daß man ein merkliches Aufblähen des Molybdäns erhält
Die zweite Variante der selektiven Abscheidung besteht darin, beim Abscheiden von Siliziumdioxid aus der Gasphase nahe 4000C die Bildung einer Verbindung über den mit Molybdän bedeckten Zonen hervorzurufen, welche Verbindung die Abscheidung von Siliziumdioxid auf dem Molybdän verhindert Diese Verbindung ist vorzugsweise ein flüchtiges Molybdänoxid, das beim Abscheiden von Siliziumdioxid in oxidierender Atmosphäre gebildet wird. Sie kann auch ein Chlorid oder Oxychlorid sein, die ebenfalls flüchtig sind.
Um dieses letztere Ergebnis 711 erhalten eet·»* m-m
dem Trägergas für Silan und Sauerstoff, die zur Bildung des Silii'iumdioxids erforderlich sind, einen geringen Anteil von Chlorwasserstoffgas zu. Es ergibt sich dann eine Subilimation eines kleinen Teils des Molybdäns, so daß man eine flüchtige Verbindung des Chlorhydrintyps erhält Diese Entwicklung der flüchtigen Verbindung verhindert die Siliziumdioxidabscheidung auf dem Molybdän. Der Gehalt an Chlorwasserstoffgas im Trägergas kann vorteilhaft in der Größenordnung von 0,4% liegen, während der Gehalt an Sauerstoff zweckmäßig in der Größenordnung von 2,5% liegt. Die vorher erfolgende Oxydation des Molybdäns begünstigt die Sublimation.
Hierzu 2 Blatt Zeichnungen
20
35
40
45
50
55
60
65

Claims (1)

Patentansprüche:
1. Verfahren zur dielektrischen Isolation von Bauelementen einer integrierten Schaltungsanordnung, die in einem, eine Oberflächenschicht (86) und eine von dieser isolierte Tiefenschicht (88) aufweisenden Siliziumplättchen (84) angeordnet werden, bei dem
DE2454595A 1973-11-23 1974-11-18 Verfahren zur dielektrischen Isolation von Bauelementen einer integrierten Schaltungsanordnung Expired DE2454595C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7341873A FR2252638B1 (de) 1973-11-23 1973-11-23

Publications (2)

Publication Number Publication Date
DE2454595A1 DE2454595A1 (de) 1975-05-28
DE2454595C2 true DE2454595C2 (de) 1986-01-23

Family

ID=9128198

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2454595A Expired DE2454595C2 (de) 1973-11-23 1974-11-18 Verfahren zur dielektrischen Isolation von Bauelementen einer integrierten Schaltungsanordnung

Country Status (4)

Country Link
US (1) US3990927A (de)
DE (1) DE2454595C2 (de)
FR (1) FR2252638B1 (de)
GB (1) GB1490537A (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4032373A (en) * 1975-10-01 1977-06-28 Ncr Corporation Method of manufacturing dielectrically isolated semiconductive device
US4564997A (en) * 1981-04-21 1986-01-21 Nippon-Telegraph And Telephone Public Corporation Semiconductor device and manufacturing process thereof
JPS57176746A (en) * 1981-04-21 1982-10-30 Nippon Telegr & Teleph Corp <Ntt> Semiconductor integrated circuit and manufacture thereof
US4460434A (en) * 1982-04-15 1984-07-17 At&T Bell Laboratories Method for planarizing patterned surfaces
JPS6362272A (ja) * 1986-09-02 1988-03-18 Seiko Instr & Electronics Ltd 半導体装置の製造方法
FR2754386B1 (fr) * 1996-10-03 1998-10-30 Commissariat Energie Atomique Structure comprenant une partie isolee dans un substrat massif et procede de realisation d'une telle structure
US7157385B2 (en) * 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
US6300219B1 (en) 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
US6897120B2 (en) * 2001-01-03 2005-05-24 Micron Technology, Inc. Method of forming integrated circuitry and method of forming shallow trench isolation in a semiconductor substrate
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
US7055912B2 (en) * 2003-09-23 2006-06-06 Terry Lynn Luscombe Vehicle mounted utility apparatus with quick attachment means
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
US7235459B2 (en) * 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
US7217634B2 (en) * 2005-02-17 2007-05-15 Micron Technology, Inc. Methods of forming integrated circuitry
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US8012847B2 (en) 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
US7682977B2 (en) * 2006-05-11 2010-03-23 Micron Technology, Inc. Methods of forming trench isolation and methods of forming arrays of FLASH memory cells
US8105956B2 (en) 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE621451A (de) * 1961-08-16
US3271488A (en) * 1961-11-21 1966-09-06 Itt Method of making masks for vapor deposition of electrodes
FR1381922A (fr) * 1963-02-08 1964-12-14 Int Standard Electric Corp Méthode de fabrication de semi-conducteurs
NL302323A (de) * 1963-02-08
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements
US3425879A (en) * 1965-10-24 1969-02-04 Texas Instruments Inc Method of making shaped epitaxial deposits
NL7010208A (de) * 1966-10-05 1972-01-12 Philips Nv
US3519504A (en) * 1967-01-13 1970-07-07 Ibm Method for etching silicon nitride films with sharp edge definition
US3640782A (en) * 1967-10-13 1972-02-08 Gen Electric Diffusion masking in semiconductor preparation
US3488564A (en) * 1968-04-01 1970-01-06 Fairchild Camera Instr Co Planar epitaxial resistors
US3675314A (en) * 1970-03-12 1972-07-11 Alpha Ind Inc Method of producing semiconductor devices

Also Published As

Publication number Publication date
FR2252638B1 (de) 1978-08-04
US3990927A (en) 1976-11-09
FR2252638A1 (de) 1975-06-20
GB1490537A (en) 1977-11-02
DE2454595A1 (de) 1975-05-28

Similar Documents

Publication Publication Date Title
DE2454595C2 (de) Verfahren zur dielektrischen Isolation von Bauelementen einer integrierten Schaltungsanordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE1298633B (de) Halbleiterkoerper fuer integrierte Halbleiterschaltungen
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE2314260A1 (de) Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
DE2615754C2 (de)
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE69202634T2 (de) Feldemissionsvorrichtung und Verfahren zur Herstellung.
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE3012119C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2942236C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE2904480B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen
EP0028786A1 (de) Ionenimplantationsverfahren
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE3015101C2 (de)
DE2453528C2 (de) Maskierungsverfahren
DE2753533A1 (de) Verfahren zum selektiven eindiffundieren von aluminium
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee