DE3215101A1 - Verfahren zum herstellen einer oeffnung mit abgeschraegten kanten in einer passivierschicht - Google Patents

Verfahren zum herstellen einer oeffnung mit abgeschraegten kanten in einer passivierschicht

Info

Publication number
DE3215101A1
DE3215101A1 DE19823215101 DE3215101A DE3215101A1 DE 3215101 A1 DE3215101 A1 DE 3215101A1 DE 19823215101 DE19823215101 DE 19823215101 DE 3215101 A DE3215101 A DE 3215101A DE 3215101 A1 DE3215101 A1 DE 3215101A1
Authority
DE
Germany
Prior art keywords
temperature
oxide layer
layer
doped
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823215101
Other languages
English (en)
Other versions
DE3215101C2 (de
Inventor
Doris Winifred 08502 Belle Mead N.J. Flatley
Sheng Teng 08648 Lawrenceville N.J. Hsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22980524&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE3215101(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE3215101A1 publication Critical patent/DE3215101A1/de
Application granted granted Critical
Publication of DE3215101C2 publication Critical patent/DE3215101C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht aus Glas auf der Oberfläche eines Halbleiterkörpers, bei dem auf dem Halbleiterkörper eine dotierte Siliziumoxidschicht vorgegebener Fließtemperatur und in der Siliziumoxidschicht eine Kontaktöffnung gebildet wird.
Seit langem besteht in der Technik der Halbleiterherstellung ein Bedürfnis, die Kanten von unteren Schichten einer Mehrschichtstruktur so abzurunden, daß die Oberfläche der jeweils mit einer weiteren Schicht zu bedeckenden Unterlage keine von dieser zu überdeckenden scharfen Kanten besitzt. Wenn nämlich die nachfolgenden Schichten ohne entsprechende Behandlung unerwünschte Konturen der Unterlagen aufgebracht würden, könnten sich Diskontinuitäten in der Oberschicht, z.B. in einer Verbindungsleitung aus Metall, ergeben, so daß unbrauchbare Vorrichtungen erzeugt wurden und damit die Gesamtausbeute vermindert würde. Außerdem müssen auch untere oder folgende Schichten, wenn sie leitend sind, z.B. aus Metall oder dotiertem polykristallinem Silizium bestehen, gegeneinander isolierte Leitungen bilden können.
Im allgemeinen können die vorstehenden Probleme durch Niederschlagen von isolierenden, beispielsweise bei Temperaturen von 1200 bis 1300°C zum Fließen zu bringenden Glasschichten erleichtert werden. In der US-PS 38 33 919 wird eine Mehrschicht-Leiteranordnung beschrieben, die aus einer unteren, undotierten, aus Siliziumoxid bestehenden Isolierschicht und einer darauf gebildeten, zweiten Schicht aus mit Phosphor dotiertem Oxid besteht. Die dotierte Oxidschicht fließt beim Erhitzen auf etwa 1000°C über die Stufen der undotierten Oxidschicht. Bei diesem Verfahren treten jedoch wei'.^re Schwierigkeiten auf. Nach dem Herstellen der Kontaktöffnungen werden nämlich inner"
halb der Öffnungen auf dem freigelegten Silizium infolge der während einer längeren Zeitdauer erhöhten Temperaturen unerwünschte Oxide gebildet. Außerdem neigt das freigelegte Silizium dazu, durch Diffusion aus der dotierten Oxidschicht dotiert zu werden; bei der erhöhten Temperatur wird der Dotierstoff leicht aus der stark dotierten Schicht in die undotierte Schicht getrieben. Zum Verhindern dieser Dotierung muß zwischen die beiden Oxidschichten eine Siliziumnitridschicht eingefügt werden. Zum Entfernen jedes möglicherweise auf den freigelegten Siliziumbereichen gebildeten Oxids ist dann ein zusätzlicher Verfahrensschritt einzuschalten, bei dem unerwünschtes Oxid abzuätzen ist; natürlich kann dabei das Wegätzen eines Teils des erwünschten Oxids nicht ohne weiteres verhindert werden.
Durch Niederschlagen einer Glasschicht, mit Hilfe derer an steilen Stufen bzw. abrupten Übergängen des Substrats eine allmähliche Abschrägung zu erzeugen ist, könnte den vorgenannten Problemen abgeholfen werden. Für diesen Zweck wurde Phosphorsilikatglas (PSG) mit etwa 6 bis 8 Gew.% Phosphor verwendet, da dieses Material gut elektrisch isoliert und gute Gettereigenschaften gegenüber Natrium besitzt. Außerdem kann das Glas durch chemisches Aufdampfen aus den Hydriden leicht gebildet werden. Phosphorsilikatgläser schmelzen oder fließen jedoch erst bei Temperaturen in der Größenordnung von 1000 bis HOO0C. Diese Temperaturen sind zu hoch für die Anwendung beim Herstellen strahlungsgehärteter, integrierter, komplementärer MOS-Schaltkreise und anderer großflächiger, wärmeempfindlicher integrierter Schaltkreise. Durch Erhöhung des Phosphorgehaltes des PSG könnte zwar die Fließtemperatur erniedrigt werden, jedoch würde dadurch die Wahrscheinlichkeit der Korrosion bei Betrieb des Bauelements erhöht.
In der US-PS 34 81 781 und in dem Aufsatz von W. Kern et al. in "J. Electrochem.Soc. : ELECTRO MECHANICAL TECHNOLOGY", JL17, April 1970, Seiten 562 bis 573, sind erste Diskussionen über die Anwendung und Herstellungsverfahren von ternären Borophosphorsilikatgläsern (BPSG) enthalten. Entsprechende BPSG-Schichten sind in der Halbleitertechnik besonders vorteilhaft. Es hat sich nämlich herausgestellt, daß diese Schichten mit positivem Photoresist besser verträglich sind als mit negativem Photoresist, die Schichten haften nämlich auf dem positiven Material besser als auf dem negativen. Auf jeden Fall haften BPSG-Schichten viel besser als die früheren PSG-Schichten mit 6 Gew.% Phosphor.
Es wurde gefunden, daß die Bestandteile des BPSG so bemessen werden können, daß dieses Glas bei etwa 900 bis 950°C fließt und bereits bei einer Temperatur von etwa 7500C weich wird bzw. zu erweichen beginnt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Abschrägen bzw. Abrunden von Kanten einer Passivierschicht aus Glas auf der Oberfläche eines Halbleiterkörpers zu schaffen, bei dem weder die Gefahr einer Oxidation und/oder Dotierung der freigelegten Halbleiteroberfläche besteht noch für die Behandlung wärmeempfindlicher integrierter Schaltkreise unzulässig hohe Temperaturen erforderlich sind. Die erfindungsgeffiäße Lösung besteht bei dem Verfahren eingangs genannter Art, bei dem auf dem Halbleiterkörper eine dotierte Siliziumoxidschicht vorgegebener Fließtemperatur und in der Siliziumoxidschicht vorzugsweise mindestens eine Kontaktöffnung gebildet wird, darin, daß die dotierte Siliziumoxidschicht für eine zum Erweichen und Abrunden der Kanten der Kontaktöffnung ausreichende Zeitdauer auf eine unterhalb
·- >* «r M Wl ■**. s>
der Fließtemperatur liegende Temperatur erwärmt wird, bei der noch kein wesentliches Oxidwachstum auf der Oberfläche des Halbleiterkörpers eintritt. Mit einem "wesentlichen" Oxidwachstum ist dabei ein für die weitere Verarbeitung oder Anwendung des jeweiligen Bauelements störendes Oxidwachstum gemeint.
!Durch das erfindu-ngsgemäße Erhitzen auf eine Zwischentemperatur, bei der die abzurundende Kante zwar schon weich wird aber noch nicht fließt, wird erreicht, daß auf der freigelegten Halbleiteroberfläche eine nennenswerte oder störende Menge an Oxid nicht aufwächst und auch die Diffusionsgeschwindigkeit des Dotierstoffs noch so gering ist, daß er in die nicht zu dotierenden Bereiche des Bauelements nicht vordringen kann, Zugleich ist es wegen der niedrigen Behandlungstemperatur möglich, das Verfahren auch beim Herstellen wärmeempfindlicher integrierter Schaltungen großer Abmessungen (Groß-ICs) einzusetzen.
Gemäß weiterer Erfindung wird als Passivierschicht auf der Oberfläche einer auf einem Halbleiterkörper liegenden, undotierten Siliziumoxidschieht eine ternäre Glasschicht mit Bor und Phosphor (BPSG) verwendet. Diese Glasschicht ist dadurch gekennzeichnet, daß sie eine Fließtemperatur von etwa 900 bis 950°C und eine Erweichungstemperatur von etwa 700 bis 7500C besitzt. Vorzugsweise wird nach dem Niederschlagen und Fließen der BPSG-Schicht eine Kontaktöffnung in der Glasschicht gebildet und darin die darunterliegende Siliziumoxidschieht freigelegt. Das Bauelement wird dann nur auf die beträchtlich unterhalb der Fließtemperatur liegende Erweichungstemperatur des BPSG erwärmt, um beim Herstellen der Kontaktöffnungen eventuell gebildete scharfe Kanten nachzuformen bzw. abzurunden .
Das im folgenden beschriebene Ausführungsbeispiel bezieht sich zwar auf ein Bauelement mit massivem Halbleiterkörper; dies schließt Jedoch keinesfalls Halbleiterkörper aus, die auf einem isolierenden Substrat bzw. Träger herzustellen sind, so daß das erfindungsgemäße Verfahren auch im Herstellungsgang von SOS-Bauelementen (SOS = Silizium-auf-Saphir) einzusetzen ist. Die Bezeichnung "SOS" schließt dabei nicht nur Substrate aus Saphir selbst sondern beispielsweise auch solche aus Spinell oder monokristallinem Berylliumoxid ein.
Für die Anwendung des erfindungsgemäßen Verfahrens sollte das jeweilige Bauelement wenigstens bis zu dem Stadium, in dem die metallischen Verbindungsleiter oder Anschlußflächen herzustellen sind, vorbereitet sein. Erfindungsgemäß wird das Bauelement dann mit einer Passivierschicht versehen, die aus nach dem Verfahren gemäß der US-PS 34 81 781 hergestelltem BPSG bestehen kann.
Erfindungsgemäß wird eine BPSG-Passivierschicht mit etwa
3 bis 3,5 Gew.% Phosphor und etwa 2 bis 2,5 Gew.% Bor (im folgenden mit Typ A bezeichnet) bis zu einer Dicke von etwa 600 bis 800 Nanometern erzeugt. Bei der speziellen Zusammensetzung des BPSG handelt es sich nur um ein Beispiel; es können auch andere Kombinationen von Bor und Phosphor zum Herstellen einer Passivierschicht mit den gewünschten Kennwerten gebildet werden. Eine solche BPSG-Passivierschicht, die im Sinne des erfindungsgemäßen Verfahrens befriedigende Ergebnisse brachte, enthält
4 bis 5 Gew.% Phosphor und 3 bis 4 Gew.% Bor; eine Schicht dieser Zusammensetzung wird im folgenden als Typ B bezeichnet.
Es hat sich herausgestellt, daß eine BPSG-Schicht Typ A bei Erhitzung während einer Zeitdauer von etwa 30 Minuten auf etwa 90O0C in Dampf über alle Stufen fließt und ähnlich wie das stark dotierte Phosphoroxid gemäß US-PS 38 33 919 eine leicht gewellte Oberfläche bildet. Im Gegensatz zu der dotierten Schicht nach der US-PS 38 33 919, die zum Fließen auf eine Temperatur von mehr als 10000C zu erhitzen ist, fließt eine BPSG-Passivierschicht des Typs A beim halbstündigen Erhitzen in Stickstoff,. Wasserstoff, Argon, Helium od.dgl. bereits bei einer Temperatur von etwa 9500C. Das BPSG des Typs B beginnt bei Erhitzen in Dampf bereits bei einer Temperatur von etwa 8000C und beim Erhitzen in Stickstoff, Helium, Argon oder einer ähnlichen inerten Atmosphäre bei etwa 850°C zu fließen.
Nach dem Herstellen einer abgeschrägten bzw. leicht gewellten Oberfläche durch Fließen der Passivierschicht wird auf diese ein Photolack aufgebracht, entwickelt und anschließend gehärtet, um ein Muster mit den zu ätzenden Kontaktöffnungen zu schaffen. Der nächste Verfahrensschritt besteht dann darin, die Kontaktöffnungen in die BPSG-Schicht hineinzuätzen. Hierbei kann Plasmaätzung oder naßchemische Ätzung angewendet werden. In jedem Fall entsteht an der Grenze der Öffnung ein steiler Wandübergang der Passivierschicht. Die erfindungsgemäß zu verwendende Passivierschicht kann beispielsweise mit gepufferter Flußsäure lösung geätzt werden. Eine solche Lösung ätzt nur das dotierte BPSG, entwickelt aber auf dem darunterliegenden Siliziumkörper keine Wirkung. Anschließend wird das Ätzen durch Herausnehmen des Halbleiterkörpers aus der Ätzlösung und leichtes Waschen beendet.
Wegen der verbesserten Haftung des Photolacks an dem BPSG ergibt sich bereits an dieser Stelle ein erster Vorteil des erfindungsgemäßen Verfahrens. Die verbesserte Adhäsion hat ein geringeres Aufschwellen oder Abheben des Photolacks und damit ein genaueres Ätzen zur Folge.
Im Anschluß an das Ätzen wird die Photolackschicht abgetragen und das Bauelement bis zum Erweichungspunkt des BPSG erwärmt, um eventuelle scharfe Kanten der durch Ätzen hergestellten Kontaktöffnungen nachzuformen bzw. abzurunden. Eine BPSG-Schicht des Typs A wird bei Erhitzen von 20 bis 30 Minuten in Dampf bei etwa 750°C oder bei Erhitzen von 20 bis 30 Minuten in einer inerten Atmosphäre, wie Stickstoff, Wasserstoff oder Argon, bei etwa 8000C zu dem Nachformen oder Abrunden eventueller scharfer Kanten ausreichend weich. Entsprechend ist das BPSG des Typs B zum ausreichenden Erweichen im Sinne der Erfindung auf etwa 7000C in Dampf oder auf etwa 7500C in inerter Atmosphäre - jeweils nur für eine Zeitdauer von etwa 20 bis 30 Minuten - zu erwärmen.
Durch Aufheizen des Bauelements auf eine Temperatur von etwa 750°C - im Falle von BPSG des Typs A - bleibt die freigelegte Siliziumoberfläche auch bei normaler Umgebungsluft wesentlich unter der Temperatur, bei der eine nennenswerte Oxydation des Halbleitermaterials beginnt. Bei so niedrigen Temperaturen wie 750°C - und so kurzen Behandlungszeiten - kann nämlich das Halbleitermaterial noch nicht merklich oxidiert werden. Auf jeden Fall bleibt eine auf dem Halbleitermaterial gebildete Oxidschicht so vernachlässigbar dünn, daß eine anschließend niedergeschlagene Metallschicht ohne weiteres hindurchgreift und einen guten Kontakt mit der Siliziumoberfläche

Claims (6)

  1. Dr.-lng. Reiman Kör>ig-" :-·" Οίρΐ.-Γη^ Klaus Bergen
    Cecilienallee 7B 4 Düsseldorf 3O Telefon 452QOB Patentanwälte
    22. April 1982 34 438 B
    RCA Corporation, 30 Rockefeiler Plaza,
    New York, N.Y. 10020 (V.St.A.)
    "Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht"
    Patentansprüche:
    Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht aus Glas auf der Oberfläche eines Halbleiterkörpers, bei dem auf dem Halbleiterkörper eine dotierte Siliziumoxidschicht vorgegebener Fließtemperatur und in der Siliziumoxidschicht vorzugsweise mindestens eine Kontaktöffnung gebildet wird, dadurch gekennzeichnet, daß die dotierte Siliziumoxidschicht für eine zum Erweichen und Abrunden der Kanten der Kontaktöffnung ausreichende Zeitdauer auf eine unterhalb der Fließtemperatur liegende Temperatur erwärmt wird, bei der noch kein wesentliches (störendes) Oxidwachstum auf der Oberfläche des Halbleiterkörpers eintritt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dotierte Siliziumoxidschicht aus einem Borophosphorsilikat mit einer Fließtemperatur in Dampf unter etwa 800 bis 9500C und einer Erweichungstemperatur in Dampf unter etwa 700 bis 8500C gebildet wird.
    "■·" : -'-:- 321510
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß ein Borophosphorsilikatglas mit etwa 3 bis 3,5 Gew.% Phosphor und etwa 2 bis 2,5 Gew.% Bor verwendet wird.
  4. 4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die dotierte Oxidschicht während des Wärmebehandlungsschrittes für eine Zeitdauer von etwa 20 bis 30 Minuten auf einer Temperatur von etwa 7000C in Dampf gehalten wird.
  5. 5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß ein Borophosphorsilikatglas mit etwa 4 bis 5 Gew.% Phosphor und 3 bis 4 Gew.% Bor verwendet wird.
  6. 6. Verfahren nach einem oder mehreren der Ansprüche 1, 2 und 5, dadurch gekennzeichnet, daß die dotierte Oxidschicht während des Wärmebehandlungsschrittes für eine Zeitdauer von etwa 20 bis 30 Minuten auf einer Temperatur von etwa 8500C in Dampf gehalten wird.
DE3215101A 1981-04-28 1982-04-23 Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht Expired - Lifetime DE3215101C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/258,431 US4349584A (en) 1981-04-28 1981-04-28 Process for tapering openings in ternary glass coatings

Publications (2)

Publication Number Publication Date
DE3215101A1 true DE3215101A1 (de) 1982-11-11
DE3215101C2 DE3215101C2 (de) 1995-06-22

Family

ID=22980524

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3215101A Expired - Lifetime DE3215101C2 (de) 1981-04-28 1982-04-23 Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht

Country Status (9)

Country Link
US (1) US4349584A (de)
JP (1) JPS57186343A (de)
CA (1) CA1189426A (de)
DE (1) DE3215101C2 (de)
GB (1) GB2097582B (de)
IN (1) IN155987B (de)
IT (1) IT1218317B (de)
SE (1) SE457179B (de)
YU (1) YU44340B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455325A (en) * 1981-03-16 1984-06-19 Fairchild Camera And Instrument Corporation Method of inducing flow or densification of phosphosilicate glass for integrated circuits
US4433008A (en) * 1982-05-11 1984-02-21 Rca Corporation Doped-oxide diffusion of phosphorus using borophosphosilicate glass
US4420503A (en) * 1982-05-17 1983-12-13 Rca Corporation Low temperature elevated pressure glass flow/re-flow process
US4476621A (en) * 1983-02-01 1984-10-16 Gte Communications Products Corporation Process for making transistors with doped oxide densification
US4528211A (en) * 1983-11-04 1985-07-09 General Motors Corporation Silicon nitride formation and use in self-aligned semiconductor device manufacturing method
US4575921A (en) * 1983-11-04 1986-03-18 General Motors Corporation Silicon nitride formation and use in self-aligned semiconductor device manufacturing method
US4582745A (en) * 1984-01-17 1986-04-15 Rca Corporation Dielectric layers in multilayer refractory metallization structure
DE3425531A1 (de) * 1984-07-11 1986-01-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verfliessenlassen von dotierten sio(pfeil abwaerts)2(pfeil abwaerts)-schichten bei der herstellung von integrierten mos-halbleiterschaltungen
US4546016A (en) * 1984-08-06 1985-10-08 Rca Corporation Deposition of borophosphosilicate glass
GB2168340B (en) * 1984-12-13 1988-11-02 Stc Plc Contacting an integrated circuit with a metallisation pattern
US4743564A (en) * 1984-12-28 1988-05-10 Kabushiki Kaisha Toshiba Method for manufacturing a complementary MOS type semiconductor device
EP0204182B1 (de) * 1985-05-22 1991-06-05 Siemens Aktiengesellschaft Verfahren zum Herstellen von mit Bor und Phosphor dotierten Siliziumoxid-Schichten für integrierte Halbleiterschaltungen
GB8523373D0 (en) * 1985-09-21 1985-10-23 Stc Plc Via profiling in integrated circuits
US4755479A (en) * 1986-02-17 1988-07-05 Fujitsu Limited Manufacturing method of insulated gate field effect transistor using reflowable sidewall spacers
JPS6381948A (ja) * 1986-09-26 1988-04-12 Toshiba Corp 多層配線半導体装置
EP0369336A3 (de) * 1988-11-14 1990-08-22 National Semiconductor Corporation Prozess zur Herstellung von Bipolar- und CMOS-Transistoren auf einem gemeinsamen Substrat
JPH0793354B2 (ja) * 1988-11-28 1995-10-09 株式会社東芝 半導体装置の製造方法
US5747389A (en) * 1991-04-30 1998-05-05 Intel Corporation Crack resistant passivation layer
US5424570A (en) * 1992-01-31 1995-06-13 Sgs-Thomson Microelectronics, Inc. Contact structure for improving photoresist adhesion on a dielectric layer
DE69311184T2 (de) * 1992-03-27 1997-09-18 Matsushita Electric Ind Co Ltd Halbleitervorrichtung samt Herstellungsverfahren
US6239017B1 (en) 1998-09-18 2001-05-29 Industrial Technology Research Institute Dual damascene CMP process with BPSG reflowed contact hole

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3481781A (en) * 1967-03-17 1969-12-02 Rca Corp Silicate glass coating of semiconductor devices
US3833919A (en) * 1972-10-12 1974-09-03 Ncr Multilevel conductor structure and method
DE2937258A1 (de) * 1978-09-15 1980-03-27 Westinghouse Electric Corp Glasversiegelter thyristor
DE3108146A1 (de) * 1980-04-28 1981-12-24 Fairchild Camera and Instrument Corp., 94042 Mountain View, Calif. Verfahren zum erhitzen von halbleitermaterial

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925572A (en) * 1972-10-12 1975-12-09 Ncr Co Multilevel conductor structure and method
JPS5922378B2 (ja) * 1975-08-13 1984-05-26 株式会社東芝 半導体装置の製造方法
US4091407A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4097889A (en) * 1976-11-01 1978-06-27 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4273805A (en) * 1978-06-19 1981-06-16 Rca Corporation Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3481781A (en) * 1967-03-17 1969-12-02 Rca Corp Silicate glass coating of semiconductor devices
US3833919A (en) * 1972-10-12 1974-09-03 Ncr Multilevel conductor structure and method
DE2937258A1 (de) * 1978-09-15 1980-03-27 Westinghouse Electric Corp Glasversiegelter thyristor
DE3108146A1 (de) * 1980-04-28 1981-12-24 Fairchild Camera and Instrument Corp., 94042 Mountain View, Calif. Verfahren zum erhitzen von halbleitermaterial

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Halbleitertechnologie, I. Ruge, Springer-Verlag, 1975, S. 133 *
KERN, W. and HEIM, C.: Chemical Vapor Deposition of Silicate Glasses for Use with Silicon Devices. In: J.Electrochem. Soc.: Electromechanical Technology, Vol. 117, April 1970, pp. 562-573 *

Also Published As

Publication number Publication date
SE8202597L (sv) 1982-10-29
GB2097582A (en) 1982-11-03
IT8220463A0 (it) 1982-03-29
YU91382A (en) 1985-04-30
JPS57186343A (en) 1982-11-16
CA1189426A (en) 1985-06-25
IN155987B (de) 1985-04-20
IT1218317B (it) 1990-04-12
US4349584A (en) 1982-09-14
YU44340B (en) 1990-06-30
DE3215101C2 (de) 1995-06-22
SE457179B (sv) 1988-12-05
GB2097582B (en) 1985-10-30

Similar Documents

Publication Publication Date Title
DE3215101A1 (de) Verfahren zum herstellen einer oeffnung mit abgeschraegten kanten in einer passivierschicht
DE3490007C2 (de)
DE3219441C2 (de)
DE4301451C2 (de) Verfahren zur Bildung eines leitfähigen Stopfens in einer Isolierschicht
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2229457A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE1200439B (de) Verfahren zum Herstellen eines elektrischen Kontaktes an einem oxydueberzogenen Halbleiterplaettchen
DE102009005168A1 (de) Solarzelle und Verfahren zur Herstellung einer Solarzelle aus einem Siliziumsubstrat
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE3314879A1 (de) Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2734982A1 (de) Verfahren zum herstellen von silicium enthaltenden leiterzuegen
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE3790981B4 (de) Verfahren zum Herstellen einer Photovoltaik-Solarzelle
DE3613215A1 (de) Verfahren zur herstellung eines halbleitersubstrats
DE2525482A1 (de) Fuer halbleiterbauteile geeignete materialzusammensetzungen
DE3626598C2 (de) Verfahren zum Herstellen eines MOS-Feldeffekttransistors in einer integrierten Schaltung
WO2000034985A2 (de) Verfahren zum strukturieren einer metallhaltigen schicht
DE1765003B2 (de) Verfahren zum herstellen von bezueglich des rauschens und des uebergangswiderstandes verbesserten integrierten duennfilmschaltungen
DE3131875A1 (de) "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur"
DE3007500A1 (de) Verfahren zum passivieren eines integrierten schaltkreises
DE2132099A1 (de) Verfahren zur Zwischenverbindung elektrischer Baueinheiten

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/324

8125 Change of the main classification

Ipc: H01L 21/3105

D2 Grant after examination
8364 No opposition during term of opposition