DE1913995A1 - Mikroschaltung mit Gehaeuse - Google Patents

Mikroschaltung mit Gehaeuse

Info

Publication number
DE1913995A1
DE1913995A1 DE19691913995 DE1913995A DE1913995A1 DE 1913995 A1 DE1913995 A1 DE 1913995A1 DE 19691913995 DE19691913995 DE 19691913995 DE 1913995 A DE1913995 A DE 1913995A DE 1913995 A1 DE1913995 A1 DE 1913995A1
Authority
DE
Germany
Prior art keywords
coating
semiconductor wafer
silicon dioxide
microcircuit
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691913995
Other languages
English (en)
Inventor
Mclouski Raymond M
Cricchi James R
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of DE1913995A1 publication Critical patent/DE1913995A1/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

WESTINGHOUSE ig-] 3995 München 2, den Electric Corporation Witteisbacherplatz 2
Vertr.: Dipl.-Ing. R. Seibert PA co/ΟΟΛΠ Re cht sanwalt u. Pat. -Anv/. Ό ο / J ä it U
8000 München ?
Wittelsbacherplatz 2
Mikroschaltung mit Gehäuse
Priorität: 21. März 1968/ USA / Ser. No. 715 050
Die Erfindung "bezieht sich auf eine in einem Gehäuse angeordnete Mikroschaltung mit einer Halbleiterscheibe, auf deren Oberfläche mindestens ein metallischer Leiter vorgesehen ist.
Bekannte integrierte Schaltungen werden zur Zeit auf zwei verschiedene Arten hermetisch verschlossen: Nämlich einmal entsprechend den allgemein verwendeten Transistorgehäusen oder als rechteckiges, flaches Bauteil. Jedes einzelne Bauteil kann eine oder mehrere Schaltfunktionen haben. Keine der beiden obengenannten Ausführungsformen läßt jedoch eine wirksame Ausnutzung des gesamten abgeschlossenen Innenraumes zu. Nur wenn nicht jedes einzelne Bauteil für sich verschlossen wird, kann der gesamte Innenraum ausgenutzt werden, da dann der ungenutzte Raum innerhalb des Gehäuses wegfällt. Um dies zu erreichen ist bereits vorgeschlagen worden, die metallischen Verbindungsteile und die Siliciumdioxidschicht, welche die aktive Oberfläche der üblichen integrierten Schaltung bedeckt, zu schützen. So werden nach bekannten Verfahren Schaltungen in Kunststoff oder in Glas mit niederem Schmelzpunkt eingebettet, wie z.B. in Arsensulfid-Glas oder in das bei etwas höherer Temperatur schmelzende Borsilikat-Glas.
Wegen der geringen Zuverlässigkeit bei extremen Umweltbedingungen war der Umhüllung von integrierten Schaltungen mit Kunststoff nur wenig Erfolg beschieden. Die Verwendung einer
PA 21/WE 38 401 Kot/Bi - 2 -
909842/1215
GlasBchicht als äußeren Überzug über Mikrοschaltungen stellt das beste Mittel dar, um die Nachteile zu vermeiden, die mit einer Umhüllung von Mikroschaltungen entsprechend modifizierter Transistorgehäuse oder rechteckiger, flacher Bauteile verbunden sind. Dabei kann der Glasüberzug vor oder nach der Herstellung der aus Metall bestehenden Halbleit erkontakte aufgetragen v/erden, je nach der geometrischen Form der Schaltung oder abhängig von anderen, die Schaltung betreffenden Gesichtspunkten.
Bei der Auswahl von Glas als Schutzschicht ist eine Reihe von Paktoren zu beachten, zu denen der thermische Ausdehnungskoeffizient, die elektrischen Eigenschaften, die chemische Stabilität, der Reinheitsgrad und die Binbrenntemperatur gehört. Um die Bildung von Rissen infolge thermisch bedingter Beanspruchung zu vermeiden, müssen die thermischen Ausdehnungskoeffizienten des Siliciums, des Siliciumdioxids und des Glasüberzugs einander im v/esentlichen entsprechen. Außerdem muß die Beweglichkeit der duiöi Verunreinigungen bedingten, im Glas vorhandenen Ionen gering sein.
Aufgabe der Erfindung ist es, eine in einem Gehäuse angeordnete Mikroschaltung anzugeben, wobei das Gehäuse aus einem Glasüberzug besteht, desen thermischer Ausdehnungskoeffizient dem der übrigen Teile der tlikroschaltung entspricht.
Dabei soll weiterhin ein Glasüberzug ausgewählt werden, der auch extremen Umwelteinflüssen standhält. Insbesondere soll dor Überzug gegen Feuchtigkeit und thermische oder mechanische Stoßbelastung beständig sein, v/obei eine einfache Realisierung angestrebt wird.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß auf der Oberfläche der Halbleiterscheibe und auf dem metallischen
PA 21/\?E 38 401 - 3 -
909842/1215
Leiter ein Überzug aus keramischem Material aufgebracht ist und daß der thermische Ausdehnungskoeffizient des Überzugs etwa gleich dem thermischen Ausdehnungskoeffizienten des metallischen Leiters ist.
Was elektrisch aktive Verunreinigungen in Glas bei Konzentrationen anlangt, die in der Größenordnung der Verunreinigung des Halbleitermaterials liegen, so können die Verunreinigungen vom Glas in einen aus Siliciumdioxid bestehenden Zwischenüberzug verlagert werden, es sei denn, die Einbrenntemperatur des Glases liegt etwas über 800° C.
Weitere Einzelheiten und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der Figuren. Es zeigt:
Pig. 1: Einen Schnitt durch eine erste Ausführungsform der
Erfindung;
Fig. 2: einen Schnitt durch eine zweite Ausführungsform der
Erfindung;
Fig.=3: ein Blockschaltbild einer Anordnung, die zum Aufbringen eines dielektrischen Glasüberzugs auf Mikroschaltungen dient, die den Figuren 1 oder 2 entsprechen.
In der Figur 1 ist ein Teil einer Mikroschaltung dargestellt, die zu einer integrierten Schaltung gehören soll.
Eine allgemein mit 10 bezeichnete Halbleiterscheibe oder ein Transistor weist einen Emitter 12, eine Basis 14 und einen Kollektor 16 auf. Der Emitter 12 und die Basis H sind jeweils mit Metallkontakten 18 bzw. 20 versehen.
Emitter 12 und Kollektor 16 bestehen aus p-leitendem, die BasisH aus η-leitendem Material. Die Basis 14 und der Kollek-
PA 21/WE 38 401 -A-
909842/1215
tor 16 sind Zonen verschiedenen Leitungstyps und durch einen pn-übergang 22 voneinander'getrennt. Der Emitter 12 ist gegenüber einer Oberfläche 24 so in die Basis 14 eingebettet, daß er vom pn-übergang 22 entfernt liegt und von der Basis 14 durch einen pn-übergang 26 getrennt ist.
Auf der Oberfläche 24 der Halbleiterscheibe 10 ist ein Zwischenüberzug 28 aus Siliciumdioxid aufgebracht, wobei die Dicke dec Zv/ischenüberzugs 28 im Bereich zwischen 1000 R und 20 000 £ liegt. Dabei erstrecken sich die Metallkontakte 18 und 20 über Löcher 30, 32 so durch den Zwischenüberzug 28, daß sie Verbindung mit dem Emitter 12 bzw. der Basis 14 haben.
Auf der Außenfläche 36 des Zwischenüberzugs 28 ist ein Überzug 34 angeordnet, dessen Dicke zwischen 1000 α und 10 000 A liegt. In dem Überzug 34 befinden sich Öffnungen 38 und 40, so daß jeweils ein Zugang zu den Metallkontakten 18 und 20 hergestellt ist.
In der Figur 2 sind entsprechende Teile einer anderen Ausführungsform der Erfindung mit denselben Bezugszeichen versehen wie in der Fig. 1. Unterhalb des Überzugs 34, der aus Glas besteht, befindet sich eine Schicht 42. Die Schicht 42 besteht aus einem glasartigen Keramikmaterial, wie beispielsweise Aluminiumoxid (AIpO,), und wird entweder anstelle oder zusätzlich zum Zwischenüberzug 28 aus Siliciumdioxid verwendet (Fig. 1). Im zweiten Fall ist sie zwischen dem Zwischenüberzug 28 und dem Überzug 34 angeordnet. In beiden Fällen ist ein Leiter 44 in einer ersten Ebene auf der Oberfläche der Schicht 42 angebracht. Auf der Oberfläche des Überzugs 34 befinden sich in einer zweiten Ebene Leiter 46, 48, 50 die beispielsweise eine elektrische Verbindung mit einem Leiter der ersten Ebene herstellen. Zu diesem Zweck erstreckt sich der untere Teil des Leiters 48 durch ein Loch 52 zum Leiter 44 der ersten Ebene.
PA 21/WE 38 401 - 5 -
909842/1215
BAD
Urn die ursprünglichen elektrischen Eigenschaften der Halbleiterscheibe 10 gegenüber ungünstigen Umwelteinflüssen, wie beispielsweise Feuchtigkeit oder thermischen und mechanischen Stoßbelastungen stabil zu erhalten, ist der Überzug 34, der aus Glas besteht, so aus Bestandteilen zusammengesetzt, daß sein thermischer Ausdehnungskoeffizient dem der ihm benachbarten Teile wie dem Zwischenüberzug 28, dert Metallkontakten 18, 20, sowie den metallischen Ieitem44> 46, 48, 50 vergleichbar ist (Pig. 2). Somit ist der Überzug 34 sowohl chemical als auch physikalisch stabil.
Der Überzug 34 wird durch Abscheiden eines gleichmäßigen und glatten Siliciumdioxidfilms entweder auf die Halbleiterscheibe 10 oder auf den aus Siliciumdioxid bestehenden Zwischenüberzug 28 aufgebracht. Gewöhnlich genügt es, nur einen Überzug auf den Halbleiterkörper 10 aufzubringen, wenn dieser keine Verbindungsglieder aus Metall aufweist. So kann beispielsweise der Zwischenüberzug 28 durch vollständige thermische Zersetzung von Tetraäthylorthoalikat in einer oxydierenden Atmesphäre entsprechend der folgenden Gleichung aufgebracht v/erden:
Si (002H5)4 + 12O2 -> SiO2 + 10H2O + 8CO2.
Diese Reaktion läuft bei Temperaturen ab, die etwas über 35O0C liegen. Auf ihr beruht die chemische Abscheidung eines reinen Siliciumdioxidüberzugs auf einem halbleitenden Substrat im Temperaturbereich zwischen 5000C und 9000C.
Ein reines Glas aus Siliciumdioxid, das entsprechend der obigen Gleichung unter Zwischenschaltung von metallischen Verbindungsteilen auf ein Halbleitersubstrat aufgetragen ist, reißt, wenn es während des Betriebes der Halbleiteranordnung Temperaturschwankungen ausgesetzt ist, da die thermischen Ausdehnungskoeffizienten des Glases, der aus Metall bestehenden Verbindungsschicht und der. Oberfläche des Halbleiters voreinander verschieden sind. Aus diesem Grund wird das Glas vorzugsweise mit einem
PA 21/WB 38 401 - 6 -
909842/1215
BAD ORIGINAL
Metalloxid dotiert, um den thermischen Ausdehnungskoefisienten · zu beeinflussen, der direkt von der Menge des Metalloxids abhängt, die in das Siliziumdioxid eingebracht ist. Das Metalloxid ist ein Oxid der Elemente Bor, Arsen, Phosphor. Biese werden in der Form von Metallwasserstoffen, wie beispielsweise BpHg, AsH-z und Kombinationen davon zugesetzt, wobei sich diese Metallwasser3toffe thermisch mit dom l'etraäthylorthosilikat zersetzen und so den mit Metalloxid veränderten Siliciumdioxidüberzug 34 bilden.
Die Zersetzung wird allgemein wie folgt durchgeführt: Das als Überzug auf dem Halbleiterkörper zu verwendende Glas wird bis zu einer Teilchengröße von ungefähr 0,1 m zerkleinert. Die gemahlenen Teilchen werden dann mit einem organischen lö.sungsmittel oder Binder gemischt, so daß sich eiiie Suspension bildet, welche anschließend auf die äußere Oberfläche 36 des Zwischenüberzugs 28 aus Siliciumdioxid aufgebracht wird. Die auf die Halbleiterscheibe aufgebrachte Suspension wird mittels einer Zentrifuge verdickt und anschließend für eine nicht immer gleiche Zeitspanne auf die Temperatur erhitzt, bei der das Glas weich wird. Im wesentlichen handelt es sich dabei um einen Sintervorgang, bei dem das Glas kaum flüssig wird. Anschließend v/ird an dem Halbleiterkörper auf bekannte Art und \7eise die Photogravur vorgenommen, die Metallüberzüge und Ritzen werden sodann hergestellt, und schließlich der Halbleiterscheibe ihre äußere Form gegeben.
Der Überzug 34 wird vorzugsweise mit Hilfe einer Apparatur, wie sie in Abb. 3 dargestellt ist, durch thermische Ablagerung aufgebracht. Zwei oder mehrere Halbleiterscheiben 10 mit Zwischenüberzügen 28 aus Siliciumdioxid v/erden in ein Quarzrohr 54 gelegt, das sich in einem Ofen 56 befindet. Durch Röhren die allgemein mit 58 bezeichnet sind, können verschiedene Gase, wie Stickstoff (Np)» Arsenwasserstoff (AsH^), Phosphorwasserstoff (PH,), Borwasserstoff (B2Hg) und Sauerstoff sowie Tetraäthylorthosilikat über eine Zuleitung 62 in das Quarzrohr 54 gebracht
PA 21/V/E 38 401 ΛΛΛΛ , A - 7 -
909842/1215
v/erden. Dabei sind in jeder Röhre 58 Ventile und Durchflu."-messer 60 angeordnet. Der Überzug 34 wird auf den einzelnen Halbleitersubtraten durch, gleichzeitige Zersetzung dos Tetraäthylorthosilikats und der gasförmigen Mctallwasserstoffc wie beispielsweise Arsenwasserstoff, Phosphorwasserütoff oder Borwasserstoff aufgetragen.
Am folgenden Beispiel soll das erfindungsgemäße Verfahren näher erläutert werden.
Die mit einer Schutzschicht zu versehenden Halbleiteracheibon 10 werden in den Ofen 56 eingebracht, der bei einer Temperatur von mehr als 50O0C gehalten wird. Dann wird abgewartet, bi;j sich im Ofen ein Gleichgewicht in einer Stickstoff-Sauerstoff-Atmosphäre eingestellt hat. Sobald die Substrate die ITioö.erschlagstemperatur erreicht haben, wird gemessen, wieviel Sauerstoff mit dem Tetraäthylorthosilikat zufließt. Donn wird Arsenwasserstoff über einen Durchflußmesser 60 zugegeben und auf der Substratoberfläche niedergeschlagen, wobei sich der Arsenwasserstoff in Arsenoxid umwandelt, so daß sich ein geändertes Siliciumdioxidglas bildet, dessen Dicke durch die herrschende Temperatur und die Dauer des Niederschlags bestimmt wird. Daraufhin wird der Zufluß von Arsenwasserstoff und Sauerstoff unterbunden. Schließlich werden die Substrate aus dem Ofen herausgenommen.
Die pro Zeiteinheit zugeführte Menge der einzelnen Gase, die an der Bildung des dotierten Glasüberzugs beteiligt sind, ist in der folgenden Tabelle angegeben:
Tabelle
Stickstoff
1 fo AsH, in Nn Sauerstoff
02 in Si (OC2H5)4
Menge (Liter/Minute)
5)
0 9 8 4 2/1215
0,13 4 2
PA 21/Vffl 38 401
BAD ORIGINAL
Bei einer Temperatur von 500° C bildet sich ein Glasüberzug mit einer Dicke von 4000 Ä, wenn die Dauer der Gaszuführung 60 Minuten beträgt. Dementsprechend entsteht ein Glasuberzug von 6000 S. nach einer Gaszufuhr von 90 Minuten.
Die gleichen Filmdicken werden bei einem mit Boroxid dotierten Glasüberzug und bei einem mit Phosphoroxid dotierten Glasuberzug durch Niederschlag unter den oben angegebenen Bedingungen erzielt, mit der Ausnahme, daß die Strömungsmenge des B2Hg 0,05 Liter/Minute (1$ BpHg in Stickstoff) und die Strömungsmenge von PH, 0,13 Liter/Minute ( 1$ PH* in Stickstoff) beträgt. Die Durchschlagsfeldstärke der oben angegebenen Glasüberzüge beträgt etwa 10 V/100 Ä. Dies stimmt gut mit den bekannten Vierten etwa für thermisch gewachsenes Siliciumdioxid überein. 3s v/erden sowohl Substrate .aus Siliciumdioxid als auch aus mit Glas überzogenem Aluminiumoxid (AIpO,) mit aufgedampften Metallverbindungen aus Aluminium und einer Chrom-Gold_Legierung verwendet. Die mit Glas überzogenen keramischen Subsirite entsprechen jenen, die üblicherweise bei der Herstellung von gedruckten Mikrominiaturschaltungen mit hoher Dichte benutzt v/erden. Die in den Ausführungsbeispielen dargestellten Bauteile werden schließlich periodischen Temperaturschwankungen zwischen -50° C und 200° C ausgesetzt. Es zeigen sich keine Sprünge oder Risse im Glasuberzug. Darüber hinaus kann ein weiterer Schutzüberzug 64 auf den Überzug 54 aufgebracht werden (Abb. 2), wobei die oben angegebenene Niederschlagsmethode Verwendung findet. Diese zweite Schutzschicht hat den Zweck, die Leiter 46,48 und 50 der zweiten Ebene dicht abzuschließen.
Das erfindungsgemäße Verfahren kann zur Bildung bzw. zum Niederschlag dünner Glasüberzüge auf der aktiven Oberfläche einer Halbleiterscheibe verwendet werden, auf der sich aus Metall bes-öiende Verbindungselemente befinden. Es bewirkt eine
PA 21/WE 38 401 - 9 -
909842/1215
gute, hermetische Abdichtung des Halbleiters und/oder stellt a5 eine zweite Ebene für den Niederschlag von Verbindungselementen oder von passiven Dünnfilmkomponenten her. Hierzu wird von der thermischen Zersetzung von Tetraäthyloxisilan für den Niederschlag eines Siliciumdioxid-Glasüberzugs und der gleichzeitigen thermischen Zersetzung eines gasförmigen Metallwasserstoffes für die Dotierung des Überzugs mit einem Metalloxid Gebrauch gemacht, um den thermischen Ausdehnungskoeffizienten·der aufgebrachten Glasschicht zu ändern. Das Glas entsteht in einem offenen Strömungssystem und bei einer Temperatur, die mehrere hundert Grad unter der Temperatur liegt, bei der das Glas weich wird.
Das erfindungsgemäße Verfahren weist verschiedene Vorteile aufi Sine Schutzschicht aus Glas wird direkt auf der aus Oxid-Metall bestehenden Verbindungsfläche eines Halbleitersubstrates durch thermische Zersetzung aufgebracht. Die Dicke des Glasfiims läßt sich leicht durch eine Temperatur-Zeit Beziehung steuern. Der thermische Ausdehnungskoeffizient des ö Q-lases kann durch Steuerung des während der Bildung des Glases zugeführten gasförmigen Metaliwasserstoffes beeinflußt werden. Der Glasüberzug kann schließlich noch als Dielektrikum in einer mehrschichtigen Anordnung Verwendung finden.
20 Patentansprüche 3 figuren
PA 21/ViE 38 401
i 0 i 8 4 2 / 1 2 1
ι υ -

Claims (1)

  1. - ίο - . ■
    Patentansprüche
    y/ί In einem Gehäuse angeordnete Mikroschaltung mit einer Halbleiterscheibe, auf deren Oberfläche mindestens ein metallischer leiter vorgesehen ist, dadurch gekennzei.chnet, daß auf der Oberfläche der Halbleiterscheibe und auf dem metallischen Leiter ein Überzug aus keramischem Material aufgebracht und und daß der thermische Ausdehnungskoeffizient des Überzugs etwa gleich dem thermischen Ausdehnungskoeffizienten des metallischen Leiters ist.
    2. Mikroschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Überzug aus einem Siliciumdioxidglas besteht und ein Metalloxid enthält, das ein Oxid eines der Elemente Bor, Arsen oder Phosphor ist.
    3. Mikroschaltung nach Anspruch 1 oder 2,dadurch gekennzeichnet, daß der Überzug eine Dicke zwischen etwa 4000 £ und 6000 Ä* hat.
    4. Mikroschaltung nach einem der Ansprüche 1 bis 5? d a durch gekennzeichnet, daß die Halbleiterscheibe einen Zwischenüberzug aus SiliciusiCioxicl aufteilst, und daß der Leiter im Zwischenüberzug zwischen dsm Zwisolienüberzug und dem Überzug aus keramischem Material angeoifflaet ist.
    5. Mikroschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß auf der Oberfläche der Halbleiterscheibe ein metallisches Verbindungsmuster angeordnet ist, daß sich zw:ee'ien der Halbleiterscheibe und dem Überzug aus Siliaiiimäioxid eine Schicht aus Aluminiumoxid befindet, un-i ca'l auf dem Überzug aus Siliciumdioxid
    G 4
    ein Überzug angebracht ist, der aus Siliciumdioxid und einem Metalloxid besteht, das ein Oxid eines der Elemente Bor, Arsen, Phosphor und von Kombinationen derselben ist.
    6_. Verfahren zur Herstellung einer in einem Gehäuse angeordneten Mikroschaltung nach Anspruch 1, dadurch gekennzeichne t, daß auf die Oberfläche einer Halbleiterscheibe zuerst mindestens ein metallischer Leiter aufgebracht wird, daß auf der Oberfläche der Halbleiterscheibe und auf dem metallischen Leiter ein Überzug aus isolierendem Material aufgetragen v/ird, wobei der thermische Ausdehnungskoeffizient des Überzugs^ gleich dem des metallischen Leiters ist.
    7. "verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Überzug aus isolierendem Material durch thermische Zersetzung einer gasförmigen chemischen Verbindung aufgebracht v/ird, die in Siliciumdioxid zerfällt, während gleichzeitig die thermische Zersetzung eines gasförmigeii Metallwasserstoffs so durchgeführt wird, daß im Siliciumdioxid ein Metalloxid entsteht, um den thermischen Ausdehnungskoeffizienten des Siliciumdioxids zu ändern.
    8. Verfahren nach Anspruch 6 und/oder 7, dadurch gekennzeichnet, daß als gasförmige chemische Verbindung Tctraäthylorthosilikat verwendet wird, und daß als gasförmiger Metallwasserstoff eine \7asscrst=?off~ verbindung mindestens eines der Elemente Bor, Arsen, Phosphor verwendet wird.
    9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die thermische Zersetzung
    PA 21/Yffi 38 401 - 12 -
    909842/1215
    BAD ORIGINAL
    im Temperaturbereich sv/isehen 500° G und 900°Ü stattfindet.
    10. Verfahren nach einem der Ansprüche 6 bis 9?" ö. a d u r c h g e 3c ο η η ζ ο i c h nc t, daß als Metalloxid ein Boroxid verwendet v/ird.
    909842/1215
DE19691913995 1968-03-21 1969-03-19 Mikroschaltung mit Gehaeuse Granted DE1913995A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US71505068A 1968-03-21 1968-03-21

Publications (1)

Publication Number Publication Date
DE1913995A1 true DE1913995A1 (de) 1969-10-16

Family

ID=24872483

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691913995 Granted DE1913995A1 (de) 1968-03-21 1969-03-19 Mikroschaltung mit Gehaeuse

Country Status (3)

Country Link
US (1) US3584264A (de)
DE (1) DE1913995A1 (de)
GB (1) GB1269341A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838442A (en) * 1970-04-15 1974-09-24 Ibm Semiconductor structure having metallization inlaid in insulating layers and method for making same
US3766445A (en) * 1970-08-10 1973-10-16 Cogar Corp A semiconductor substrate with a planar metal pattern and anodized insulating layers
US3833919A (en) * 1972-10-12 1974-09-03 Ncr Multilevel conductor structure and method
US3978578A (en) * 1974-08-29 1976-09-07 Fairchild Camera And Instrument Corporation Method for packaging semiconductor devices
DE2506457C3 (de) * 1975-02-15 1980-01-24 S.A. Metallurgie Hoboken-Overpelt N.V., Bruessel Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht
US4096521A (en) * 1976-07-08 1978-06-20 Motorola Inc. Protective coating for high voltage devices
US4275409A (en) * 1977-02-28 1981-06-23 International Business Machines Corporation Phosphorus-nitrogen-oxygen composition and method for making such composition and applications of the same
US5026667A (en) * 1987-12-29 1991-06-25 Analog Devices, Incorporated Producing integrated circuit chips with reduced stress effects
US5314845A (en) * 1989-09-28 1994-05-24 Applied Materials, Inc. Two step process for forming void-free oxide layer over stepped surface of semiconductor wafer
US5166101A (en) * 1989-09-28 1992-11-24 Applied Materials, Inc. Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer
EP0570720A1 (de) 1992-05-20 1993-11-24 Sumitomo Electric Industries, Ltd. Leitendes oder superleitendes stabilisiertes Kohlenstoff-Cluster-Material sowie Herstellung und Verwendung
US5895228A (en) * 1996-11-14 1999-04-20 International Business Machines Corporation Encapsulation of organic light emitting devices using Siloxane or Siloxane derivatives
KR100514527B1 (ko) * 2002-12-30 2005-09-13 동부아남반도체 주식회사 반도체 소자 및 그 제조방법
US8440012B2 (en) 2010-10-13 2013-05-14 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for acoustic wave devices
US8313985B2 (en) * 2010-10-21 2012-11-20 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for power amplifiers in RF circuits

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3303399A (en) * 1964-01-30 1967-02-07 Ibm Glasses for encapsulating semiconductor devices and resultant devices
US3247428A (en) * 1961-09-29 1966-04-19 Ibm Coated objects and methods of providing the protective coverings therefor
US3392312A (en) * 1963-11-06 1968-07-09 Carman Lab Inc Glass encapsulated electronic devices
US3419765A (en) * 1965-10-01 1968-12-31 Texas Instruments Inc Ohmic contact to semiconductor devices
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof

Also Published As

Publication number Publication date
US3584264A (en) 1971-06-08
GB1269341A (en) 1972-04-06

Similar Documents

Publication Publication Date Title
DE1913995A1 (de) Mikroschaltung mit Gehaeuse
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE2931032A1 (de) Halbleiteranordnung
DE1564336A1 (de) Isolierung fuer Halbleiter
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE1223951B (de) Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen
DE2636580A1 (de) Oberflaechengeschuetzter, verkapselter halbleiter und verfahren zu seiner herstellung
DE1950126A1 (de) Verfahren zur Aufringung isolierender Filme und elektronische Bauelemente
DE2019655A1 (de) Verfahren zur Halbleiterherstellung und zur Herstellung eines dotierten metallischenLeiters
DE1640486C3 (de) Verfahren zum reaktiven Zerstäuben von elementarem Silicium
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE19681430B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2207264A1 (de) Halbleiterschaltung mit drei Anschlußebenen und Verfahren zu ihrer Herstellung.
DE2249832A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE2654979C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1589899B2 (de) Halbleiteranordnung mit einem mehrschichtigen Isolierfilm und Verfahren zu ihrer Herstellung
DE2224515B2 (de) Verfahren zum verdichten von silikatglaesern
DE2059116B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3929789A1 (de) Integrierte hybridschaltung und verfahren zu ihrer herstellung
DE2148120C3 (de) Verfahren zum Niederschlagen von Glasfilmen
DE1789204C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2747474A1 (de) Halbleiterbauelement
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE1237400C2 (de) Verfahren zum Vakuumaufdampfen eines feuchtigkeitsfesten isolierenden UEberzuges aufHalbleiterbauelemente, insbesondere auf Halbleiterbauelemente mit pn-UEbergang

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977