DE2506457C3 - Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht - Google Patents

Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht

Info

Publication number
DE2506457C3
DE2506457C3 DE2506457A DE2506457A DE2506457C3 DE 2506457 C3 DE2506457 C3 DE 2506457C3 DE 2506457 A DE2506457 A DE 2506457A DE 2506457 A DE2506457 A DE 2506457A DE 2506457 C3 DE2506457 C3 DE 2506457C3
Authority
DE
Germany
Prior art keywords
layer
semiconductor wafer
cover layer
doped
silicone emulsion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2506457A
Other languages
English (en)
Other versions
DE2506457A1 (de
DE2506457B2 (de
Inventor
Hans Dipl.-Phys. Dr. 6380 Bad Homburg Jaeger
Emil 6236 Eschborn Seipp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sa Metallurgie Hoboken-Overpelt Nv Bruessel
Original Assignee
Sa Metallurgie Hoboken-Overpelt Nv Bruessel
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sa Metallurgie Hoboken-Overpelt Nv Bruessel filed Critical Sa Metallurgie Hoboken-Overpelt Nv Bruessel
Priority to DE2506457A priority Critical patent/DE2506457C3/de
Priority to US05/657,317 priority patent/US4075044A/en
Priority to GB5822/76A priority patent/GB1510597A/en
Priority to FR7604013A priority patent/FR2301094A1/fr
Publication of DE2506457A1 publication Critical patent/DE2506457A1/de
Publication of DE2506457B2 publication Critical patent/DE2506457B2/de
Application granted granted Critical
Publication of DE2506457C3 publication Critical patent/DE2506457C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H01L21/246—Alloying of electrode materials with AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/007—Autodoping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Led Devices (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe oder auf einer auf ihr befindlichen Schicht, bei dem eine dotierte Silikon-Emulsion durch Zentrifugalkraft auf einer Oberfläche der Halbleiterscheibe oder der Schicht verteilt und danach durch Trocknen und Erhitzen zu der Abdeckschichl erhärtet wird.
Ein derartiges Verfahren ist aus der DFi-OS 1961077 bekannt.
Es sind bereits Emulsionen bekannt, die auf Halbleitermaterialien durch Zcntrifugalbeschichtung, Sprühen oder Tauchen aufgebracht werden können und die silikatische Schichten ergeben, wenn sie ge= trocknet und ausgeheizt werden. Auch dotierte EnI IiI'■« siorien sind handeisübiichj bei denen die Schicht nicht nur aus SiO2 besteht, sondern aus mit Phosphor, Arsen, Antimon oder Bor angereichertem SiO2, Dabei sollen die genannten Zusätze in der Regel aus der Silikatbasis in den darunterliegenden Halbleiter eindiffundieren.
Diese bekannten Schichten haben jedoch den Nachteil, daß sie bei höheren Temperaturen Risse zeigen, wenn sie dicker als ca. 0,1 bis 0,2 μτη ausgebildet werden. Dadurch ist ihre Brauchbarkeit für die meisten Anwendungszwecke stark eingeschränkt.
Aus der DE-OS 1961077 ist es über den Oberbegriff des Anspruches 1 hinaus bekannt, die Silikon-Emulsion mit Phosphor zu dotieren. Aus der DE-OS 2302148 ist eine auf einer Halbleiterscheibe befindliin ehe silikatische Abdeckschicht bekannt, deren Temperaturkoeffizient weitgehend mit demjenigen der Halbleiterscheibe übereinstimmt.
Der Erfindung liegt nun die Aufgabe zugrunde, bei einem Verfahren der eingangs genannten Art die silir, katische Abdeckschicht auf der Halbleiterscheibe derartig aufzubringen, daß selbst bei hohen Temperaturen eine Rißbildung mit Sicherheit vermieden wird. Darüber hinaus war es verlangt, die Schier., mit möglichst einfachen Mitteln und in wirtschaftlicher Weise ■?'> aufzubringen.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die dotierte Silikon-Emulsion durch Mischen einer reinen, nicht dotierten Silikon-Emulsion mit einer hochdotierten Silikon-Emulsior in einem derarti- >> gen Mischungsverhältnis hergestellt wird, daß der Temperaturkoeffizient der Abdeckschicht weitgehend mit demjenigen der Halbleiterscheibe übereinstimmt.
Die mit der Erfindung erzielten Vorteile bestehen «ι insbesondere darin, daß es selbst bei den hier in Rede stehenden komplizierten Systemen gelingt, den Ausdehnungskoeffizient der Abdeckschicht nicht nur für eine bestimmte Temperatur mit demjenigen der Halbleiterscheibe in Übereinstimmung zu bringen, i'i sondern für einen weiten Temperaturbereich. Überraschend ist dabei insbesondere die Übereinstimmung der nichtlinearen Temperaturkoeffizienten von Abdeckschicht und Substrat über den erforderlichen großen Temperaturbereich von etwa 0° bis 800° C, wie 4Ii er bei dem erfindungsgemäßen Herstellungsverfahren auftritt.
Nach einer weiteren Ausbildung der Erfindung ist die hochdotierte Silikon-Emulsion mit Phosphor dotiert.
i'i Die Halbleiterscheibe kann gemäß einer weiteren Ausgestaltung der Erfindung aus Germanium bestehen und einseitig, nämlich auf ihrer sogenannten Rückseite, mit der silikatischen Abdeckschicht und auf ihrer Vorderseite mit einer Epitaxie-Schicht aus ν» einem Verbindungshalbleiter, wie Ga As und/oder aus einer GaAsP-Mischung, versehen werden.
Nach einer weiteren Ausbildung der Erfindung werden der von der dotierten Silikon-Emulsion auf der Germanium-Scheibe gebildete Randwulst nach Vi dem Härten der Abdeckschicht abgeätzt und die dabei freigelegte Halbleiteroberflache ebenso wie die Vorderseite der Halbleiterscheibe epitaxial beschichtet.
Gemäß einer weiteren Ausgestaltung der Erfindung wird die Abdeckschicht bei einer Temperatur M) zwischen 250" C und 350" C erhärtet.
Ausfuhrungsbeispiele der Erfindung werden im folgenden näher beschrieben·,
Eine nichtdotierte reine Silikonerriulsion, die durch Temperaturbehandlung hi SiO2 umwandelbar ist, wird hö mit eifier dotierten Emulsion von hoher DotiefUngs* konzentration so gemischt, daß das bei dem anschlie* ßenderi Trödkriüngs^ und Erliitzufigsvorgang entstehende Glas einen Ausdehnungskoeffizienten an-
nimmt, der demjenigen der jeweils beschichteten Halbleiterscheibe weitgehend angepaßt ist. Überraschenderweise hat es sich gezeigt, daß dies durch Änderung des Mischungsverhältnisses der Emulsionen möglich ist und daß durch diese Maßnahme eine Rißbildung beim späteren Erhitzen verhindert wird.
Das reine SiO2 hat einen sehr geringen Ausdehnungskoeffizienten (α = 5,4· 1CT7° C"1 bei 20° C). Ge und GaAs haben nahezu übereinstimmende Ausdehnungskoeffizienten (5,5 · 1O"60 Cr1 bei 20° C und 6,7 · 10"6° C"1 bei 300° C). Silizium liegt mit α = 4,2 · 10"6° C"1 bei 20° C niedriger als Ge und GaAs.
Dotierte Silikonemulsionen ergeben Silikagläser, die in allen Fällen größere Ausdehnungskoeffizienten haben als SiO2. Die Zugabe von P, As, Sb, B, Ga und ähnlichen Elementen zu den Silikon-Emulsionen ist üblich; solcherart dotierte Emulsionen sind bis zu hohen Dotierungskonzentrationen, wie sie in Gläsern üblich sind, im Handel.
Ein Problem haisichtlich der Ausdehnungskoeffizienten α ist noch folgendes:
Der Ausdehnungskoeffizient ist nicht temperaturunabhängig; außerdem gleicht der Temperaturverlauf des Ausdehnungskoeffizienten einkristalliner Halbleiter, nicht dem Temperaturverlauf des Ausdehnungskoeffizienten amorpher Gläser, auch dann nicht, wenn diese Koeffizienten z. B. bei Raumtemperatur gleich sind. Die Anpassung der α-Werte muß also derart erfolgen, daß die Mittelwerte von a{ T) beider Stoffe über das interessierende Temperaturintervall von RaunUwiriperatur bis zur Prozeßtemperatur (Diffusion, Epitaxie, Tampering) möglichst gut übereinstimmen.
Bei den Emulsionsglasschichien k \Timt hinzu, daß sie sich beim ersten Aufheizen noch in ihrer Zusammensetzung ändern, so daß irreversible Verschiebungen im Ausdehnungskoeffizienten möglich sind.
Zur Durchführung des erfindungsgemäßen Verfahrens ist es wichtig, daß die Mischung aus reiner Silikonemulsion E1 und aus hochdotierter Silikonemulsion E2 dadurch auf einem bestimmten Halbleiter optimiert wird, daß Mischungsreihen dem interessierenden Temperaturprozeß unterzogen werden. Im einzelnen läßt sich dies wie folgt verwirklichen:
Auf polierte Halbleiterscheibenoberflächen wenden Mischungen aus E1 und E1 mit schrittweise veränderter Zusammensetzung durch Zentrifugalbeschichtung wie beim Aufbringen von Photolack in gleicher Weise, d. h. mit einheitlicher Drehzahl und Drehdauer usw., aufgebracht. Am äußersten Rand der Scheibe bildet die Emulsion dabei einen Randwulst, der dicker ist als die Schicht auf der übrigen Scheibenoberfläche. Die Schicht entsteht als Rückstand aus der Emulsion, die in leichtflüchtigem Lösungsmittel, z. B. Äthylalkohol, gelöst ist. Der Randwulst zeigt eine Dicke von ca. 0,5 bis I μίτι, die übrige Schicht eine Dicke von etwa V1 dieses Wertes also ungefähr 0,15 bis 0,3 μιη. Da sich in dickeren Schichten Risse aufgrund fe'nlangepaßter Ausdehnungskoeffizienten eher zeigen als in dünnen, ist der Randwulst bei der Mischungsoptimierung als besonders empfindlicher Indikator nützlich,
Die Schicht wird nach dem Aufbringen zünächilt bei einer Temperatur von etwa 300° mindestens 10 Minuten lang ausgehärtet. Dann wird die Halbleiterscheibe mit der Schicht einer Temperaturbehandlung unter den Bedingungen öder unter noch ungünstigeren Bedingungen, z, B. unter noch höheren Temperaturen, unterzogen, für die die optimierte Schicht später eingesetzt werden soll. Nach dieser Behandlung wird die Scheibe auf Rißbildung in der Schicht, insbe-' sondere im Bereich des Randwulstes im Mikroskop untersucht. So läßt sich diejenige Mischungszusammensetzung der Emulsionen E1 und E1 finden, bei der die Rißbildung am geringsten ist. In der näheren Umgebung dieser Mischung setzt man nochmalr eine
i<> zweite Mischreihe mit geringer Variation der Mischungsverhältnisse an. So läßt sich die Emulsionsmischung mit optimaler Zusammensetzung für einen Halbleiter ermitteln.
Gibt es auch bei dieser Zusammensetzung noch
ι ϊ Risse, z. B. im Randwulst, so kann die Schicht dünner ausgebildet werden. Dazu wählt man entweder die Drehzahl beim Zentrifugalbeschichten höher oder man verdünnt die optimale Mischung mit einem Lösungsmittel, was an der Zusammensetzung der späte-
-'Ii ren Schicht nichts ändert, wohl aber an der Konzentration der gelösten Stoffe in der Emulsion.
Bei der Verwendung des erfindungsgemäßen Verfahrens zur Beschichtung von Halbleitersubstraten, wie etwa solchen aus GaAs oder Ge, genügen in der
J> Regel Testtemperaturen von 800° C bis 850° C und Glühzeiten von 1 bis 5 Stunden für die Testserie zur optimalen Anpassung der Schichtdotwrungs-Konzentration.
Das Emulsionsgemisch wird beispielsweise auf die
«ι stehende Halbleiterscheibe aufgetropft, so daß diese möglichst gleichmäßig beschichtet wird. Dann wird der »Spinner« gestartet, d. h. eine Maschine, die auch für das Beschichten von Halbleiterscheiben mit Photolack benutzt wird. Drehzahlen von 4000 bis 6000
ι· Umdrehungen pro Minute sind üblich, aber es kann sinnvoll mit Umdrehungsgeschwindigkeiten zwischen 3000 und ca. 11 000 Umdrehungen pro Minute gearbeitet werden. Davon hängt im wesentlichen die Schichtdicke ab. Schichtdicken von 0,1 bis 0,3 μηι in-
in nerhalbdes Randwulstes lasser, sich ir.it den im Handel verfügbaren Emulsionen herstellen.
Beispiel 1
Eine Germanium-Substratscheibe, die für das epi-
r. taxiale Abscheiden einer GaAs-Schicht bzw. von GaAs-GaAsP-Schichtfolgen in der erfindungsgemäßen Weise verwendet werden sollte, wurde mit einer silikatischen Abdeckschicht versehen. Bei einem solchen Verwendungszweck kommt es vor allem darauf
-,ο an, daß die Rückseite der Germaniumscheibe trotz der hohen Epitaxietemperatur und trotz der reaktiven Gase, wie z. B. HCl, völlig unbeschädigt und insbesondere rißfrei bleibt; durch Risse würde nämlich im mer wieder Germanium in Form flüchtiger Chloride
Vi in den Gasraum gelangen und das GaAs in unerwünschter Weise dotieren. Diese Erscheinung ist unter dem Begriff »Autodoping« bekannt. Zur Verhinderung des Autodopings wurde die Abdeckschicht in erfindungsgemäßer Weise auf der Ruckseite der Ger-
ho manium-Scheibe aufgebracht.
Zunächst wurde eine beidseitig polierte Germanium-Scheibe auf einer Seite wie folgt beschichtet: Nach Reinigung wurde die Scheibe niit der zu beschichtenden Seite nach oben auf den Ansaugtisch des
h$ Spinners gelegt. Es würde ein Teflontisch mit feinen Ansauglöchern von ca- 1 mm Durchmesser verwendet, damit selbst bei einer Scheibendicke Vört 300 μηί und weniger keine spürbaren Verbiegungen auftreten
konnten. Die zuvor durch Mischen hergestellte Emulsion wurde auf die stehende Scheibe mit Hilfe einer medizinischen Spritze, der ein feinporiges Filter vorgeschaltet war, aufgetropft. Auf das Germanium, das in diesem Fall eine (lOO)-Orientierung besaß, wurde eine Phosphorsilikat-Emulsion mit einer Nominalkonzentration von 8 · 1020cm~3 verwendet.
Unter der Nominalkonzentration wird im vorliegenden Fall nicht die Konzentration des Phosphors in der Emulsion oder in der Silikatschiebt, sondern die Grenzschichtkonzentration, die sich in einer mit dieser Schicht bedeckten Siliziumscheibe nach Diffusion bei 1200° C einstellt, verstanden. Ein Volumteil dieser Emulsion wurde mit 6 Volum teilen undotierter Silikon-Emulsion homogen gemischt.
Einige Tropfen dieser Emulsionsmischung genügten. Dann wurde der Ansaugtisch mit hoher Beschleunigung auf die gewünschte Drehzahl gebracht. Nach längstens 30 see hatte sich eine dünne, feste Silikatschicht gebildet, die auch bereits getrocknet war. Am Rand zeigte die Schicht einen verdickten Randwulsi von ca. 0,5 bis ! mm Breite. Diese Schicht wurde bei einer Temperatur von 300° C 20 ^'inuten lang ausgehärtet.
Da ein Randwulst wegen seiner Dicke besonders ü leicht zur Rißbildung neigt, wurde er weggeätzt. Dazu wurde die Silikatschicht innerhalb des Wulstes mit einer selbstklebenden PVC-Klarsichtfolie abgedeckt. Dieser Folienkreis wurde mit Hilfe eines Locheisens mit angepaßtem Durchmesser aus einer größeren Klebefolie ausgestanzt. Um Unterätzungen am Rand zu vermeiden, wurde die Scheibe mit Klebefolie 10 min auf 80° C erhitzt. Dann wurde das übersehende Silikat und vor allem der Randwulst weggeätzt, wozu Flußsäure diente. Die Klebefolie wurde danach π in Azeton abgelöst.
Anschließend wurde die unbedeckte Germanium-Seite für die Epitaxie vorbereitet. Dazu diente eine kurze Behandlung mit einem Ätzmittel, das zwar Germanium, nicht aber Silikatschichten wie SiO2 und dotiertes SiO2 angreift. Germanium soll dabei seine Politur nicht verlieren. 10%iges NaCN ist hierfür gut geeignet. In 2 Minuten trägt diese Lösung 150 A ab und hinterläßt keine Fremdatome. Eine solcherart aufgebrachte Silikatschicht auf Germanium übersteht 4j einen typischen GaAs- oder GaAsP-Epitaxieprozeß mit Temperaturen zwischen 65Γ"° C und 800° C und mit einer Zeitdauer bis zu 5 Stunden ohne Zerstörung und ohne undicht zu werden.
Die P-dotierte Silikatschicht ist ferner dazu geeig- -,0 net, als Schutzschicht für das Germanium-Substrat zu dienen, wenn nach dem Epitaxieprozeß noch Diffusionsvorgänge vorgesehen sind. So ist es z. B. üblich, in GaAsP-Schichten Zink einzudiffundieren. Wenn Zn aus der Gasphase mit Ge reagieren kann, kommt 5-, es zu lokaler L-egierungsbildung, die starke Verbiegungen der Scheibe sowie Risse hervorruft. Dios ist zu vermeiden. Die dotierte Silikatschicht verhindert diesen Zn-Angriff.
Ein Vorteil der Verwendung dieses dotierten bo Oxids, speziell wenn Phosphor als Dotierung benutzt wird, besteht also darin, daß es gleichzeitig als wirksame DiffUsionsmäske gegefl das Eindringen von Zn wirkt, was z. B. reines SiO, nicht ermöglichen würde. Dringt Zn in das Ge ein, so kommt es zu lokaler Legierungsbildung, zu Verbiegungen der Halbleiterscheibe und zu Rissen. Die Maskierung gegen Zink ist notwendig, wenn z. B. in GaAs p-Zönen zur Bildung von Dioden (p-n-Übergänge) eindiffundiert werden sollen; Zn ergibt p-Dotierung in GaAs.
Beispiel 2
Eine weitere wichtige Anwendungsart der erfindungsgemäß beschichteten Halbleiterscheibe, insbesondere mit einer P-dotierten Schicht, steht im Zusammenhang mit dem Zn-Diffusionsprozeß in GaAs, GaAsP oder GaP.
Es gibt hier grundsätzlich zwei Anwendungsarten:
a) Anwendung als Diffusionsmaske:
Auf die Halbleiterscheibe wird die Abdeckschicht, die in ihrem Ausdehnungskoeffizienten dem Halbleitermaterial angepaßt ist, durch Zentrifugalbeschichtung aufgebracht. Nach einer beispielsweise 10 bis 20 Minuten langen Aushärtung der Schicht an Luft bei beispielsweise 300° C kann nach Belieben mit Hilfe der bekannten Photolack-Ätztechnik eine Struktur an öffnungen eingeätzt werden. Durch diese als Diffusionsfenster wirkende öffnungen kann Zn oder auch eine andere Dozening, wie Cd, Se, S, Te, Sn usv/. aus verschiedenartigen Quellen eindiffundiert werden. Wichtig ist dabei, daß der angepaßte Ausdehnungskoeffizient die sogenannte laterale Diffusion längs der Grenzfläche Silikatschicht-Halbleiter auf ein Minimum reduziert, was für die Planartechnik mit H-V-Verbindungshalbleitern von größter Wichtigkeit ist.
b) Das zweite Anwendungsbeispiel des erfindungsgemäßen Verfahrens liegt in der Aufbringung der Abdeckschicht auf eine als Diffusionsquelle für Zn oder Cd, Se, S, Te, Sn usw. dienende, ebenfalls durch Zentrifugalbeschichtung erzeugte und mit dem jeweiligen Dotierstoff dotierte Silikon-Schacht. Die Phosphor-dotierte Abdeckschicht verhindert das Verschwinden des Dotierstoffs in die Gasphase. Die meisten der genannten Elemente weisen bei den Diffusionstemperaturen einen hohen Dampfdruck auf. Mit solchen abgedeckten Diffusionsquellenschichten läßt sich die Diffusion ohne den Schutz einer abgeschmolzenen Ampulle und somit vergleichsweise sehr billig in einem Strom aus reinem Schutzgas durchführen.
Beispiel 3
Es sollte in eine Halbleiterscheibe ein Legierungskontakt aus einem leicht schmelzenden Metall, z. B. In oder Sn, unter Verwendung einer sehr geringen Metallmenge hergestellt werden. In diesem Fall wurde das Metall bei Raumtemperatur in der jeweils gewünschten Dicke, (z. B. ca. 0,1 bis 1 μπι, auf den Halbleiter aufgedampft. Auf diese Schicht wurde noch dh silikatische Abdeckschicht aufgebracht. Sie wurde vorsichtig unterhalb des Metallschmelzpunktes an Luft ausgehärtet. Dann wurde die Temperatur erhöht und dadurch bei Überschreiten des Metallschmeizpunktes eine homogene Legierungsfront ohne die übliche Tröpfchenbildung erreicht. Ein ähnlicher Vorteil läßt sich mit einer solchen Schicht erzielen, wenn man leicht flüchtige Metalle, wie Zn, Cd; Hg usw., einlegieren will und ein vorheriges Wegdampfen vermeiden muß.
Mit Hilfe des erfindungsgemäßen Herstellungsverfahrens kann man also mit vergleichsweise geringem Aufwand und daher kostensparend auf Halbleiter-Substrate eine silikatische Abdeckschicht aufbringen,
die selbst bei Einwirkung hoher Temperaturen rißfrei bleibt. Dadurch wird, wenn es sich z. B. um eine Germaniumseheibe als Substrat für die GaAs öder GaAsP-Gasphasenepitaxie handelt, ein wirksamer Schutz gegen das Autodoping erzeugt. Die Vorteile der erfindungsgemäßen Maßnahmen werden auch durch einen Vergleich mit einer Abdeckung aus Siliziumnitrid Si3N4 deutlich, das ebenfalls eine wirksame Abdeckung ermöglicht, das aber nur durch aufwendige -Prozesse,·· vor allem durch pyrolytisches Abscheiden bei erhöhten Temperaturen öderdurch Sputtering auf das Ge aufgebracht wefdöii käiiii.
κι
Das beschriebene Aufbringen der gegen Alitodoping wirksamen Abdeckschicht mit Hilfe der Zentrifugalbeschichtüiig und des erfindungsgemäßen Verfahrens ist hingegen eine sehr preisgünstige uiid wehig personalkösteniniensive Methode. Die dazu notwendigen Vorrichtungen sind handelsüblich und vergleichsweise billig.
Außerdem kann eine nicht einwandfreie Schicht der erfindungsgemäß hergestellten Art sauber, schnell und zerstörungsfrei von der polierten Oe-Fläche mit Hilfe von Flußsäure abgelöst werden, was mit dem Si3N4 nur sehr langsam geht.
109 684/257

Claims (5)

Patentansprüche:
1. Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe oder auf einerauf ihr befindlichen Schicht, bei dem eine dotierte Silikon-Emulsion durch Zentrifugalkraft auf einer Oberfläche der Halbleiterscheibe oder der Schicht verteilt und danach durch Trocknen und Erhitzen zu der Abdeckschicht erhärtet wird, dadurch gekennzeichnet, daß die dotierte Silikon-Emulsion durch Mischen einer reinen, nicht dotierten Silikon-Emulsion mit einer hochdotierten Silikon-Emulsion in einem derartigen Mischungsverhältnis hergestellt wird, daß der Temperaturkoeffizient der Abdeckschicht weitgehend mit demjenigen der Halbleiterscheibe übereinstimmt
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die hochdotierte Silikon-Emulsion mit Phosphor dotiert ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Halbleiterscheibe aus Germanium besteht und daß die Halbleiterscheibe einseitig, nämlich auf ihrer sogenannten Rückseite, mit der silikatischen Abdeckschicht und auf ihrer Vorderseite mit einer Epitaxie-Schicht aus einem Verbindungshalbleiter, wie aus GaAs und/oder aus einer GaAsP-Mischung versehen wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der von der dotierten Silikon-Emulsion auf der Germanium-Scheibe gebildete Randwulst nach dem Härten der Abdeckschicht abgeätzt wird und daß die dabei freigelegte Halbleiter-Oberfläche ebenso wie die Vorderseite der Halbleiterscheibe epitaxial beschichtet wird.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Abdeckschicht bei einer Temperatur zwischen 250° C und 350° C erhärtet wird.
DE2506457A 1975-02-15 1975-02-15 Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht Expired DE2506457C3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE2506457A DE2506457C3 (de) 1975-02-15 1975-02-15 Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht
US05/657,317 US4075044A (en) 1975-02-15 1976-02-11 Method of producing a siliceous cover layer on a semiconductor element by centrifugal coating utilizing a mixture of silica emulsions
GB5822/76A GB1510597A (en) 1975-02-15 1976-02-13 Methods of forming covering layers of silicate on semiconductor wafers
FR7604013A FR2301094A1 (fr) 1975-02-15 1976-02-13 Procede de

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2506457A DE2506457C3 (de) 1975-02-15 1975-02-15 Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht

Publications (3)

Publication Number Publication Date
DE2506457A1 DE2506457A1 (de) 1976-09-02
DE2506457B2 DE2506457B2 (de) 1979-05-23
DE2506457C3 true DE2506457C3 (de) 1980-01-24

Family

ID=5938984

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2506457A Expired DE2506457C3 (de) 1975-02-15 1975-02-15 Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht

Country Status (4)

Country Link
US (1) US4075044A (de)
DE (1) DE2506457C3 (de)
FR (1) FR2301094A1 (de)
GB (1) GB1510597A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236948A (en) * 1979-03-09 1980-12-02 Demetron Gesellschaft Fur Elektronik Werkstoffe Mbh Process for doping semiconductor crystals
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
DE2944180A1 (de) * 1979-11-02 1981-05-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht
JPS5676538A (en) * 1979-11-28 1981-06-24 Sumitomo Electric Ind Ltd Formation of insulating film on semiconductor substrate
NL8403459A (nl) * 1984-11-13 1986-06-02 Philips Nv Werkwijze en inrichting voor het aanbrengen van een laag van fotogevoelig materiaal op een halfgeleiderschijf.
DK170189B1 (da) * 1990-05-30 1995-06-06 Yakov Safir Fremgangsmåde til fremstilling af halvlederkomponenter, samt solcelle fremstillet deraf
US6790125B2 (en) * 2000-12-11 2004-09-14 International Business Machines Corporation Backside integrated circuit die surface finishing technique and tool
US7405002B2 (en) * 2004-08-04 2008-07-29 Agency For Science, Technology And Research Coated water-soluble nanoparticles comprising semiconductor core and silica coating

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3212921A (en) * 1961-09-29 1965-10-19 Ibm Method of forming a glass film on an object and the product produced thereby
US3303399A (en) * 1964-01-30 1967-02-07 Ibm Glasses for encapsulating semiconductor devices and resultant devices
US3298879A (en) * 1964-03-23 1967-01-17 Rca Corp Method of fabricating a semiconductor by masking
DE1544264C3 (de) * 1965-07-01 1974-10-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von Halbleiterschichten durch Abscheiden aus der Gasphase
US3461550A (en) * 1965-09-22 1969-08-19 Monti E Aklufi Method of fabricating semiconductor devices
US3492174A (en) * 1966-03-19 1970-01-27 Sony Corp Method of making a semiconductor device
US3584264A (en) * 1968-03-21 1971-06-08 Westinghouse Electric Corp Encapsulated microcircuit device
US3542572A (en) * 1968-06-24 1970-11-24 Corning Glass Works Germania-silica glasses
US3632434A (en) * 1969-01-21 1972-01-04 Jerald L Hutson Process for glass passivating silicon semiconductor junctions
JPS4929099B1 (de) * 1970-03-27 1974-08-01
US3850686A (en) * 1971-03-01 1974-11-26 Teledyne Semiconductor Inc Passivating method
US3928225A (en) * 1971-04-08 1975-12-23 Semikron Gleichrichterbau Glass forming mixture with boron as the doping material for producing conductivity zones in semiconductor bodies by means of diffusion
US3789023A (en) * 1972-08-09 1974-01-29 Motorola Inc Liquid diffusion dopant source for semiconductors
US3969168A (en) * 1974-02-28 1976-07-13 Motorola, Inc. Method for filling grooves and moats used on semiconductor devices

Also Published As

Publication number Publication date
GB1510597A (en) 1978-05-10
FR2301094B1 (de) 1982-10-08
FR2301094A1 (fr) 1976-09-10
DE2506457A1 (de) 1976-09-02
US4075044A (en) 1978-02-21
DE2506457B2 (de) 1979-05-23

Similar Documents

Publication Publication Date Title
DE2812658C3 (de) Verfahren zum selektiven Diffundieren von Aluminium in ein Einkristall-Siliciumhalbleitersubstrat
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
DE2013576B2 (de) Verfahren zum Aufbringen von dotierten und undotierten Kieselsaure filmen auf Halbleiteroberflachen
DE2506457C3 (de) Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE2531003A1 (de) Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht
DE3024295C2 (de) Ionenmessfühler und Verfahren zu dessen Herstellung
DE2239687C3 (de) Verfahren zum Ätzen eines mehrschichtigen Halbleiterkörpers mit einem flüssigen Ätzmittel
DE1589899A1 (de) Halbleiteranordnung mit isolierender Oberflaechenschicht auf einem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE2316520C3 (de) Verfahren zum Dotieren von Halbleiterplättchen durch Diffusion aus einer auf das Halbleitermaterial aufgebrachten Schicht
DE19633184B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit durch Ionenimplantation eingebrachten Fremdatomen
DE2944180A1 (de) Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht
DE1514888B1 (de) Verfahren zum Herstellen eines planaren Germaniumtransistors
DE2754833A1 (de) Phosphordiffusionsverfahren fuer halbleiteranwendungen
DE2230749B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1614358C3 (de) Verfahren zum Herstellen einer Ätzmaske für die Ätzbehandlung von Halbleiterkörpern
DE1764372C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2211875B2 (de)
DE1614135C2 (de) Verfahren zum Herstellen eines aus zwei übereinanderliegenden Siliciumdioxid-Schichten unterschiedlicher Ätzbarkeit in ein und demselben Ätzmittel bestehenden Ätzmaske hoher Genauigkeit
DE1614691A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen nach der Planartechnik unter Verwendung von Bor als Dotierungsmaterial
EP0479837A1 (de) Verfahren zum herstellen eines verlustarmen, optischen wellenleiters in einer epitaktischen silizium-schicht
DE2331516A1 (de) Verfahren zur herstellung von tiefdiffundierten halbleitenden bauteilen
DE1098316B (de) Verfahren zum Herstellen einkristalliner UEberzuege aus dotierten Halbleitergrundstoffen durch Aufdampfen im Vakuum
DE1614691C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1514888C (de) Verfahren zum Herstellen eines planaren Germaniumtransistors

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee