DE2506457A1 - Verfahren zur herstellung einer silikatischen abdeckschicht auf einer halbleiterscheibe durch zentrifugalbeschichtung - Google Patents

Verfahren zur herstellung einer silikatischen abdeckschicht auf einer halbleiterscheibe durch zentrifugalbeschichtung

Info

Publication number
DE2506457A1
DE2506457A1 DE19752506457 DE2506457A DE2506457A1 DE 2506457 A1 DE2506457 A1 DE 2506457A1 DE 19752506457 DE19752506457 DE 19752506457 DE 2506457 A DE2506457 A DE 2506457A DE 2506457 A1 DE2506457 A1 DE 2506457A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
silicate
emulsion
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752506457
Other languages
English (en)
Other versions
DE2506457B2 (de
DE2506457C3 (de
Inventor
Hans Dipl Phys Dr Jaeger
Emil Seipp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Metallurg Hoboken Overpelt N V
Original Assignee
Metallurg Hoboken Overpelt N V
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Metallurg Hoboken Overpelt N V filed Critical Metallurg Hoboken Overpelt N V
Priority to DE2506457A priority Critical patent/DE2506457C3/de
Priority to US05/657,317 priority patent/US4075044A/en
Priority to GB5822/76A priority patent/GB1510597A/en
Priority to FR7604013A priority patent/FR2301094A1/fr
Publication of DE2506457A1 publication Critical patent/DE2506457A1/de
Publication of DE2506457B2 publication Critical patent/DE2506457B2/de
Application granted granted Critical
Publication of DE2506457C3 publication Critical patent/DE2506457C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H01L21/246—Alloying of electrode materials with AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/007—Autodoping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Led Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

P_4178-01 - 1/75 6, Februar 1975
KDB/UBE
BATTELLE - INSTITUT EeV„, Frankfurt/Main
Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe durch Zentrifugalbeschichtung
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe, bei dem eine Emulsion durch Zentrifugalkraft auf der Scheibe verteilt und danach durch Trocknen und Erhitzen erhärtet wird.
60983 6/0739
Es sind bereits Emulsionen bekannt, die auf Halbleitermaterialien durch Zentrifugalbeschichtung, Sprühen oder Tauchen aufgebracht werden können und die silikatische Schichten ergeben, wenn sie getrocknet und ausgeheizt werdeno Auch dotierte Emulsionen sind handelsüblich, bei denen die Schicht nicht nur aus SiO2 besteht, sondern aus mit Phosphor, Arsen, Antimon oder Bor angereichertem SiO2*- Dabei sollen die genannten Zusätze in der Regel aus der Silikatbasis in den darunterliegenden Halbleiter eindiffundieren.
Diese bekannten Schichten haben jedoch den Nachteil, daß sie bei höheren Temperaturen Risse zeigen, wenn, sie dicker als ca. 0,1 bis 0,2 /um ausgebildet werden. Dadurch ist ihre Brauchbarkeit für die meisten Anwendungszwecke stark eingeschränkt.
Der Erfindung liegt nun die Aufgabe zugrunde, eine silikatische Abdeckschicht auf einer Halbleiterscheibe derart aufzubringen, daß eine Rißbildung selbst bei hohen Temperaturen mit Sicherheit vermieden wird» Darüber hinaus sollte es möglich sein, die Schicht mit möglichst einfachen Mitteln und in wirtschaftlicher Weise aufzubringen.
Es hat sich nun herausgestellt, daß diese Aufgabe in technisch fortschrittlicher Weise dadurch gelöst werden kann, daß bei einem Verfahren der eingangs genannten Art eine
60983 6/0739
nichtdotierte reine Silikonemulsion und eine hochdotierte Silikon-Emulsion so miteinander vermischt werden, daß die beim Härten auf der Halbleiterscheibe entstehende Glasschicht einen Temperaturkoeffizienten aufweist, der weitgehend mit dem Temperaturkoeffizienten des Halbleitermaterials übereinstimmt»
Nach einer vorteilhaften Ausführungsart der Erfindung wird zur Dotierung der Emulsion Phosphor verwendet»
Nach einer weiteren Ausführungsart des erfindungsgemäßen Verfahrens wird die silikatische Abdeckschicht zur Rückseiten-Abdeckung einer Germanium-Scheibe verwendet, deren Vorderseite mit einer Epitaxieschicht aus einem Verbindungshalbleiter, wie aus GaAs und/oder aus einer GaAsP-Mischung, versehen ist.
Der von dem Emulsionsgemisch auf der Germanium-Scheibe gebildete Randwulst kann in weiterer Ausgestaltung der Erfindung nach dem Erhärten der Abdeckschicht abgeätzt werden, wobei dann die freigelegte Halbleiter-Oberfläche ebenso wie die Vorderseite der Halbleiterscheibe epitaxial beschichtet wird.
Die Erhärtung der durch Zentrifugalbeschichtung aufgebrachten Abdeckschicht wird vorteilhafter Weise bei einer Temperatur zwischen 250°C und 35O°C durchgeführt»
609836/0739
Weitere Merkmale, Vorteile und Anwendungsmöglichkeiten der Erfindung gehen aus der folgenden Darstellung einiger Besonderheiten sowie aus den geschilderten Ausführungsbeispielen hervor»
Eine sehr wesentliche Maßnahme bei der Durchführung des erfindungsgemäßen Herstellungsverfahrens besteht also darin, daß eine nichtdotierte reine Silikonemulsion, die durch Temperaturbehandlung in SiO2 umwandelbar ist, mit einer dotierten Emulsion von hoher Dotierungskonzentration so gemischt wird, daß das bei dem anschließenden Trocknungs- und ErhitzungsVorgang entstehende Glas einen Ausdehnungskoeffizienten annimmt, der demjenigen der jeweils beschichteten Halbleiterscheibe weitgehend angepaßt ist«, Überraschenderweise hat es sich gezeigt, daß dies durch Änderung des Mischungsverhältnisses der Emulsionen möglich ist und daß durch diese Maßnahme eine Rißbildung beim späteren Erhitzen verhindert wird«,
Das reine SiO2 hat einen sehr geringen Ausdehnungskoeffizienten ( 06= 5,4 . 10"7 0C"1 bei 20°C). Ge und GaAs haben nahezu übereinstimmende Ausdehnungskoeffizienten (5,5 · 10"6 0C1 bei 200C und 6,7 . 10"6 0C"1 bei 300°C; s. R. Feder und T.B. Light, J. Appl. Physo 43_, 3114 (1972) )» Silizium liegt,mit OC= 4,2 · 10"6 0C"1 bei 200C niedriger als Ge und GaAs.
609836/0739
Dotierte Silikonemulsionen ergeben Silikagläser,. die in allen Fällen größere Ausdehnungskoeffizienten haben als SiO2. Die Zugabe von P, As, Sb, B, Ga und ähnlichen Elementen zu den Silikon-Emulsionen ist üblich; solcherart dotierte Emulsionen sind bis zu hohen Dotierungskonzentrationen, wie sie in Gläsern üblich sind, im Handel»
Ein Problem hinsichtlich der Ausdehungskoeffizienten oC ist noch folgendes:
Der Ausdehnungskoeffizient ist nicht temperaturunabhängig; außerdem gleicht der Temperaturverlauf des Ausdehnungskoeffizienten einkristalliner Halbleiter, nicht dem Temperaturverlauf des Ausdehnungskoeffizienten amorpher Gläser, auch dann nicht, wenn diese Koeffizienten z.B. bei Raumtemperatur gleich sind«, Die Anpassung der oC -Werte muß also derart erfolgen, daß die Mittelwerte von o6(T) beider Stoffe über das interessierende Temperaturintervall von Raumtemperatur bis zur Prozeßtemperatur (Diffusion, Epitaxie, Temperung) möglichst gut übereinstimmen.
Bei den Emulsionsglasschichten kommt hinzu, daß sie sich beim ersten Aufheizen noch in ihrer Zusammensetzung ändern, so daß irreversible Verschiebungen im Ausdehungskoeffizienten möglich sind.
609836/073 9
Zur Durchführung des erfindungsgemäßen Verfahrens ist es wichtig, daß die Mischung aus reiner Silikoneraulsion E^ und aus hochdotierter Silikonemulsion E„ dadurch auf einem bestimmten Halbleiter optimiert wird, daß Mischungsreihen dem interessierenden Temperaturprozeß unterzogen werden=, Im einzelnen läßt sich dies wie folgt verwirklichen:
Auf polierte Halbleiterscheibenoberflächen werden Mischungen aus E^ und E« mit schrittweise veränderter Zusammensetzung durch Zentrifugalbeschichtung (sog. "spinning" wie beim Aufbringen von Photolack) in gleicher Weise, d.h. mit einheitlicher Drehzahl und Drehdauer usw., aufgebracht», Am äußersten Rand der Scheibe bildet die Emulsion dabei einen Randwulst, der dicker ist als die Schicht auf der übrigen Scheibenoberfläche. Die Schicht entsteht als Rückstand aus der Emulsion, die in leichtflüchtigem Lösungsmittel (Äthylalkohol) gelöst ist. Der Randwulst zeigt eine Dicke von ca. 0,5 bis 1 /um, die übrige Schicht eine Dicke von etwa 1/3 dieses Wertes also ungefähr 0,15 bis 0,3 /Unu Da sich in dickeren Schichten Risse aufgrund fehlangepaßter Ausdehnungskoeffizienten eher zeigen als in dünnen, ist der Randwulst bei der Mischungsoptimierung als besonders empfindlicher Indikator nützlich.
609836/0739
Die Schicht wird nach dem Aufbringen zunächst bei einer Temperatur von etwa 300° mindestens 10 Minuten lang ausgehärtet. Dann wird die Halbleiterscheibe mit der Schicht einer Temperaturbehandlung unter den Bedingungen (oder unter noch ungünstigeren, z.B. unter noch höheren Temperaturen) unterzogen, für die die optimierte Schicht später eingesetzt werden soll. Nach dieser Behandlung wird die Scheibe auf Rißbildung in der Schicht, insbesondere im Bereich des Randwulstes im Mikroskop untersucht. So läßt sich diejenige Mischungszusammensetzung der Emulsionen E^ und E„ finden, bei der die Rißbildung am geringsten ist. In der näheren Umgebung dieser Mischung setzt man nochmals eine zweite Mischreihe mit geringer Variation der Mischungsverhältnisse an. So läßt sich die Emulsionsmischung mit optimaler Zusammensetzung für einen Halbleiter ermitteln.
Gibt es auch bei dieser Zusammensetzung noch Risse (zoB. im Randwulst), so kann die Schicht dünner ausgebildet werden. Dazu wählt man entweder die Drehzahl beim Zentrifugalbeschichten höher oder man verdünnt die optimale Mischung mit einem Lösungsmittel, was an der Zusammensetzung der späteren Schicht nichts ändert, wohl aber an der Konzentration der gelösten Stoffe in der Emulsion.
609836/0739
Bei der Verwendung des erfindungsgemäßen Verfahrens zur Beschichtung von Halbleitersubstraten, wie etwa solchen aus QaAs oder Ge. genügen in der Regel Testtemperaturen von 800°C bis 85G0C und Glühzeiten von 1 bis 5 Stunden für die Testserie zur optimalen Anpassung der Schichtdotierungs-Xonzentration,
Das JSnralsioiisgeffiisch wird vorzugsweise auf die stehende Halbleiterscheibe aui^etropft, so daß diese -Beglichst gleichmäßig beschichtet itfiz*ä3 Sann wird der slSpi&ner" gestartet (eine Maschine der Art, die typisch für das Beschichten von Halbleiterscheiben aiit Photolack benutzt "vird)3 Drehzahlen von 4000 bis 6000 Umdrehungen pro Minute sind üblich, aber es kann sinnvoll mit Umdrehungsgeschwindigkeiten zwischen 3000 und sa. IiOOO Upm gearbeitet werden. Davon hängt im wesentlichen die Schichtdicke ab. Schichtdicken von 0,1 bis O53 /um innerhalb des Randwulstes lassen sich mit den im Handel verfügbaren Emulsionen herstellen.
Im folgenden wird das erfindungsgemäße Herstellungsverfahren an Hand einiger Ausführungsbeispiele noch näher erläutert.
609836/0739
250645?
Beispiel 1:
In der erfindungsgemäßen Weise wurde eine Germanium-Substrat= scheibe, die für das epitaxiale Abscheiden einer GaAs-SchicM bzw. von GaAs-GaAsP-Schichtfolgen verwendet werden sollt©, mit einer silikatischen Abdeckschicht versehen= Bei einem solchen Verwendungszweck kommt es vor allem darauf an9 daß die Rückseite der Germaniumscheibe trotz der hohen Epitaxietemperatur und trotz der reaktiven Gase? wie Z3B, HCl, völlig unbeschädigt und insbesondere rißfrei bleibt; durch Risse würdei nämlich immer wieder Germanium in Form flüchtiger Chloride in den Gasraum gelangen und das GaAs in unerwünschter Weise dotieren; diese Erscheinung ist unter dem Begriff "Autodoping" bekannt. Zur Verhinderung des Autodopings wurde in erfindungsgemäßer Weise die Abdeckschicht auf der Rückseite der Germanium-Scheibe aufgebracht«
Zunächst wurde eine beidseitig polierte Germanium-Scheibe auf einer Seite wie folgt beschichtet;
Nach Reinigung wurde die Scheibe mit der zu beschichtenden Seite nach oben auf den Ansaugtisch des Spinners gelegt, Es wurde ein Teflontisch mit feinen (ca. 1 mm Durchmesser) Ansauglöchern verwendet, damit selbst bei einer Scheibendicke von 300 /Um und weniger keine spürbaren Verbiegungen auf-
609836/0739
treten konnten. Die zuvor durch Mischen hergestellte Emulsion wurde auf die stehende Scheibe mit Hilfe einer medizinischen Spritze, der ein feinporiges Filter vorgeschaltet war, aufgetropft. Auf das Germanium, das in diesem Fall eine (lOO)-Orientierung besaß, wurde eine Phosphorsilika-
20 3 Emulsion mit einer Nominalkonzentration von 8 · 10 cm" (dies ist nicht die Konzentration des Phosphors in der Emulsion oder in der Silikatschicht, sondern die Grenzschichtkonzentration , die sich in einer mit dieser Schicht bedeckten Siliziumscheibe nach Diffusion bei 1200°C einstellt) verwendet. Ein Volumteil dieser Emulsion wurde mit 6 Volumteilen undotierter Silikon-Emulsion homogen gemischt=
Einige Tropfen dieser Emulsionsmischung genügten=, Dann wurde der Ansaugtisch mit hoher Beschleunigung auf die gewünschte Drehzahl gebracht. Nach längstens 30 see. hatte sich eine dünne, feste Silikatschicht gebildet» die auch bereits getrocknet war. Am Rand zeigte die Schicht einen verdickten Randwulst von ca. 0,5 bis 1 mm Breite. Diese Schicht wurde bei einer Temperatur von 300°C 20 Minuten lang ausgehärtet.
Da ein Randwulst wegen seiner Dicke besonders leicht zur Rißbildung neigt, wurde er weggeätzt. Dazu wurde die Silikatschicht innerhalb des Wulstes mit einer selbstklebenden PVC-Klarsichtfolie abgedeckt. Dieser Folienkreis wurde mit Hilfe eines Locheisens mit angepaßtem Durchmesser aus einer
609836/0739
größeren Klebefolie ausgestanzt. Um Unterätzungen am Rand zu vermeiden, wurde die Scheibe mit Klebefolie 10 . min auf 800C erhitzt. Dann wurde das überstehende Silikat und vor allem der Randwulst weggeätzt, wozu Flußsäure diente. Die Klebefolie wird danach in Azeton abgelöst.
Anschließend wurde die unbedeckte Germanium-Seite für die Epitaxie vorbereitet. Dazu diente eine kurze Behandlung mit einem Ätzmittel, das zwar Germanium, nicht aber Silikatschichten (SiOg und dotiertes SiO„) angreift. Germanium soll dabei seine Politur nicht verlieren. 10%iges NaCN ist hierfür gut geeignet. In 2 Minuten trägt diese Lösung 150 8 ab und hinterläßt keine Fremdatome (Lit.; Kiewit, J. Elchem.Soc. 121, 310 (1974) )„ Sine solcherart aufgebrachte Silikatschicht auf Germanium übersteht einen typischen GaAs- oder GaAsP-Epitaxiteprozeß mit Temperaturen zwischen 650°C und 800°C, Zeitdauer bis zu 5 Stunden, ohne Zerstörung und ohne undicht zu werden.
Die P-dotierte Silikatschicht ist ferner dazu geeignet, als Schutzschicht für das Germanium-Substrat zu dienen, wenn nach dem Epitaxieprozeß noch Diffusionsvorgänge vorgesehen sind. So ist es z.B. üblich, in GaAsP-Schichten Zink (Zn) einzudiffundieren. Wenn Zn aus der Gasphase mit Ge reagieren kann, kommt es zu lokaler Legierungsbildung,
609836/0739
die starke Verbiegungen der Scheibe sowie Risse hervorruft= Dies ist zu vermeiden. Die dotierte Silikatschicht verhindert diesen Zn-Angriff.
Beispiel 2;
Eine weitere wichtige Anwendungsart der erfindungsgemäß beschichteten Halbleiterscheibe, insbesondere mit einer P-dotierten Schicht, steht im Zusammenhang mit dem Zn-Diffusionsprozeß in GaAs, GaAsP oder GaP.
Es gibt hier grundsätzlich zwei Anwendungsarten;
a) Anwendung als Diffusionsmaske:
Auf die Halbleiterscheibe wird die Abdeckschicht, die in ihrem Ausdehnungskoeffizienten dem Halbleitermaterial angepaßt ist, durch Zentrifugalbeschichtung aufgebracht. Nach der Aushärtung der Schicht an Luft (30O0C, 10 bis 20 Minuten lang) kann nach Belieben mit Hilfe der bekannten Photolack-Ätztechnik eine Struktur an Öffnungen eingeätzt werden. Durch diese Fenster kanr Zn (oder auch andere Dotierungen, wie Cd, Se, S, Te, Sn usw.) aus verschiedenartigen Quellen eindiffundiert werden. Wichtig ist dabei, daß der angepaßte Ausdehnungskoeffizient die sogenannte laterale Diffusion längs der Grenzfläche Silikatschicht-Halbleiter auf ein Minimum reduziert, was für die III-V-Planartechnik von größter Wichtigkeit ist.
609836/0739
b) Das zweite Anwendungsbeispiel des erfindungsgemäßen Verfahrens liegt in der Aufbringung der Abdeckschicht auf einer als Diffusionsquelle für Zn (oder Ze, Se, S, Te, Sn usw.) dienenden Schicht aus einer ebenfalls durch Zentrifugalbeschichtung erzeugten und mit dem Diffusanten (z.B. Zn) dotierten Silikon-Schicht. Die Phosphor-dotierte Abdeckschicht verhindert das Verschwinden des Diffusanten auf dem Wege der Gasphase, Die meisten der genannten Elemente weisen bei den Diffusionstemperaturen einen hohen Dampfdruck auf. Mit solchen abgedeckten Diffusionsquellenschichten läßt sich die Diffusion ohne den Schutz einer abgeschmolzenen Ampulle und somit vergleichsweise sehr billig im Strom aus reinem Schutzgas durchführen.
Beispiel 3:
Es sollte in eine Halbleiterscheibe ein Legierungskontakt aus einem leicht schmelzenden Metall (z.B. In, Sn) unter Verwendung einer sehr geringen Metallmenge hergestellt werden. In diesem Fall wurde das Metall bei Raumtemperatur in der jeweils gewünschten Dicke (z.B. ca. 0,1 bis 1 /um) auf den Halbleiter aufgedampft. Auf diese Schicht wurde noch die silikatische Abdeckschicht aufgebracht. Sie wurde vorsichtig unterhalb des Metallschmelzpunktes an Luft ausgehärtet. Dann wurde die Temperatur erhöht und dadurch bei Überschreiten
609836/0739
des Metallschmelzpunktes eine homogene Legierungsfront ohne die übliche Tröpfchenbildung erreicht. Einen ähnlichen Vorteil läßt sich mit einer solchen Schicht erzielen, wenn man leicht flüchtige Metalle, wie Zn, Cd, Hg usw., einlegieren will und ein vorheriges Wegdampfen vermeiden muß.
Mit Hilfe des erfindungsgemäßen Herstellungsverfahrens kann man also mit vergleichsweise geringem Aufwand und daher kostensparend auf Halbleiter-Substrate eine silikatische Abdeckschicht aufbringen, die selbst bei Einwirkung hoher Temperaturen rißfrei bleibt. Dadurch wird, wenn es sich z.B. um eine Germaniumscheibe als Substrat für die GaAs oder GaAsP-Gasphasenepitaxie handelt, ein wirksamer Schutz gegen das Autodoping erzeugt.
Die Vorteile der erfindungsgemäßen Maßnahmen werden auch durch einen Vergleich mit einer Abdeckung aus Siliziumnitrid Sij,N^ deutlich, das ebenfalls eine wirksame Abdeckung ermöglicht, das aber nur durch aufwendige Prozesse, vor allem durch pyrolytisches Abscheiden bei erhöhten Temperaturen oder durch Sputtering auf das Ge aufgebracht werden kann. Beide Methoden bedürfen teuerer Anlagen und geschulten Personals.
Das beschriebene Aufbringen der gegen Autodoping wirksamen Abdeckschicht mit Hilfe der Zentrifugalbeschichtung im Rahmen
609836/0739
des erfindungsgemäßen Verfahrens ist hingegen eine sehr preisgünstige und wenig personalkostenintensive Methode. Die dazu notwendigen Vorrichtungen sind handelsüblich und vergleichsweise billig.
Außerdem kann eine nicht einwandfreie Schicht der erfindungsgemäß hergestellten Art sauber, schnell und zerstörrungsfrei von der polierten Ge-Fläche mit Hilfe von Flußsäure abgelöst werden, was mit dem Si.-N, nur sehr langsam geht.
Ein weiterer Vorteil der Verwendung dieses dotierten Oxids, speziell wenn Phosphor als Dotierung benutzt wird, besteht darin, daß es gleichzeitig als wirksame Diffusionsmaske gegen das Eindringen von Zn wirkt, was z.B. reines SiO2 nicht ermöglichen würde. Dringt Zn in das Ge ein, so kommt es zu lokaler Legierungsbildung, zu Verbiegungen der Halbleiterscheibe und zu Rissen. Die Maskierung gegen Zink ist notwendig, wenn z.B. in GaAs p-Zonen zur Bildung von Dioden (p-n-Übergänge) eindiffundiert werden sollen^ Zn ergibt p-Dotierung in GaAs.
609836/0739

Claims (6)

  1. P-4178-01 - 1/75 6. Februar 1975
    Λ*. 2505457
    Patentansprüche
    l.J Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe, bei dem eine Emulsion durch Zentrifugalkraft auf der Scheibe verteilt und danach durch Trocknen und Erhitzen erhärtet wird, dadurch gekennzeichnet, daß eine nichtdotierte reine Silikon-Emulsion und eine hochdotierte Silikon-Emulsion so miteinander gemischt werden, daß die beim Härten auf der Halbleiterscheibe entstehende Glasschicht einen Temperaturkoeffizienten aufweist, der weitgehend mit dem Temperaturkoeffizienten des Halbleitermaterials übereinstimmt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dotierte Emulsion mit Phosphor dotiert ist.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die silikatische Abdeckschicht zur Rückseiten-Abdeckung einer Germanium-Scheibe verwendet wird, deren Vorderseite mit einer Epitaxieschicht aus einem Verbindungs-Halbleiter, wie aus GaAs und/oder aus einer GaAsP-Mischung, versehen ist.
    6 0 9 8 3 B / 0 7 3 9
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der von dem Emulsionsgemäsch auf der Germanium-Scheibe gebildete Randwulst nach dem Härten der Abdeckschicht abgeätzt wird und daß die dabei freigelegte Halbleiter-Oberfläche ebenso wie die Vorderseite der Halbleiterscheibe epitaxial beschichtet wird.
  5. 5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Abdeckschicht bei einer Temperatur zwischen 25O°C und 350° erhärtet wird.
  6. 609836/0739
DE2506457A 1975-02-15 1975-02-15 Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht Expired DE2506457C3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE2506457A DE2506457C3 (de) 1975-02-15 1975-02-15 Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht
US05/657,317 US4075044A (en) 1975-02-15 1976-02-11 Method of producing a siliceous cover layer on a semiconductor element by centrifugal coating utilizing a mixture of silica emulsions
GB5822/76A GB1510597A (en) 1975-02-15 1976-02-13 Methods of forming covering layers of silicate on semiconductor wafers
FR7604013A FR2301094A1 (fr) 1975-02-15 1976-02-13 Procede de

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2506457A DE2506457C3 (de) 1975-02-15 1975-02-15 Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht

Publications (3)

Publication Number Publication Date
DE2506457A1 true DE2506457A1 (de) 1976-09-02
DE2506457B2 DE2506457B2 (de) 1979-05-23
DE2506457C3 DE2506457C3 (de) 1980-01-24

Family

ID=5938984

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2506457A Expired DE2506457C3 (de) 1975-02-15 1975-02-15 Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht

Country Status (4)

Country Link
US (1) US4075044A (de)
DE (1) DE2506457C3 (de)
FR (1) FR2301094A1 (de)
GB (1) GB1510597A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2944180A1 (de) * 1979-11-02 1981-05-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236948A (en) * 1979-03-09 1980-12-02 Demetron Gesellschaft Fur Elektronik Werkstoffe Mbh Process for doping semiconductor crystals
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
JPS5676538A (en) * 1979-11-28 1981-06-24 Sumitomo Electric Ind Ltd Formation of insulating film on semiconductor substrate
NL8403459A (nl) * 1984-11-13 1986-06-02 Philips Nv Werkwijze en inrichting voor het aanbrengen van een laag van fotogevoelig materiaal op een halfgeleiderschijf.
DK170189B1 (da) * 1990-05-30 1995-06-06 Yakov Safir Fremgangsmåde til fremstilling af halvlederkomponenter, samt solcelle fremstillet deraf
US6790125B2 (en) * 2000-12-11 2004-09-14 International Business Machines Corporation Backside integrated circuit die surface finishing technique and tool
US7405002B2 (en) * 2004-08-04 2008-07-29 Agency For Science, Technology And Research Coated water-soluble nanoparticles comprising semiconductor core and silica coating

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3212921A (en) * 1961-09-29 1965-10-19 Ibm Method of forming a glass film on an object and the product produced thereby
US3303399A (en) * 1964-01-30 1967-02-07 Ibm Glasses for encapsulating semiconductor devices and resultant devices
US3298879A (en) * 1964-03-23 1967-01-17 Rca Corp Method of fabricating a semiconductor by masking
DE1544264C3 (de) * 1965-07-01 1974-10-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von Halbleiterschichten durch Abscheiden aus der Gasphase
US3461550A (en) * 1965-09-22 1969-08-19 Monti E Aklufi Method of fabricating semiconductor devices
US3492174A (en) * 1966-03-19 1970-01-27 Sony Corp Method of making a semiconductor device
US3584264A (en) * 1968-03-21 1971-06-08 Westinghouse Electric Corp Encapsulated microcircuit device
US3542572A (en) * 1968-06-24 1970-11-24 Corning Glass Works Germania-silica glasses
US3632434A (en) * 1969-01-21 1972-01-04 Jerald L Hutson Process for glass passivating silicon semiconductor junctions
JPS4929099B1 (de) * 1970-03-27 1974-08-01
US3850686A (en) * 1971-03-01 1974-11-26 Teledyne Semiconductor Inc Passivating method
US3928225A (en) * 1971-04-08 1975-12-23 Semikron Gleichrichterbau Glass forming mixture with boron as the doping material for producing conductivity zones in semiconductor bodies by means of diffusion
US3789023A (en) * 1972-08-09 1974-01-29 Motorola Inc Liquid diffusion dopant source for semiconductors
US3969168A (en) * 1974-02-28 1976-07-13 Motorola, Inc. Method for filling grooves and moats used on semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2944180A1 (de) * 1979-11-02 1981-05-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht

Also Published As

Publication number Publication date
US4075044A (en) 1978-02-21
DE2506457B2 (de) 1979-05-23
FR2301094B1 (de) 1982-10-08
DE2506457C3 (de) 1980-01-24
GB1510597A (en) 1978-05-10
FR2301094A1 (fr) 1976-09-10

Similar Documents

Publication Publication Date Title
CH615781A5 (de)
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE3016749A1 (de) Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung
DE2506457A1 (de) Verfahren zur herstellung einer silikatischen abdeckschicht auf einer halbleiterscheibe durch zentrifugalbeschichtung
DE2306614A1 (de) Verfahren zum eindiffundieren von arsen aus der festen phase in silicium
DE3024295C2 (de) Ionenmessfühler und Verfahren zu dessen Herstellung
DE2617293B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2348199A1 (de) Verfahren zur herstellung von mis-anordnungen
DE1589899A1 (de) Halbleiteranordnung mit isolierender Oberflaechenschicht auf einem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE2944180A1 (de) Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht
DE2230749C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2658304C2 (de) Halbleitervorrichtung
DE1564086B2 (de) Verfahren zum herstellen eines halbleitersystems
DE2754833A1 (de) Phosphordiffusionsverfahren fuer halbleiteranwendungen
DE1764372C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3831555C2 (de) Verfahren zum Herstellen eines Emitterbereichs einer Bipolartransistoreinrichtung
DE1589886B1 (de) Halbleiterbauelement mit oberflaechenueberzug und verfahren zu seiner herstellung
DE1614691A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen nach der Planartechnik unter Verwendung von Bor als Dotierungsmaterial
DE1614135C2 (de) Verfahren zum Herstellen eines aus zwei übereinanderliegenden Siliciumdioxid-Schichten unterschiedlicher Ätzbarkeit in ein und demselben Ätzmittel bestehenden Ätzmaske hoher Genauigkeit
DE2511487C2 (de) Verfahren zur Herstellung eines vertikalen Sperrschicht-Feldeffekttransistors
DE2846671C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2331516A1 (de) Verfahren zur herstellung von tiefdiffundierten halbleitenden bauteilen
DE2262021C2 (de) Verfahren zur Dotierung von Halbleitersilicium

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee