DE1564086B2 - Verfahren zum herstellen eines halbleitersystems - Google Patents
Verfahren zum herstellen eines halbleitersystemsInfo
- Publication number
- DE1564086B2 DE1564086B2 DE19661564086 DE1564086A DE1564086B2 DE 1564086 B2 DE1564086 B2 DE 1564086B2 DE 19661564086 DE19661564086 DE 19661564086 DE 1564086 A DE1564086 A DE 1564086A DE 1564086 B2 DE1564086 B2 DE 1564086B2
- Authority
- DE
- Germany
- Prior art keywords
- area
- substrate
- opening
- diffusion
- cover layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 52
- 238000009792 diffusion process Methods 0.000 claims description 44
- 239000012535 impurity Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 4
- 239000005368 silicate glass Substances 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- FGUJWQZQKHUJMW-UHFFFAOYSA-N [AlH3].[B] Chemical compound [AlH3].[B] FGUJWQZQKHUJMW-UHFFFAOYSA-N 0.000 claims description 2
- YKTSYUJCYHOUJP-UHFFFAOYSA-N [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] Chemical compound [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] YKTSYUJCYHOUJP-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 description 31
- 235000012239 silicon dioxide Nutrition 0.000 description 29
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 241000881711 Acipenser sturio Species 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-M Bromide Chemical compound [Br-] CPELXLSAUQHCOX-UHFFFAOYSA-M 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- ILAHWRKJUDSMFH-UHFFFAOYSA-N boron tribromide Chemical compound BrB(Br)Br ILAHWRKJUDSMFH-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/04—Dopants, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/041—Doping control in crystal growth
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/049—Equivalence and options
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/145—Shaped junctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/157—Special diffusion and profiles
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/919—Compensation doping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Halbleitersystems, bei dem in einem
gewählten Oberflächenteil eines Halbleitersubstrats ein erster Bereich eines ersten Leitungstyps erzeugt
wird, bei dem dann auf der gleichen Oberfläche des Substrats eine Deckschicht mit einer Öffnung angebracht
wird, die die Oberfläche über den gewählten Oberflächenteil hinaus frei läßt, und bei dem anschließend
Störstellenmaterial durch die Öffnung in das Substrat bis in eine größere Tiefe als die Tiefe
des ersten Bereiches eindiffundiert wird, so daß durch die Diffusion des Störstellenmaterials ein zweiter Bereich
unter dem ersten Bereich gebildet wird.
Halbleitersysteme,·: wie Transistoren oder Dioden,
enthalten im allgemeinen eine Grenzschicht zwischen Halbleiterschichten von entgegengesetztem Leitungstyp, beispielsweise eine pn-Grenzschicht oder eine
Grenzschicht zwischen Halbleiterschichten anderer Leitungstypen, beispielsweise eine pi-, ni-, p+p~-
oder n+n~-Grenzschicht oder eine kombinierte
Grenzschichtstruktur. Die genannten n- oder p-Typ-Halbleiterschichten werden im allgemeinen in der
Weise erzeugt, daß eine Donator- oder Akzeptor-Störstelle in den Halbleiterkörper eingeführt wird,
und zwar durch Legieren, durch Diffusion, durch Wachstumstechnik oder eine Kombination dieser
Maßnahmen.
Bei der praktischen Herstellung von Halbleitersystemen, wie Transistoren, ist es im Hinblick auf die
elektrischen Eigenschaften und die Anwendung des Halbleitersystems üblich, die Dotierung nur auf einen
bestimmten Teil des Halbleiterkörpers zu beschränken und eine selektive Multidotierung vorzunehmen,
bei der nacheinander verschiedene Störstellen durch dieselbe Oberfläche in ein Substrat eingeführt werden.
Ein typisches Halbleitersystem, das nach diesem selektiven Multidotierverfahren hergestellt wird, ist der in
F i g. 1 dargestellte Planartransistor.
Im folgenden sei zunächst kurz die übliche Herstellung eines solchen Planartransistors entsprechend
F i g. 1 erläutert. Zunächst wird auf einer Breitseite eines n-Typ-Silicium-Einkristalls eine Siliciumoxidschicht
erzeugt, die in einem bestimmten Bereich eine Öffnung aufweist. Durch selektives Eindiffundieren
einer p-Typ-Störstelle durch diese Öffnung wird dann p-Typ-Basisbereich erzeugt. Danach wird auf diesem
p-Typ-Basisbereich eine zweite Schicht Siliciumdioxid hergestellt, in der wiederum durch Entfernung
eines bestimmten Teiles eine Öffnung erzeugt wird. Dann läßt man durch diese letztgenannte Öffnung
eine n-Typ-Störstelle selektiv diffundieren, so daß ein n-Typ-Emitterbereich gebildet wird. Anschließend
werden in der genannten Siliciumdioxidschicht Öffnungen erzeugt, um einen Zugang zum Basisbereich
und zum Emitterbereich zu gewinnen. Durch diese Öffnungen werden dann Metallschichten hergestellt,
die mit den genannten Bereichen in ohmschem Kontakt stehen.
Planartransistoren dieser Art zeichnen sich durch eine besondere Stabilität aus, da der Kantenbereich
der pn-Grenzschicht durch die Siliciumdioxidschicht vollständig geschützt ist.
Es wurde jedoch festgestellt, daß die bekannten Herstellungsverfahren die im folgenden näher erläuterten
Nachteile besitzen. Wie F i g. 1 zeigt, wird durch die Öffnung, die in der auf dem n-Typ-Siliciumsubstrat
vorgesehenen Siliciumdioxidschicht vorhanden ist, zunächst eine Basisstörstelle diffundiert. Bei
Herstellung einer Öffnung in einer zweiten Siliciumdioxidschicht auf der Oberfläche des Siliciumsubstrats
zur lokalen Diffusion einer Emitterstörstelle ist eine Verfahrensstufe vorhanden, bei der ein Photolack auf
die ganze Oberfläche der Siliciumdioxidschicht aufgebracht und in diesem Photolackfilm eine Öffnung hergestellt
wird, die der Öffnung zur Diffusion der Emitterstörstelle entspricht.
Bei diesem Aufbringen eines Photolackes besteht
Bei diesem Aufbringen eines Photolackes besteht
ίο nun jedoch ein Absatz an der Siliciumdioxidschicht,
der in F i g. 1 durch einen Teil gekennzeichnet ist. Wegen dieses Absatzes in der Siliciumdioxidschicht
ergibt sich eine nicht völlig gleichmäßige Stärke des Photolackfilmes, die die Ursache von kleinen Löchern
im Bereich des erwähnten Absatzes ist. Diese im Photolackfilm auftretenden kleinen Löcher ermöglichen
der Ätzlösung [beispielsweise Fluorwasserstoff (HF)], die zur Herstellung der Öffnungen in der Siliciumdioxidschicht
zur anschließenden Emitterdiffusion dient, einen Zugang zur Siliciumdioxidschicht.
Es besteht infolgedessen die Gefahr, daß sich diese Löcher bis zum Halbleitermaterial ausweiten. Ein in
der Siliciumdioxidschicht über dem Basisbereich befindliches Loch würde es nun jedoch dem Emitter-Störstellenmaterial
gestatten, beim anschließenden Eindiffundieren dieses Emitterstörstellenmaterials
weiter in die Basisschicht einzudringen, was die Transistoreigenschaften ungünstig beeinflußt. Gleiches gilt
für den Verfahrensschritt, bei dem zur Herstellung von Emitter- und Basiselektroden Metall niedergeschlagen
wird. Hierbei kann ein Kurzschluß zwischen dieser Metallschicht, beispielsweise aus Aluminium,
und dem Substrat durch die feinen Löcher im Photolackfilm entstehen, der gleichfalls eine Ursache für
das Entstehen von Ausschuß ist. Da die Metallschichtfläche bei einem integrierten Halbleiterschaltkreis
wesentlich größer als die bei einem Planartransistor ist, besteht bei einem solchen integrierten Halbleiterschaltkreis
in hohem Maße die Gefahr des Auftretens eines Kurzschlusses zwischen dem niedergeschlagenen
Aluminiumfilm und dem Halbleitergrundkörper. Die aus Siliciumdioxid bestehende Diffusionsmaske
enthält ferner einen erheblichen Anteil von Oxiden der Störstellenatome; diese Maske ist ferner sehr
dünn und demgemäß wenig widerstandsfest gegen- ■ über der Ätzlösung, die zur Bildung einer Öffnung
(für das anschließende Eindiffundieren des Emitterstörstellenmaterials) benutzt wird. Diese geringe Wi-
■ derstandsfestigkeit der Maske vergrößert noch die Gefahr des Auftretens der erwähnten kleinen Löcher.
• Es wurde bereits beschrieben, wie bei der erläuterten
selektiven Diffusion eine zweite Siliciumdioxidschicht auf die Oberfläche des Halbleiters in der Öffnung
. aufgebracht wird, die für eine selektive Diffusion hergestellt
wurde. Es ist jedoch schwierig, bei Verwendung von Germanium oder anderen Halbleitermaterialien
als Substrat eine zweite Siliciumdioxidschicht gleichzeitig mit der Diffusion herzustellen. Zur Behebung
dieser Schwierigkeit wurde vorgeschlagen, nach dem Diffusionsprozeß die Abdeckschicht aus
Siliciumdioxid od. dgl. auf dem Halbleitersubstrat durch thermische Zersetzung eines Materials wie
organisches Oxysilan herzustellen. Hierzu muß jeweils nach Beendigung eines Diffusionsvorganges eine
Siliciumdioxidschicht niedergeschlagen werden, was zusätzliche Verfahrensstufen bedingt und den weiteren
Nachteil mit sich bringt, daß wegen der Wiederverteilung der Störstellen durch Wärmebehandlung
die elektrischen Eigenschaften leicht geändert werden.
Bei einem bekannten Verfahren ist die Halbleitersubstratoberfläche
bei der Erzeugung der Öffnung für die Basisdiffusion nicht eben, da die Emitterzone
darüber hinausragt. Dies ist insofern nachteilig, da während des Ätzens der Deckschicht die Schablone
kaum an der ganzen Oberfläche einer dabei verwendeten Photolackschicht anliegt. Die Deckschicht, in
der die Öffnung erzeugt wird, wird nämlich in der eingangs genannten Reihenfolge, d. h. nach Erzeugung
eines ersten Leitungsbereichs, also der Emitterzone aufgebracht.
Der Erfindung liegt die Aufgabe zugrunde, ein selektives Multidotierverfahren zu entwickeln, das
sich besonders für die Herstellung von Planartransistoren eignet, jedoch auch für die Herstellung zahlreicher
anderer Halbleitersysteme geeignet ist.
Ein wesentliches Ziel der Erfindung besteht darin, das Auftreten von Ausschuß bei der Herstellung von
Halbleitersystemen, wie Transistoren und integrierten Halbleitersystemen zu vermeiden, soweit dieser
Ausschuß auf der Bildung von kleinen Löchern in der genannten Photolackschicht oder in der Siliciumdioxidschicht
unter dem Photolackfilm beruht. Durch die Erfindung soll eine neue und wirksame Methode
geschaffen werden, die nicht nur für Silicium-, sondern auch für Germaniumhalbleitersysteme oder
andere, intermetallische zusammengesetzte Halbleitersysteme geeignet ist, ohne daß komplizierte Verfahrensstufen
erforderlich sind.
Die Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst,
daß die Deckschicht auf einer ebenen Oberfläche des Substrats angebracht wird, daß die Deckschicht vor
der Erzeugung des ersten Bereichs angebracht wird und eine Öffnung aufweist, die den gewählten Oberflächenteil
freilegt und durch die Störstellenmaterial zur Erzeugung des ersten Bereichs eindiffundiert wird,
und daß nach der Erzeugung des ersten Bereichs eine zweite Öffnung in der Deckschicht hergestellt wird,
die über den freiliegenden Oberflächenteil des ersten Bereiches hinausgeht und diesen einschließt.
Einzelheiten der Erfindung gehen aus der folgenden Beschreibung einiger Ausführungsbeispiele hervor.
Während die bereits erläuterte F i g. 1 einen Querschnitt durch einen nach einem bekannten Verfahren
hergestellten Planartransistor zeigt, veranschaulicht F i g. 2 einen Querschnitt durch einen nach
der Erfindung hergestellten Planartransistor. Die F i g. 3 a bis 3 e erläutern ein Ausführungsbeispiel des
Verfahrens nach der Erfindung.
Der in Fig.2 dargestellte, erfindungsgemäß hergestellte
Planartransistor enthält ein Halbleitersubstrat 1, das beispielsweise aus einem Silicium-
oder Germaniumeinkristall besteht und flach ausgebildet ist. Das Substrat bildet im Planartransistor den
Kollektor. Auf der Oberfläche dieses Substrats ist eine Isolierstoffschicht 21 vorhanden, die üblicherweise
aus Siliciumdioxid besteht. Die Schicht 21 kann beispielsweise auch aus Siliciumnitrid, Aluminiumsilikatglas
(Al2O3 · SiO2), Boraluminiumsilikatglas
(B2O3-Al2Op-SiO2) bestehen. Der Transistor enthält
weiterhin einen Emitterbereich 3 und einen Basisbereich 4. Erfindungsgemäß wird vor Herstellung des
Basisbereiches 4 derjenige Teil des Substrats, auf dem der Emitterbereich 3 erzeugt werden soll, stark mit
Störstellenmaterial dotiert, das denselben Leitungstyp wie das Substrat 1 aufweist. Dann wird ein Stör
stellenmaterial, dessen Leitungstyp von dem des Substrats unterschiedlich ist, zur Bildung des Basisbereiches
eingeführt, und zwar nur in dem Maße, daß der Leitungstyp des zuvor gebildeten Emitterbereiches
3 nicht geändert wird. Auf diese Weise wird somit unter dem Emitterbreich 3 der Basisbereich 4
erzeugt. Als Störstellenmaterial zur Bildung des Basisbereiches wird ein Material gewählt, dessen Diffusionskonstante
größer als die des zur Bildung des
ίο Emitterbereiches benutzten Störstellenmaterials ist.
Das Störstellenmaterial für den Basisbereich diffundiert daher durch den Bereich hindurch, der das
Emitterstörstellenmaterial enthält. . :... .
Das Störstellenmaterial für den Basisbereich läßt man durch die in der Isolierstoff schicht 21 gebildete
Öffnung eindiffundieren. Eine zwischen dem Basisbereich 4 und dem Kollektorsubstrat 1 vorhandene
pn-Grenzschicht erstreckt sich bis zur oben, erwähnten Breitseite des flachen Substrats. Die Kante dieser
pn-Grenzschicht wird durch die erwähnte Isolierstoffschicht 21 dauernd geschützt.
Mit dem Emitterbereich 3 und dem Basisbereich 4 sind Metallschichten 5 und 6 in ohmschem Kontakt.
Diese Metallschichten sind mit den genannten Bereichen 3 und 4 durch Öffnungen verbunden, die in der
zweiten Isolierschicht 22 hergestellt sind. Diese zweite Isolierschicht befindet sich in der zuvor erwähnten
Öffnung der Schicht 21, die ihrerseits zum Eindiffundieren des B asistörstellenmaterials dient.
An Hand der F i g. 3 a bis 3 e wird im folgenden ein Ausführungsbeispiel des Verfahrens nach der Erfindung
zum Herstellen eines Halbleitersystems erläutert, wobei das Halbleitersubstrat aus Silicium
■ besteht.
Zunächst wird ein n-Typ-Siliciumsubstrat mit einem spezifischen Widerstand von 0,3 Ωαη hergestellt
(dotiert mit Phosphor bis auf eine Konzentration von 3 · 1616 Atome/cm3). Auf die eine Breitseite
dieses Substrates wird eine Siliciumdioxidschicht 21 aufgebracht (F i g. 3 a). Der Teil der Siliciumdioxidschicht,
unter dem der Emitterbereich hergestellt wer-. den soll, wird entfernt, so daß eine die Halbleiteroberfläche
teilweise freilegende Öffnung 7 entsteht. Die Herstellung dieser Öffnung erfolgt in bekannter
Weise nach einem Photogravierverfahren. Die SiIicinmdioxidschicht
besitzt eine Stärke von etwa 8000A und wird erzeugt durch Wärmebehandlung
des Siliciumsubstrats in feuchter Atmosphäre bei Atmosphärendruck und 1200° C während etwa
45 Minuten.
Das Substrat wird dann zusammen mit einer Störstellenquelle in einen abgeschlossenen Behälter gebracht,
der auf Unterdruck von 1O-5 Torr gehalten wird. Als Störstellenmaterial wird pulverisiertes SiIicium
mit einem Gehalt von 5 · 1020 Atomen/cm3 Arsen benutzt. 1 g dieses Pulvers wird in der Nähe
des in dem genannten Behälter eingeschlossenen Substrats angeordnet. Der Behälter wird dann als Ganzes
während 80 Minuten auf 1200° C aufgeheizt. Es entsteht auf diese Weise ein hoch dotierter n-Typ-Emitterbereich
3 (vgl. F i g. 3 b).
Zur Herstellung eines Basisbereiches wird anschließend in der Siliciumdioxidschicht 21 eine Öffnung
8 hergestellt, die größer ist als es zuvor die
Öffnung 7 war (vgl. F i g. 3 c). Das Halbleitersubstrat wird dann zunächst 10 Minuten in einem Raum gehalten,
durch den Stickstoff mit einer Menge von 50 l/Min, und Sauerstoff mit einer Menge von
5 6
12 l/Min, hindurchströmt. Dann wird Stickstoff, das p-Typbereich 3 hoher Störstellenkonzentration gebil-
man durch 15 cm3 Borbromid (bei Zimmertempera- det wird (Fig.3b). Anschließend wird in der SiIi-
tur) hindurchströmen läßt, zusammen mit Sauerstoff ciumdioxidschicht eine Öffnung 8 hergestellt, die
der Oberfläche des Halbleiters zugeführt, die auf wesentlich größer als die zuvor vorhandene Öffnung 7
97O0C erwärmt wird. Die genannte Gasmischung 5 ist (Fig.3c). Das Substrat 1 wird dann während
bleibt 35 Minuten in Berührung mit der Halbleiter- 38 Minuten bei 750° C in einer Arsenatmosphäre
oberfläche. Danach wird die Zufuhr von mit Bor- gehalten. Das Arsen diffundiert selektiv durch die
bromid angereichertem Stickstoff unterbrochen und Öffnung 8 bis auf eine Tiefe, die größer als die Tiefe
das Substrat abgekühlt. Während dieses Vorganges des Bereiches 3 ist, so daß sich unter dem Bereich 3
wird Borglas auf der ganzen Oberfläche des Halblei- io ein n-Typbereich 4 bildet (Fi g. 3 d).
ters und der Siliciumdioxidschicht 21 gebildet, wobei Der p-Typbereich weist eine Oberflächenstörstel-
eine flache Diffusion von Bor in den Halbleitersub- lenkonzentration von 1019 Atome/cm3 und eine Tiefe
strat unter der öffnung 8 erfolgt. Nach Entfernung von 1,5 μηι (gemessen von der Oberfläche) auf und
der Borglasschicht von der Oberfläche wird das Sub- dient als Emitter des Transistors. Der n-Typ-Bereich4
strat in feuchter Sauerstoff-Atmosphäre während 15 besitzt eine Oberflächenstörstellenkonzentration von
60 Minuten erhitzt, so daß Bor aus dem erwähnten 1018 Atome/cm3, eine Diffusionstiefe von 2,5 μΐη und
Borglasniederschlag weiter eindiffundiert. Da die dient als Basis. Die Stärke der Basis ist demge-
Diffusionsgeschwindigkeit des Bor größer als die des maß 1 μΐη. Die zwischen dem Kollektorbereich 1 und
Arsen ist, diffundiert das Bor weiter in das Substrat dem Basisbereich 4 vorhandene pn-Grenzschicht wird
ein als der Tiefe des Arsen enthaltenden, hoch dotier- 20 an ihrem an der Oberfläche befindlichen Bereich voll-
ten Bereiches 3 entspricht. ständig durch die Siliciumdioxidschicht 21 geschützt.
Im Halbleitersubstrat wird auf diese Weise ein Da bei Verwendung eines Germaniumsubstrats
p-Typbereich 4 unter dem hoch dotierten η-Typ- während des Diffusionsprozesses in der Öffnung keine
bereich 3 gebildet (vgl. F i g. 3 d). Die Kante der Siliciumdioxidschicht gebildet wird, erfolgt hier die
zwischen dem p-Typbereich 4 und dem n-Typsub- 25 Erzeugung einer Siliciumdioxidschicht 22 durch das
strat 1 vorhandenen pn-Grenzschicht erreicht die genannte Verfahren der thermischen Zersetzung von
Breitseite des Substrates und wird durch die SiIi- organischem Oxysilan. In dieser Siliciumdioxidciumdioxidschicht
21 geschützt. In der Öffnung 8 schicht 22 werden dann Öffnungen 9 und 10 hergewird
eine zweite Siliciumdioxidschicht gebildet, die stellt, durch die über Metallschichten der ohmsche
die Halbleiteroberfläche bedeckt. Diese zweite SiIi- 30 Anschluß des Emitters- und Basisbereiches erfolgt,
ciumdioxidschicht schützt die pn-Grenzschicht zwi- Es ist im allgemeinen erwünscht, daß das Einschen
dem n-Typ-Bereich 3 und dem p-Typ-Bereich 4. diffundieren des Basisstörstellenmaterials bei einer
Die Diffusionstiefe des n-Typ-Bereiches 3 beträgt niedrigeren Temperatur als das Eindiffundieren des
etwa 2 μΐη; die Oberflächenstörstellenkonzentration Emitterstörstellenmaterials erfolgt. Dies verringert
liegt bei etwa 5 · 1020 Atome/cm3. Dieser Bereich 3 35 eine Diffusion des Emitterstörstellenmaterials bei
bildet die Emitterzone des Transistors, während der dem anschließenden Diffusionsprozeß des Basismatep-Typ-Bereich
4 die Basiszone bildet; seine Diffu- rials, so daß eine Verschiebung der Emitter-Basissionstiefe
beträgt etwa 2,7 μΐη (gemessen von der Grenzschicht des Transistors während des Diffusions-Oberfläche
des Halbleitersubstrats). prozesses des Basisstörstellenmaterials verkleinert
Zum Schluß werden in der zweiten Siliciumdioxid- 40 wird. Die Breite der Basis und damit die Frequenz
schicht Öffnungen 9 und 10 hergestellt, die die Emit- des Transistors kann vor allem durch die Diffusions-
ter- und Basiszone teilweise freilegen. Durch diese tiefe des Basisstörstellenmaterials gesteuert werden.
Öffnungen 9 und 10 kommen Metallschichten 5 Auf diese Weise läßt sich eine hohe Gleichförmigkeit
und 6, beispielsweise aus Aluminium, in ohmschen verschiedener Elemente erzielen. Nach dem Verfah-
Kontakt mit den genannten Zonen, so daß man den 45 ren nach der Erfindung beginnt die Diffusion mit dem
Transistor mit dem Aufbau gemäß F i g. 2 erhält. Teil, der einen kleineren Diffusionsbereich besitzt,
Wird Germanium als Halbleitersubstrat benutzt, so während anschließend unter Bildung einer größeren
diffundiert (im Gegensatz zur Verwendung von SiIi- öffnung die Diffusion des Materials vorgenommen
cium als Substrat) im allgemeinen ein n-Typ-Stör- wird, das einen größeren Diffusionsbereich aufweisen
Stellenmaterial wesentlich schneller als ein p-Typ- 5° soll. Auf diese Weise entfällt vollkommen die bei
Störstellenmaterial. Aus diesem Grunde ist es ange- dem bekannten Verfahren unvermeidliche Stufe im
bracht, ein p-Typ-Germanium als Substrat zu ver- Oxidfilm an der Stelle, die der für das Eindiffundie-
•wenden. ren des Emitterstörstellenmaterials vorgesehenen
Es wird somit zunächst ein p-Typ-Germanium mit Öffnung entspricht. Beim vorliegenden Verfahren
einem spezifischen Widerstand in der Größenordnung 55 tritt somit lediglich eine einzige Stufe im Oxidfilm auf
von 1 Qcm hergestellt. Auf eine Breitseite dieses (vgl. Fig. 3d). Auf diese Weise wird die Möglichkeit
Substrats wird Siliciumdioxid aus der dampfförmigen für das Auftreten von kleinen Löchern im Photolack-Phase
niedergeschlagen. Durch thermische Zerset- film gegenüber dem bekannten Verfahren gemäß
zung von Tetraäthoxysilan bei 700° C während Fig. 3, bei dem zwei Stufen auftreten, wesentlich
1,5 Stunden kann beispielsweise eine Siliciumdioxid- 6° verringert. Bei dem bekannten Mehrfachdiffusionsschicht
mit einer Stärke von etwa 8000 A erzeugt wer- verfahren werden in der Maske die gleiche Anzahl
den. In einem vorgegebenen Bereich dieser Silicium- von Stufen gebildet, wie Diffusionsvorgänge ausgedioxidschicht
wird dann eine Öffnung 7 (entsprechend führt werden. Beim Verfahren nach der Erfindung
F i g. 3 a) hergestellt. entsteht demgegenüber unabhängig von der Zahl der
Die resultierende Anordnung 1 wird dann auf 65 ausgeführten Diffusionsvorgänge lediglich eine Stufe,
850° C erhitzt und während 23 Minuten einer Umge- und zwar beim letzten Diffusionsvorgang. Die Gebung
ausgesetzt, die Indiumdampf enthält, so daß fahr, daß kleine Löcher infolge des Vorhandenseins
durch die Öffnung 7 Indium diffundiert und ein derartiger Stufen während der Diffusion auftreten, ist
daher erfindungsgemäß vollständig beseitigt. Die flache Siliciumdioxidschicht, die zur Bildung einer
Stufe führt, wird erfindungsgemäß bis zum letzten Verfahrensschritt aufgeschoben, die dazu dient, an
einzelnen Stellen Anschlußöffnungen für die Elektroden zu schaffen.
Die auf die erwähnten kleinen Löcher zurückzuführende unerwünschte Diffusion wird beim Verfahren
nach der Erfindung somit auf ein Minimum verringert. Weiterhin ist auch die Gefahr eines Kurz-Schlusses
im Halbleitersubstrat nach dem Aluminiumniederschlag weitgehend beseitigt. Die Zuverlässigkeit
und Lebensdauer von Planartransistoren oder integrierten Planartypsystemen ist daher wesentlich
verbessert.
In der obigen Beschreibung wurde lediglich der Fall erörtert, daß nur ein Störstellenmaterial im
ersten Diffusionsvorgang eindiffundiert. Statt dessen ist es selbstverständlich auch möglich, mehrere Störstellenmaterialien
entweder gleichzeitig oder nacheinander durch die Öffnung 7 eindiffundieren zu lassen; gleiches gilt für den späteren Diffusionsvorgang
durch die Öffnung 8. Statt ferner durchgehende Diffusionsvorgänge bei der Dotierung im ersten und
zweiten Diffusionsvorgang auszuführen, kann man auch ein Störstellenmaterial in beschränktem Maße
entweder durch unmittelbares Aufbringen, nach einer Legierungstechnik oder nach einer Diffusionstechnik
einführen und abgesehen hiervon später gesondert Störstellenmaterialien in den Halbleiter einbringen,
wobei eine Wärmebehandlung benutzt wird unter Verwendung der Diffusionstechnik oder eines sonstigen
Verfahrens.
Claims (9)
1. Verfahren zum Herstellen eines Halbleitersystems, bei dem in einem gewählten Oberflächenteil
eines Halbleitersubstrats ein erster Bereich eines ersten Leitungstyps erzeugt wird,
bei dem dann auf der gleichen Oberfläche des Substrats eine Deckschicht mit einer Öffnung angebracht
wird, die die Oberfläche über den gewählten Oberflächenteil hinaus frei läßt, und bei
dem anschließend Störstellenmaterial durch die Öffnung in das Substrat bis in eine größere
Tiefe als die Tiefe des ersten Bereiches eindiffundiert wird, so daß durch die Diffusion des Störstellenmaterials
ein zweiter Bereich unter dem ersten Bereich gebildet wird, dadurch gekennzeichnet,
daß die Deckschicht auf einer ebenen Oberfläche des Substrats angebracht
wird, daß die Deckschicht vor der Erzeugung des ersten Bereichs angebracht wird und eine Öffnung
aufweist, die den gewählten Oberflächenteil freilegt und durch die Störstellenmaterial zur Erzeugung
des ersten Bereichs eindiffundiert wird, und daß nach der Erzeugung des ersten Bereichs
eine zweite Öffnung in der Deckschicht hergestellt wird, die über den frei liegenden Oberflächenteil
des ersten Bereiches hinausgeht und diesen einschließt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß ein Isolierfilm in der öffnung erzeugt wird, dann zwei Öffnungen in diesem
Isolierfilm so angebracht werden, daß Teile des ersten und des zweiten Bereichs freigelegt werden,
und daß die freigelegten Teile der Bereiche über die Öffnungen kontaktiert werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste Bereich die Emitterzone,
der zweite Bereich die Basiszone und der übrige Teil des Substrats die Kollektorzone eines
Transistors darstellen.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das den zweiten
Bereich bildende Störstellenmaterial eine größere Diffusionskonstante als die des den ersten Bereich
bildenden Störstellenmaterials aufweist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Halbleitersubstrat
aus Silicium und der oder die Isolierfilme in der zweiten Öffnung der Deckschicht
aus durch Oxydation des Siliciumsubstrats erzeugtem Siliciumoxid bestehen.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Halbleitersubstrat
aus Germanium und der oder die Isolierfilme in der zweiten Öffnung der Deckschicht
aus durch thermische Zersetzung eines Organooxysilans erzeugtem Siliciumoxid bestehen.
7. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der oder die
Isolierfilme in der zweiten Öffnung der Deckschicht aus Siliciumnitrid, Aluminiumsilikatglas
oder Bor-Aluminiumsilikatglas bestehen.
8. Verfahren nach einem der Ansprüche 1 bis 5 und 7, dadurch gekennzeichnet, daß das
Halbleitersubstrat ein n-Siliciumkristall ist, daß
der erste Bereich durch Eindiffundieren von Arsen in das Substrat bei etwa 1200° C und der
zweite Bereich durch Eindiffundieren von Bor in das Substrat bei etwa 970° C gebildet wird.
9. Verfahren nach einem der Ansprüche 1 bis 4, 6 und 7, dadurch gekennzeichnet, daß das
Halbleitersubstrat ein p-Germaniumkristall ist, daß der erste Bereich durch Eindiffundieren von
Indium in das Substrat bei 850° C und der zweite Bereich durch Eindiffundieren von Arsen in das
Substrat bei 750° C gebildet wird.
Hierzu 1 Blatt Zeichnungen 109 524/141
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4590665 | 1965-07-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1564086A1 DE1564086A1 (de) | 1970-09-17 |
DE1564086B2 true DE1564086B2 (de) | 1971-06-09 |
Family
ID=12732272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661564086 Pending DE1564086B2 (de) | 1965-07-30 | 1966-07-29 | Verfahren zum herstellen eines halbleitersystems |
Country Status (3)
Country | Link |
---|---|
US (1) | US3707410A (de) |
DE (1) | DE1564086B2 (de) |
NL (1) | NL6610733A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1145121A (en) * | 1965-07-30 | 1969-03-12 | Associated Semiconductor Mft | Improvements in and relating to transistors |
US4049478A (en) * | 1971-05-12 | 1977-09-20 | Ibm Corporation | Utilization of an arsenic diffused emitter in the fabrication of a high performance semiconductor device |
US3953255A (en) * | 1971-12-06 | 1976-04-27 | Harris Corporation | Fabrication of matched complementary transistors in integrated circuits |
US3969165A (en) * | 1975-06-02 | 1976-07-13 | Trw Inc. | Simplified method of transistor manufacture |
JPS543479A (en) * | 1977-06-09 | 1979-01-11 | Toshiba Corp | Semiconductor device and its manufacture |
US4272307A (en) * | 1979-03-12 | 1981-06-09 | Sprague Electric Company | Integrated circuit with I2 L and power transistors and method for making |
JPS60175453A (ja) * | 1984-02-20 | 1985-09-09 | Matsushita Electronics Corp | トランジスタの製造方法 |
US4588454A (en) * | 1984-12-21 | 1986-05-13 | Linear Technology Corporation | Diffusion of dopant into a semiconductor wafer |
WO1999040630A2 (en) * | 1998-02-09 | 1999-08-12 | Koninklijke Philips Electronics N.V. | Semiconductor device with a bipolar transistor, and method of manufacturing such a device |
-
1966
- 1966-07-27 US US568310A patent/US3707410A/en not_active Expired - Lifetime
- 1966-07-29 NL NL6610733A patent/NL6610733A/xx unknown
- 1966-07-29 DE DE19661564086 patent/DE1564086B2/de active Pending
Also Published As
Publication number | Publication date |
---|---|
US3707410A (en) | 1972-12-26 |
NL6610733A (de) | 1967-01-31 |
DE1564086A1 (de) | 1970-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2611363C2 (de) | Diffusionsverfahren für eine Halbleiteranordnung | |
DE2618445C2 (de) | Verfahren zum Herstellen eines bipolaren Transistors | |
DE2462644C2 (de) | Verfahren zur Herstellung eines Transistors | |
DE2812658C3 (de) | Verfahren zum selektiven Diffundieren von Aluminium in ein Einkristall-Siliciumhalbleitersubstrat | |
DE1086512B (de) | Verfahren zum Herstellen eines gleichrichtenden UEberganges in einem Siliziumkoerper | |
DE2618733A1 (de) | Halbleiterbauelement mit heterouebergang | |
DE7233274U (de) | Polykristalline siliciumelektrode fuer halbleiteranordnungen | |
DE1032404B (de) | Verfahren zur Herstellung von Flaechenhalbleiterelementen mit p-n-Schichten | |
DE2019655C2 (de) | Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers | |
DE1444496A1 (de) | Epitaxialer Wachstumsprozess | |
DE19534574C2 (de) | Dotierverfahren zur Herstellung von Homoübergängen in Halbleitersubstraten | |
DE1950069B2 (de) | Verfahren zum Herstellung einer Halbleiteranordnung | |
DE1564086B2 (de) | Verfahren zum herstellen eines halbleitersystems | |
DE2211709B2 (de) | Verfahren zum Dotieren von Halbleitermaterial | |
DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
DE2316520C3 (de) | Verfahren zum Dotieren von Halbleiterplättchen durch Diffusion aus einer auf das Halbleitermaterial aufgebrachten Schicht | |
DE2148431C3 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE2658304C2 (de) | Halbleitervorrichtung | |
DE1589886B1 (de) | Halbleiterbauelement mit oberflaechenueberzug und verfahren zu seiner herstellung | |
DE1644025A1 (de) | Halbleiter-Anordnung mit diffundierten Zonenuebergaengen | |
DE1544323A1 (de) | Verfahren zur Erzeugung von p-Diffusionen in Germanium und zur Herstellung doppelt diffundierter planarer Germaniumtransistoren | |
DE2937989C2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE2650865A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE1464921B2 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE2049696C3 (de) | Halbleiterbauelement und Verfahren zum Herstellen |