DE1564086A1 - Verfahren zur Herstellung von Halbleitersystemen - Google Patents
Verfahren zur Herstellung von HalbleitersystemenInfo
- Publication number
- DE1564086A1 DE1564086A1 DE19661564086 DE1564086A DE1564086A1 DE 1564086 A1 DE1564086 A1 DE 1564086A1 DE 19661564086 DE19661564086 DE 19661564086 DE 1564086 A DE1564086 A DE 1564086A DE 1564086 A1 DE1564086 A1 DE 1564086A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- opening
- semiconductor
- type
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000000034 method Methods 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 53
- 238000009792 diffusion process Methods 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims 5
- 239000011241 protective layer Substances 0.000 claims 2
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims 1
- 239000002781 deodorant agent Substances 0.000 claims 1
- 230000002452 interceptive effect Effects 0.000 claims 1
- 239000003973 paint Substances 0.000 claims 1
- 238000012797 qualification Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 74
- 239000000377 silicon dioxide Substances 0.000 description 36
- 235000012239 silicon dioxide Nutrition 0.000 description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005979 thermal decomposition reaction Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- FGUJWQZQKHUJMW-UHFFFAOYSA-N [AlH3].[B] Chemical compound [AlH3].[B] FGUJWQZQKHUJMW-UHFFFAOYSA-N 0.000 description 1
- YKTSYUJCYHOUJP-UHFFFAOYSA-N [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] Chemical compound [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] YKTSYUJCYHOUJP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/04—Dopants, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/041—Doping control in crystal growth
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/049—Equivalence and options
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/145—Shaped junctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/157—Special diffusion and profiles
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/919—Compensation doping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Description
HITACHI /LTD., Tokio (Japan)
Verfahren zur Herstellung von Halbleitersystemen
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung
von Halbleitersystemen, insbesondere auf ein Verfahren zur selektiven
Dotierung eines Halbleiters mit Störstellen, vor allem auf die Dotierung eines Halbleiters durch dieselbe Oberfläche mit
einer Anzahl von Störstellen.
Halbleitersysteme, wie Transistoren oder Dioden, enthalten
im allgemeinen eine Grenzschicht zwischen Halblelterschichten
von entgegengesetztem Leitfähigkeitstyp, beispielsweise' eine p-n-Grenzschicht oder eine Grenzschicht zwischen Halbleiterschichten
anderer Leitfähigkeitstypen,, beispielsweise eine pi, ni, p+p""
oder n+n" Grenzschicht oder eine kombinierte Grenzschichtstruktur.
Die genannten n- oder p-TypeHalbleiterschichten werden im allgemeinen in der Weise erzeugt, daß eine Donor- oder A^eeptor-Störstelle
in den Halbleiter eingeführt wird, und zwar in Form einer
Legierung, durch Diffusion, durch Wachstumstechnik oder eine Kombination dieser Maßnahmen.
Bei der praktischen Herstellung von Halbleitersystemen, wie
Transistoren, 1st es im Hinblick auf die elektrischen Eigensohaf--
■81-(Pos. 9O25)~TL (T)
009838/0251
ten und die Zwecke des Produktes üblich, die Dotierung nur auf einen bestimmten Teil des Halbleiters zu beschränken und eine
selektive Multidotierung vorzunehmen, bei der nacheinander verschiedene Störstellen durch dieselbe Oberfläche in einen Substrat
eingeführt werden. Ein typisches Halbleitersystem, das nach diesem selektiven Multidotierverfahren hergestellt wird,, ist der in
Fig. 1 dargestellte Planartyptransistör.
Im folgenden sei zunächst kurz die übliche Herstellung eines solchen Planartyptransistors entsprechend Pig. I erläutert. Zunächst
wird auf einer Breitseite eines n-Typ-Silizium-Einkristal-
in
les eine Siliziumoxydschicht erzeugt, die/einem bestimmten Bereich
eine Öffnung aufweist. Durch selektives Eindiffundieren einer p-Typ-Störstelle durch diese öffnung wird dann p-Typ-Basisbereich
erzeugt. Danach wird auf diesem p-Typ-Basisbereich eine zweite Schicht Siliziumdioxyd hergestellt, in der wiederum durch
Entfernung eines bestimmten Teiles eine öffnung erzeugt wird. Dann läßt man durch diese letztgenannte öffnung eine n-Typ-Störstelle
selektiv diffundieren, so daß ein n-Typ-Emitterbereich gebildet
wird. Anschließend werden in der genannten Siliziumdioxydschicht öffnungen erzeugt, um einen Zugang zum Basisbereich und
zum Emitterbereich zu gewinnen. Durch diese öffnungen werden dann Metallschichten hergestellt, die'mit den genannten Bereichen in
ohmschern Kontakt stehen.
Es wurde erwartet, daß sich Planartyptransistoren dieser Art
durch eine besondere Stabilität auszeichnen, da der Kantenbereich
009938/0251
der p-n-Grenzschicht durch die Siliziumdioxydschicht vollständig
geschützt ist.
Es wurde jedoch festgestellt, daß dieses bekannte Verfahren
die im folgenden näher erläuterten Nachteile besitzt. Wie Pig. I
zeigt, wird durch die öffnung, die in der auf dem n-Typ-Silizium-Substrat
vorgesehenen Siliziumdioxydschicht vorhanden ist, zunächst
eine Basisstrjöstelle diffundiert. Bei Herstellung einer
öffnung in einer zweiten Siliziumdioxydschicht auf der Oberfläche des Siliziumsubstrats zur lokalen Diffusion einer Emitterstörstelle
ist eine Verfahrensstufe vorhanden, bei der ein Photowiderstandsfilm auf die ganze Oberfläche der Siliziumdioxydschicht
aufgebracht und in diesem Photowiderstandsfilm eine öffnung hergestellt wird, die der öffnung zur ^'ffusion der Emitterstörstelle
entspricht.
Bei diesem Aufbringen eines Photowiderstandsfilmes besteht nun jedoch ein Absatz an der Siliziumdioxydschicht, der in Pig. I
durch einen Teil gekennzeichnet ist. Wegen dieses Absatzes in der Siliziumdioxydschicht ergibt sich eine nicht völlig gleichmäßige
Stärke des Photowiderstandsfilmes, was die Ursache von kleinen
Löchern im Bereich des erwähnten Absatzes ist. Diese im Photowiderstandsfilm
auftretenden kleinen Löcher ermöglichen der Beizlösung (beispielsweise HP), die zur Herstellung der öffnungen in
der Siliziumdio3cydsöhicht zur anschließenden Emitterdiffusion
dient, einen Zugang zur Siliziumdioxydschicht. Es besteht infolgedessen
die Gefahr, daß sieh diese Löcher bis zum Halbleitermaterial
ausweiten. Ein in der Siliziumdioxydsehicht über dem Basis-
00983 8/0251
bereich befindliches Loch würde es nun jedoch dem Emitterstörstellenmaterial
gestatten, beim anschließenden Eindiffundieren dieses EmitterstÖrstellenmateriales weiter in die Basisschicht
einzudringen, was die Transistoreigenschaften ungünstig beeinflußt. Gleiches gilt für den Verfahrensschritt, bei dein zur Herstellung
von Emitter- und Basiselektroden Metall niedergeschlagen wird. Hierbei kann ein Kurzschluß zwischen dieser Metallschicht,
beispielsweise aus Aluminium, und dem Substrat entstehen, der gleichfalls eine Ursache für das Entstehen von Ausschuß ist. Da
die Metallschichtfläche bei einem integrierten Halbleitericreis
wesentlich größer als die bei einem Planartyptransistor ist, besteht
bei einem solchen integrierten Halbleiterkreis in hohem Maße die Gefahr des Auftretens eines Kurzschlusses zwischen dem
niedergeschlagenen Aluminiumfilm und dem Halbleiter. Die Ursache derartiger Kurzschlüsse ist, wie erläutert, die Bildung feiner
Löcher im Photowiderstandsfilm und demgemäß im Siliziumdioxydfilm.
Die zur Diffusion gebildete Siliziumdioxydmaske enthält ferner einen erheblichen Anteil von Oxyden der Störstellenatome; diese
Maske ist ferner sehr dünn und demgemäß wenig widerstandsfest gegenüber der Ätzlösung, die zur Bildung einer öffnung (für das.anschließende
Eindiffundieren des EmitterstÖrstellenmateriales) benutzt wird. Diese geringe Widerstandsfestigkeit der Maske vergrößert
noch die Gefahr des Auftretens der erwähnten kleinen Löcher. Es wurde beschrieben, wie bei der erläuterten selektiven
Diffusion eine zweite Siliziumdioxydschicht auf die Qberflbhe des'
Halbleiters in der öffnung aufgebracht wird, die für eine selektive
Diffusion hergestellt wurde. Es ist jedoch schwierig, bei
009838/0251
Verwendung von Germanium oder anderen Halbleitermaterialien als
Substrat eine zweite Siliziumdioxydschicht gleichzeitig mit der
Diffusion herzustellen. Zur Behebung dieser Schwierigkeit wurde
vorgeschlagen,, nach dem Diffusionsprozess die Abdecksehicht aus
Siliziumdioxyd oder dergleichen auf dem Halbleitersubstrat durch
thermische Zersetzung eines Materiales wie organisches Oxysilan herzustellen. Hierzu muß jeweils nach Beendigung eines Diffusionsvorganges eine Siliziumdioxydschicht niedergeschlagen werden, was
zusätzliche Verfahrensstufen bedingt und den weiteren Nachteil
mit sich bringt, daß wegen der Wiederverteilung der Störstellen
durch Wärmebehandlung die elektrischen Eigenschaften leicht geändert werden. :
Der Erfindung liegt daher die Aufgabe zugrunde, ein selektives
Multidotierverfahren zu entwickeln, das sich besonders für Planartyptransistoren
eignet, jedoch auch für zahlreiche andere Harlbleitersysteme
geeignet ist.
Ein weiteres wesentliches Ziel der Erfindung besteht darin,
das Auftreten von Ausschuß bei der Herstellung von Halbleitersystemen,
wie Transistoren und integrierten Halbleitersystemen zu
vermeiden, soweit dieser Ausschuß auf der Bildung von kleinen Löchern in der genannten Photowiderstandsschicht oder in der Siliziumdioxydschioht
unter dem Photowiderstandsfilm beruht. Durch die Erfindung soll eine neue und wirksame Methode geschaffen werden,
die nicht nur für Silizium- sondern auch für Oermanlumhalbleifcersysteme
oder andere intermetallische zusammengesetzte HaIbleitersyßteme
geeignet ist, ohne komplizierte Verfahrensstufen zu
ÖS 1 .:
Einzelheiten der Erfindung gehen aus der folgenden Beschreibung einiger Ausführungsbeispiele hervor. Während die bereits
erläuterte Pig. 1 einen Querschnitt durch einen nach einem bekannten Verfahren hergestellten Planartyptransistor zeigt, veranschaulicht
Fig. 2 einen Querschnitt durch.einen erfindungsgemäß hergestellten Planartyptransistor. Die Pig, ^a bis 3e erläutern
ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens.
Der in Fig. 2 dargestellte, erfindungsgemäß hergestellte Planartyptransistor
enthält einen Halbleitersubstrat 1., der beispielsweise
aus einem Silizium- oder Germanium-Einkristall besteht und flach ausgebildet ist. Der Substrat bildet im Planartyptransistor
den Kollektor. Auf der Oberfläche dieses Substrats ist eine Isolierstoffschicht
21 vorhanden, die üblicherweise aus Siliziumdioxyd besteht. Stattdessen kann die Schicht beispielsweise auch
aus Siliziumnitrid, Aluminiumsilikatglas (AIpCUSiOp), Boraluminiumsilikatglas
(BpO^-AIpCU-SiOp) bestehen. Der Transistor enthält weiterhin
einen Emitterbereich 3 und einen Basisbereich 4. Erfindungsgemäß wird vor Herstellung des Basisbereiches 4 derjenige Teil
des Substrats, auf dem der Emitterbereich 3 erzeugt werden soll,
stark mit Störstellenmaterial dotiert, das denselben Leitfähigkeit
styp^wie der Substrat 1 aufweist» Dann wird ein Störstellenmaterial,
dessen Leitfähigkeitstyp von dem des Substrats unterschiedlich ist, zur Bildung des Basisbereiches eingeführt, und
zwar nur in dem Maße, daß der Leitfähigkeitstyp des zuvor gebildeten
Emitterbereiones 3 nicht geändert wird. Auf diese Weise wird
somit unter dem Eraitterbereioh 2 der Basisbereich 4 erzeugt. Als
Störstellenmaterial zur Bildung des Basisbereiohes wird ein Ma-
009838/0251
- 7 - 1564088
terial gewählt/ dessen Diffusinnskonstante größer als die des
zur Bildung des Emitterbereiehes "benutzten Störstellenmateriales
ist. Das StörStellenmaterial für den Basisbereich diffundiert
der
daher durch den Bereich hindurch,/das EmitterstörStellenmaterial
daher durch den Bereich hindurch,/das EmitterstörStellenmaterial
enthält. r - ■ ·
Das Störstellenmaterial für den Basisbereich läßt man durch
die in der Isolierstoffschicht 21 gebildete Öffnung eindiffundieren.
Eine zwischen dem Basisbereich 4 und dem Kollektorsubstrat 1
vorhandene p-n-Grenzschicht erstreckt sich bis zur oben erwähnten
Breitseite des flachen Substrats. Die Kante dieser Grenzschicht
wird durch die erwähnte Isolierstoffschicht 21 dauernd geschützt.
Mit dem Emitterbereich J und dep "Basisbereich 4 sind Metall-schichten
5 und 6 in ohmsehern Kontakt. .Diese Metallschichten sind
mit den gemsia genannten Bereichen J und 4 durch Öffnungen verbunden,
die in der zweiten Isolierschicht 22 hergestellt sind.
Diese zweite Isolierschicht befindet sich in der zuvor erwähnten Öffnung der Schicht 21, die iherseits zum Eindiffundieren des Basisstör
stellenmateriales dient.
Anhand der Pig. Ja bis Je wird im folgenden ein Ausführungsbeispiel
des erfindungsgemäßen Verfahrens zur Herstellung eines Halbleltersystems
erläutert, wobei der Halbleitersubstrat aus Silizium?
besteht. I
- .■
'
■ · ■ ί
Zunächst wird ein n«Typ»8ili£iumsubstrat mit einem spezifischen.·
■Widerstand von O,5-flcm hergestellt (dotiert mit Phosphor bis auf
00983870261
16 ^ "3S '
eine Konzentration von 5 χ 10 Atom/cnr). Auf die eine Breitseite
dieses Substrates wird eine Siliziumdioxydschicht 21 aufgebracht (Fig. ^a). Der Teil der Siliziumdioxydschicht,unter
dem der Emitterbereich hergestellt werden soll, wird entfernt, so daß eine die Halbleiteroberfläche freilegende Öffnung 7 entsteht.
Die Herstellung dieser Öffnung erfolgt in bekannter Weise nach einem Photogravierverfahren. Die Siliziumdioxydschicht besitzt
eine Stärke von etwa 8000 S und wird erzeugt durch Wärmebehandlung
des Siliziumsubstrats in feuchter Atmosphäre bei Atmosphärendruck und 1200°C während etwa 45 Minuten.
Der Substrat wird dann zusammen mit einer Störstellenquelle
in einen abgeschlossenen Behälter gebracht, der auf Unterdruck von 10 J mmHg gehalten wird. Als Störstellenmaterial wird pulverisiertes
Silizium mit einem Gehalt von 5 χ 10 Atom/cnr Arsen
benutzt. Ig dieses Pulvers wird in der Nähe des in den genannten
Behälter eingeschlossenen Substrats angeordnet. Der Behälter wird dann als Ganzes während 8o Minuten auf 12000C aufgeheizt. Es entsteht
auf diese Weise ein hoch dotierter n-Typ-Emitterbereich j5
(vgl. Fig.
Zur Herstellung eines Basisbereiches wird anschließend in der Siliziumdioxydschicht 21 eine öffnung 8 hergestellt, die größer
ist, als es zuvor die öffnung 7 war (vgl. Fig. J5c) . Der Halbleitersubstrat
wird dann zunächst 10 Minuten in einem Raum gehalten, durch den Ng mit einer Menge von 50 l/min und O2 mit einer Menge
von 12 l/min hindurchströmt. Dann wird N2, das man durch 15 enr
BBr-, (bei Zimmertemperatur) hindurchströmen läßt, zusammen mit
009838/0251 0R,GlNAL
O2 der Oberfläche des Halbleiters zugeführt, die auf 97O0C erlangt
wird. Die genannte Gasmischung bleibt 35 Minuten in Berührung mit der Halbleiteroberfläche. Danach wird die Zufuhr
von mit BBr^ angereichertem Np unterbrochen und der Substrat
abgekühlt. Während dieses Vorganges wird Borglas über die ganze
Oberfläche des Halbleiters und der Siliziumdioxydschicht 21 niedergeschlagen, wobei eine flache Diffusion von Bor in den Halbleitersubstrat
unter der öffnung 8 erfolgt. Nach Entfernung der
Borglasschicht von der Oberfläche wird der Substrat in feuchter Op~Atmosphäre während 60 Minuten erhitzt, so daß der erwähnte
Borniederschlag weiter eindiffundiert. Da die Diffusionsgeschwindigkeit des Bor größer als die des Arsen ist, diffundiert das Bor
ein -..-'.-■ . -.":'-.
weiter/als der Tiefe des Arsen enthaltenden, hoch dotierten Bereiches
3 entspricht.
Im Halbleitersubstrat wird auf diese Weise ein p-Typbereich
unter dem hoch dotierten n-Typbereich > gebildet (vgl. Fig. Jd).
Die Kante der zwischen dem p-Typbereich 4 und dem n-Typsubstrat
vorhandenen p-n-Grenzschicht erreicht die Breitseite des Substrates
und wird durch die Siliziumdioxydschicht 21 geschützt. In
der Öffnung 8 wird eine zweite Siliziumdioxydschicht gebildet,
die die Halbleiteroberfläche bedeckt. Diese zweite Siliziumdioxyd-.
schicht schützt die p-n-Grenzschicht zwischen dem n~Typ-Bereich
und dem p-Typ-Berelch 4. Die Diffusionstiefe des n-Typbereiches
3 beträgt etwa 2yw ί die OberflächenstörStellenkonzentration liegt
bei etwa 5 χ 10 Ätom/cm. Dieser Bereich 3 bildet den Emitter
deg Transistors, während der p-Typbereich 4 die Basis bildetj
seine Diffusionstiefe beträgt etwa 2,7/*. (gemessen von der Oberfläche)'.'
'- OIS831/0281 ;
Zum Schlüsse werden in 'der zweiten Siliziumdioxydschicht
Öffnungen 9 und 10 hergestellt, die den Emitter- und Basisbereich teilweise freilegen. Durch diese öffnungen 9 und 10 kommen
Metallschichten 5 und β, beispielsweise aus Aluminium, in
ohmschen Kontakt mit den genannten Bereichen, so daß man den Transistor mit dem Aufbau gemäß Fig. 2 erhält.
Wird Germanium als Halbleitersubstrat benutzt, so diffundiert (im Gegensatz zur Verwendung von Silizium als Substrat)
im allgemeinen ein n-Typ-Störstellenmaterial wesentlich schneller
als ein p-Typ-Störstellenmaterial. Aus diesem Grunde ist es angebracht, ein p-Typ-Germanium als Substrat zu verwenden.
Es wird somit zunächst ein p-Typ-Germanium mit einem spezifischen Widerstand in der Größenordnung von lJlcm hergestellt.
Auf eine Breitseite dieses Substrats wird Siliziumdioxyd aus der dampfförmigen Phase niedergeschlagen. Durch thermische Zersetzung
von Tetraäthoxysilan bei 7000C während 1,5 Std. kann beispielsweise
eine Siliziumdioxydsohicht mit einer Stärke von etwa 8θΟΟ 8
erzeugt werden. In einem vorgegebenen Bereich dieser Siliziumdioxydschicht wird dann eine öffnung 7 (entsprechend Pig. Ja) hergestellt.
Der resultierende Substrat 1 wird dann auf 8500C erhitzt und
während 23 Minuten einer Umgebung ausgesetzt, die Indiumdampf enthält,
so daß durch die öffnung 7 Indium diffundiert und ein p-Typbereich
3 hoher Störstellenkonzentration gebildet wird (Fig. 3b).
Anschließend wird in der Siliziumdioxydschicht eine öffnung 8 her-
009838/0251
gestelltj die wesentlich größer als die zuvor vorhandene öffnung 7
ist(Fig. 3c). Der Substrat 1 wird dann während 3>8 Minuten bei
75O°C in einer-Arsenatmosphäre gehalten. Das Arsen diffundiert
selektiv durch die öffnung 8 bis auf eine Tiefe, die größer als
die Tiefe des Bereiches 5 ist/ so daß sich unter dem Bereich.5 ein
n-Typbereich Λ bildet (Pig. Jd).
Der p-Typbereich weist eineOberflächenstörstellenkonzentration
von 10 " A torn/ cm-5 und eine Tiefe von 1,5/* (gemessen von der Oberfläche)
auf und dient als Emitter des Transistors. Der n-Typ-Be-■
reich-Λ besitzt eine Oberflächenstörstellenkonzentration von
10 Atom/cnrV eine Diffusionstiefe von 2,5 yw und dient als Basis,
Die Stärke der Basis ist demgemäß 1μ . Die zwischen dem Kollektorbereich
1 und dem Basisbereich 4 vorhandene p-n-Grenzschicht wird
an ihrem an der Oberfläche befindlichen Bereich vollständig durch
die Siliziumdioxydschicht 21 geschützt. ,
Da bei Verwendung eines Germaniumsubstrats während des Diffusionsprozesses
in der öffnung keine Siliziumdioxydschicht gebildet wird, erfolgt hier die Erzeugung einer Siliziumdioxydsohicht
22 durch das genannte Verfahren der thermischen Zersetzung von
organischem Oxysilan. In dieser Siliziumdioxydschicht 22 werden
dann öffnungen 9 und 10 hergestellt, durch die über Metallschichten
der ohmsche Anschluß des Emitter- und Basisbereiches erfolgt. ;
Es ist im allgemeinen erwünscht, daß das Eindiffundieren des
Basisstörstellenmateriales bei einer niedrigeren Temperatur als
009838/0251
das Eindiffundieren des Emitterstörstellenmateriales erfolgt. Dies
verringert eine Diffusion des Emitterstörstellenraateriales bei dem anschließenden Diffusionsprozess des Basismateriales, so daß
eine Verschiebung der Emitter-Basisgrenzschicht des Transistors während des Diffusionsprozesses des Basisstörstellenmateriales
verkleinert wird. Die Breite der Basis und damit die Frequenz des Transistors kann vor allem durch die Diffusionstiefe des Basisstörstellenmateriales
gesteuert werden. Auf diese V/eise läßt sich eine hohe Gleichförmigkeit verschiedener Elemente erzielen. Nach
dem erfindungsgemäßen Verfahren beginnt die Diffusion mit dem Teil,
der einen kleineren Diffusionsbereich besitzt., während anschließend
unter Bildung einer größeren öffnung die Diffusion des Materiales vorgenommen wird, das einen größeren Diffusionsbereich
aufweisen soll. A\if diese Weise entfällt vollkommen die bei dem bekannten Verfahren unvermeidliche Stufe im Oxydfilm an der Stelle,
die der für das Eindiffundieren des Emitterstörstellenmateriales vorgesehenen öffnung entspricht. Beim erfindungsgemäßen Verfahren
tritt somit lediglich eine einzige Stufe im Oxydfilm auf (vgl. Fig. 3d). Auf diese Weise wij£rd die Möglichkeit für das Auftreten
von kleinen Löchern im Photowiderstandsfilm gegenüber dem bekannten Verfahren gemäß Fig. 3 (bei dem unvermeidlich zwei Stufen
auftreten) wesentlich verringert. Bei dem bekannten Mehrfachdiffusionsverfahren werden in der Maske die gleiche Anzahl von Stufen
gebildet, wie Diffusionsvorg^änge ausgeführt werden. Beim erfindungsgemäßen
Verfahren entsteht demgegenüber unabhängig von . der Zahl der ausgeführten Diffusionsvorgänge lediglich eine Stufe,
und zwar beim letzten Diffusionsvorgang. Die Gefahr, daß kleine Löcher infolge des Vorhandenseins derartiger Stufen während der
0 0 9838/0251
Diffusion auftreten, ist daher erfindungsgemäß vollständig beseitigt.
Die flache Siliziumdioxydschicht, die zur Bildung einer
Stufe fahrt, wird erfindungsgemäß bis zum Verfahrensschritt aufgeschoben,
da sie lediglich dazu dient, an einzelnen Stellen AnschluiBöffnungen
für die Elektroden zu schaffen.
Die auf die erwähnten kleinen Löcher zurückzuführende unerwünschte
Diffusion wird beim erfindungsgemäßen Verfahren somit auf
ein Minimum verringert. Weiterhin ist auch die Gefahr eines Kurzschlusses im Halbleitersubstrat nach dem Aluminiumniederschlag
weitgehend beseitigt. Die Zuverlässigkeit und Lebensdauer von Flanartyptrarisistoren ,oder integrierten Planar typ systemen ist daher
wesentlich verbessert.
In der obigen Beschreibung wurde lediglich der Fall· erörtert,
daß nur ein Störstellenmaterial im ersten Diffusionsvorgang eindiffundiert. Stattdessen ist es selbstverständlich auch möglich,
mehrere Störstellenmaterialien entweder gleichzeitig oder nacheinander
durch die öffnung 7 eindiffundieren zu lassen; gleiches
gilt für den späteren Diffusionsvorgang durch die öffnung 8. Statt
ferner durchgehende Diffusionsvorgänge bei der Dotierung im ersten
und zweiten Diffusionsvorgang auszuführen, kann man auch ein Störstellenmaterial in beschränktem Maße entweder durch unmittelbares
Aufbringen, nach einer Legierungstechnik oder nach einer Diffusionstechnik
einführen und abgesehen hiervon später gesondert Störstellenmaterialien In den Halbleiter einbringen, wobei eine Wärmebehandlung benutzt wird unter Verwendung der Diffusionstechnik
oder eines sonstigen Verfahrens.
009838/0251 bad original
Claims (1)
- Patentansprüche1. Verführen zur Herstellung eines HaTbleitersy»t«me. dadurch gekennzeichnet, da β zunächst ein In wesentl lohen flacher HsIb* leltersubstrat hergestellt wird, da* dsnn ein erster Halhlelterbereioh erzeugt wird, in de« ein erstes Sturstelleimateriai durch einen begrenzten Teil der Breitseite des Substrates in den Substrat eingeführt wird« daS anschließend auf die genannte Seite des Substrates eine Deckschicht aufgebracht wird» in der eine Öffnung vorgesehen 1st, die den Teil freilegt, in den das erste SttJratelleiwiaterial eingeführt wurde und die sich über den genannten Teil hinaus erstreckt, das anaehlleBend zur Bildung eines zweiten Halblelterberelehes ein «weites St&rstellenmaterial durch die genannte öffnung In den Substrat bis in eine Tiefe ein· geführt wird, die gruter als die Tiefe des ersten Halblelterbereiohes 1st, so dai unter diesen» ersten Halbleiterbereich ein zweiter Halblelterbereleh mit de« zweiten Stgrstellenmaterial gebildet wird.2. Verfahren nach Anspruch 1* dadurch gekennzeichnet, daö der Halbleitersubstrat einen ersten Leitflfaigkeitetyp besitzt und das erst« Störstellenssaterial diesen ersten LeifcfMhlglceitetyp bestirnt das ferner das zweite iterstelleaaateri*! einen ve« ersten LeitfHftigJsiitefcyp uRtersehledliehen Ltitfahigkeitatyp aufweist und •Im Diffuslonatoftstante besitzt, die gröier als die des «raten •töretellei»at«rialee ist.BAD ORIGINAL 00S838/0251J. Verfahren naoii Anspruch 2« dadurch gekennzeichnet, dad die zwischen dem Halbleitersubstrat und den xtieiten Halbleiterbereich vorhandene p-n-Grenzachioht in ihrem die Breitseite des Substrate erreichenden Teil ständig durch die Deckschicht geschützt ist»4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß inder genannten Öffnung eine die Oberfläche des Substrats abdeckende Isolierstoff-Schutzschicht erzeugt wird, in der anschließend öffnungen hergestellt werden, durch die der Elektrodenaneohlu3 der beiden Halbleiterbereiche erfolgt.5. Verfahren nach nspruch 1, dadurch gekennzeichnet, daß das erste Stttrstellenmöterial diirch ©ine erste öffnung in einer auf der Breitseite des Substrats vors&«*^aenen Maske eingeführt wird, wobei diese erste fiffnung einen begrenzten Teil der Breitseite freilegt imd öaß das sweite 8törst<*llenmaterial durch eine zweite iJffnung eingeführt wird, die die erste öffnung einsehliest und größer als diese ist.6. Verfahren naoh Anspruoh 1, dadurch gekennzeichnet, daß die Deckschicht 8iIiaiwndioxyd enthält.7. Verfahren rur Herstellun« eines Halbleitersyete»s, dadurch ceken&seiehnet#dae «unMohst «in i« wesentlichen flasher Halbleitersubstrat eines «rstefi L*itfÄhi«k«ltstype hergestellt wird, daB dann die Breitseite uvatäh «ine Isolierstoffdeoiceohieht abgedeckt wird, daß «ηββη11·Β«η& in der Deo&wohicht eine erste öffnung her-009838/02 51 ßADgestellt wlrdi« axe die Oberfläche des Substrats teilweise freilegt, daß hierauf zur Bildung eines ersten Halbleiterbereiches ein erstes Störstellonaaterlal, das einen ersten LeltfÄhigkeitstyp bestirnt, durch die genannca erste Hffnung selektiv eindiffundiert wird, dftJ dann in der Deckschicht eine zweite öffnung erzeugt wird, die die erste öffnung umschließt und prüder als diese ist und da£ aur Bildung eines zweiten Halbleiterbereiches ia Substrat durch diese zweite öffnung ein zweites Störstellenmaterial eingeführt, wird, das einen zweiten LeitfShlskeltstyp bestimmt, der voa ersten Leitfählgkeitetyp unterschiedlieb 1st, wobei die Diffusionskonstante dec zweiten StöreteUfnmateriale· gröfler als die des im Substrat befindlichen ersten Störetellenasterlales ist, das ferner das zweite Störstellenmaterlal In einen sctohen KsSe in den Substrat eingeftihrt wird, daS es den LeitfalUgkeitstyp des zuvor gebildeten ersten Halbleiterbereiche ε nicht ändert, jedoch in einem Ka^c, daß es den Leitfühigkeltstyp dss Substrats la Bereich unter dem ersten Halbleiterbereich ändert und dafl all« Ränder der zwisaher* dem Halbleitersubstrat und den »weiten Haiblelterbereioh vorhandenen p~n~are>n7.s?hiaht bis svo Breitseite des Substrats streichen «nd etSndlg durch die Decksohioht geschützt sind.P>. Verfahren nach Annpmich J, dadurch «gekennzeichnet, daß die in der zweiten ^ffnvng freigelegte Oberfliehe duroh eine Isolierstof schutzschicht abgedeckt wird, in der Öffnungen sua Anschlui von Elektroden an die beiden Halblelterbereiche vorgesehen werden.BAD ORIGINAL 009838/02519. Verfaiir-an iiaeU Anspruch 1 f da-iurcii. ,jiekennae lehnet;, da2 Halbleiter aus ei?*o;n Silisiuin-Eirücri stall uadJiIAe Deckschicht aus Slliziuandiojcyd böateht, daß ferner ά&ε EinfUlucen des zweiten Stürstellenmaleriaiea in Qjiydiarsnilur Atmosphäre Qu tiAß die 5iii£ittaoberfll!cho wälir*nd düs ElnfUiiread dös ten ■Störötellenaiatöi»ialöa osyöisrt wird und in der awtiten 3ff-β ein* auu Siliüluraöloiiya fcestetisiisde taolierstoffechlcht auf Cberriäaüö t;ebj.2chit wird.10» TerX'Äiireri nach Aii3prucii 7# daduraii ©«iceiuizelchiietj, da;3 der hlail5itiitex'öub*i,rut a^ eixis.u Gejfttiaiiiura-fiialcristall bestehu und 5 nacii EJUifiihren d*s xwoitisn Scüra'cellenmaterialea la der Öffnung eine isollarstoiTsohicht; orzsujji; wird.009838/0251Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4590665 | 1965-07-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1564086A1 true DE1564086A1 (de) | 1970-09-17 |
DE1564086B2 DE1564086B2 (de) | 1971-06-09 |
Family
ID=12732272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661564086 Pending DE1564086B2 (de) | 1965-07-30 | 1966-07-29 | Verfahren zum herstellen eines halbleitersystems |
Country Status (3)
Country | Link |
---|---|
US (1) | US3707410A (de) |
DE (1) | DE1564086B2 (de) |
NL (1) | NL6610733A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1145121A (en) * | 1965-07-30 | 1969-03-12 | Associated Semiconductor Mft | Improvements in and relating to transistors |
US4049478A (en) * | 1971-05-12 | 1977-09-20 | Ibm Corporation | Utilization of an arsenic diffused emitter in the fabrication of a high performance semiconductor device |
US3953255A (en) * | 1971-12-06 | 1976-04-27 | Harris Corporation | Fabrication of matched complementary transistors in integrated circuits |
US3969165A (en) * | 1975-06-02 | 1976-07-13 | Trw Inc. | Simplified method of transistor manufacture |
JPS543479A (en) * | 1977-06-09 | 1979-01-11 | Toshiba Corp | Semiconductor device and its manufacture |
US4272307A (en) * | 1979-03-12 | 1981-06-09 | Sprague Electric Company | Integrated circuit with I2 L and power transistors and method for making |
JPS60175453A (ja) * | 1984-02-20 | 1985-09-09 | Matsushita Electronics Corp | トランジスタの製造方法 |
US4588454A (en) * | 1984-12-21 | 1986-05-13 | Linear Technology Corporation | Diffusion of dopant into a semiconductor wafer |
WO1999040630A2 (en) * | 1998-02-09 | 1999-08-12 | Koninklijke Philips Electronics N.V. | Semiconductor device with a bipolar transistor, and method of manufacturing such a device |
-
1966
- 1966-07-27 US US568310A patent/US3707410A/en not_active Expired - Lifetime
- 1966-07-29 DE DE19661564086 patent/DE1564086B2/de active Pending
- 1966-07-29 NL NL6610733A patent/NL6610733A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
US3707410A (en) | 1972-12-26 |
NL6610733A (de) | 1967-01-31 |
DE1564086B2 (de) | 1971-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2618445C2 (de) | Verfahren zum Herstellen eines bipolaren Transistors | |
DE7233274U (de) | Polykristalline siliciumelektrode fuer halbleiteranordnungen | |
DE2618733A1 (de) | Halbleiterbauelement mit heterouebergang | |
DE1282196B (de) | Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge | |
DE3024084A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2823967A1 (de) | Npn-transistor | |
EP0005185A1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
DE2422120C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE1950069B2 (de) | Verfahren zum Herstellung einer Halbleiteranordnung | |
DE2357376B2 (de) | Mesa-thyristor und verfahren zu seiner herstellung | |
DE1564086A1 (de) | Verfahren zur Herstellung von Halbleitersystemen | |
DE1514018A1 (de) | Verfahren zur Verbesserung der Betriebseigenschaften von Halbleiterbauelementen | |
DE2702451B2 (de) | Halbleiteranordnung | |
DE2752335B2 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
DE1539483C3 (de) | ||
DE2100292A1 (de) | Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben | |
DE1916969B2 (de) | Verfahren zur herstellung eines integrierten widerstandes | |
DE2510951C3 (de) | Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung | |
DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2250989A1 (de) | Verfahren zur bildung einer anordnung monolithisch integrierter halbleiterbauelemente | |
DE2028632C3 (de) | Zenerdiode | |
DE1614286C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1544191C3 (de) | Verfahren zur Herstellung von Halbleitermaterial |