DE2049696C3 - Halbleiterbauelement und Verfahren zum Herstellen - Google Patents
Halbleiterbauelement und Verfahren zum HerstellenInfo
- Publication number
- DE2049696C3 DE2049696C3 DE19702049696 DE2049696A DE2049696C3 DE 2049696 C3 DE2049696 C3 DE 2049696C3 DE 19702049696 DE19702049696 DE 19702049696 DE 2049696 A DE2049696 A DE 2049696A DE 2049696 C3 DE2049696 C3 DE 2049696C3
- Authority
- DE
- Germany
- Prior art keywords
- arsenic
- type
- impurity
- silicon
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 63
- 229910052785 arsenic Inorganic materials 0.000 claims description 47
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 47
- 239000012535 impurity Substances 0.000 claims description 46
- 229910052710 silicon Inorganic materials 0.000 claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 42
- 239000010703 silicon Substances 0.000 claims description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 28
- 229910052698 phosphorus Inorganic materials 0.000 claims description 27
- 239000011574 phosphorus Substances 0.000 claims description 27
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 125000004429 atom Chemical group 0.000 description 33
- 230000007547 defect Effects 0.000 description 20
- 239000013078 crystal Substances 0.000 description 8
- 238000007654 immersion Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 125000004437 phosphorous atom Chemical group 0.000 description 7
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- 238000004854 X-ray topography Methods 0.000 description 3
- 239000008246 gaseous mixture Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000005204 segregation Methods 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005251 gamma ray Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- -1 phosphorus hydrogen Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft ein Halbleiterbauelement mit einem Halbleitersubstrat aus Silizium und einem hierin
ausgebildeten mit Arsen und wenigstens einer anderen Verunreinigung dotierten Bereich.
Solche Halbleiterbauelemente mit einem Halbleitersubstrat aus Silizium, das z. B. mit Phosphor und Arsen
bei einer bestimmten Gesamtkonzentration von Phosphor und Arsen dotiert ist ist in der österreichischen
Patentschrift 24 33 18 beschrieben. Auch in der deutsehen Auslegeschrift 12 08 009 sind Halbleiterbauelemente
der obengenannten Art beschrieben. Zur Verhinderung von Gitterdefekten werden hier zwei
unterschiedliche Elemente zusammen in das Halbleitersubstrat diffundiert wobei das Atom des einen Elements
ίο größer als das Substratatom und das Atom des anderen
Elementes kleiner als das Substratatom ist Die beiden Elemente sind so ausgewählt daß deren mittlere Größe
sich der Größe des Substratatoms nähert Die Verunreinigungsatome bilden hier einen Teil des
Substratgitters. Insbesondere werden die Gitterdefekte, die durch die gegen die Si-Atome gezogenen P-Atome
erzeugt werden, durch As-Atome kompensiert die größer als P-Atome sind, so daß Gitterdefekte in
allerdings nur sehr grober Weise verhindert werden.
Der Erfindung iiegt die Aufgabe zugrunde, bei einem Halbleiterbauelement der eingangs genannten Art eine bessere Versetzungsfreiheit zu erhalten.
Der Erfindung iiegt die Aufgabe zugrunde, bei einem Halbleiterbauelement der eingangs genannten Art eine bessere Versetzungsfreiheit zu erhalten.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst
daß das Verhältnis der Anzahl der Atome des Arsens pro Kubikzentimeter zur Anzahl der Atome der
anderen Verunreinigung pro Kubikzentimeter 3-40:100 beträgt
Werden beispielsweise nur P-Atome in das Siliziumsubstrat diffundiert so werden die P-Atome gegen die
Si-Atome gezogen, da das P-Atom kleiner als das Si-Atom ist. Dies würde zu Gitterdefekten führen. Bei
einem Halbleiterbauelement gemäß der Erfindung mit kleinem Anteil von As-Atomen, die zusammen mit
P-Atomen dotiert werden, lagern sich die As-Atome nun in den freien Plätzen im Gitter, so daß die P-Atome
in ihre richtige Stellung geschoben und hierdurch Gitterdefekte vermieden werden.
Bei Halbleiterbauelementen mit einem Basisbereich geringer Breite wird darüber hinaus der sog. Emittertaucheffekt
vermieden.
Weiterbildungen des erfindungsgemäßen Halbleiterbauelements und Verfahren zu seiner Herstellung sind
in den Unteransprüchen gekennzeichnet.
Ausführungsbeispiele der Erfindung werden nun anhand der Zeichnungen näher erläutert. Es zeigen
F i g. 1A bis ID Schnitte durch verschiedene Stufen
zur Herstellung eines NPN-Planartransistors,
F i g. 2 eine schematische Darstellung der Vorrichtung, die geeignet für die Herstellung des in den F i g. 1A
so bis 1D gezeigten Transistors ist,
F i g. 3A bis 3E Schnitte durch verschiedene Stufen in der Herstellung eines modifizierten PNP-Planartransistors,
F i g. 4A bis 4D zeigen Schnitte durch aufeinanderfolgende Herstellungsstufen einer Diode,
F i g. 5A bis 5D zeigen aufeinanderfolgende Schritte in der Herstellung eines gesteuerten Siliziumgleichrichters,
F i g. 6A bis 6D durch Röntgentopographie hergestellte Fotographien von Halbleiterbauelementen gemäß
Ausführungsbeispielen der Erfindung und gemäß dem Stand der Technik,
Fig. 7A bis 7E Fotographien, die durch Röntgenstrahltopographie hergestellt wurden, um den Einfluß
der Versetzungsdichte des Substrats auf Gitterdefekte zu zeigen,
Fig.8A ein Diagramm des Rauschfaktors eines Planartransistors vom NPN-Typ gemäß einem Ausfüh-
rungsbeispiel der Erfindung und eines bekannten ähnlichen Transistors,
Fig.8B ein Diagramm zwischen Rauschfaktor und Frequenz bei Transistoren, die verschiedene Kristallebenen
benutzen,
F i g. 9A bis 9C verschiedene Charakteristiken eines Hochfrequenztransistors gemäß einem Ausführungsbeispie!
der Erfindung und eines bekannten Hochfrequenztransistors,
Fig. 10 eine Fotographie eines Hochfrequenztransistors
gensjS einem Ausführungsbeispiel der Erfindung,
wobei zu sehen ist daß ein Emittertaucheffekt nicht vorhanden ist
F i g. 11 ein Diagramm, das die Beziehung zwischen
dem Phosphor/Arsen-Verhältnis und dem Emittertaucheffekt
zeigt,
Fig. 12 ein Diagramm, das die Beziehung zwischen der Zeitdauer einer Wärmebehandlung und der
Lebensdauer einer Diode gemäß einem Ausführungsbeispiel der Erfindung und einer bekannten Diode zeigt
F i g. 13 ein Schaltbild eines Kreises, der zur Messung der Schaltzeit einer Schaltdiode verwendet wird,
Fig. 14 ein Diagramm zum Vergleich der Schaltzeiten der gemäß einem Ausführungsbeispiel der Erfindung
und einer nach dem Stand der Technik,
Fig. 15A und 15B die Beziehung zwischen der Zeitdauer einer Wärmebehandlung und dem Vorwärtsspannungsabfall
eines gesteuerten Silizium-Gleichrichters nach einem Ausführungsbeispiel der Erfindung
nach dem Stand der Technik, wobei im Fall der in Fig. 15A ein versetzungsfreies Substrat verwendet
wurde, wogegen im Fall der F i g. 15B eine (111)-Ebene
als Substratoberfläche verwendet wurde,
F i g. 16 einen Vergleich der theoretischen Kurve der Verunreinigungskonzentration in einem diffundierten
Bereich mit Verunreinigungskonzentrationskurven für verschiedene Mengenverhältnisse von Arsen zu Phosphor.
Mit Bezug auf die Fig. IA bis ID soll ein Verfahren
zum Herstellen eines Planartransistors vom NPN-Typ beschrieben werden. Ein Siliziumdioxidfilm 42 wird auf
eine Oberfläche 41, vorzugsweise eine (111)-Ebene eines
Siliziumsubstrats 40 vom N-Typ, aufgebracht, welches, wie in F i g. 1A gezeigt, versetzungsfrei ist; eine öffnung
wird im Film 42 mittels der Photoätztechnik ausgebildet. Eine Verunreinigung vom P-Typ wird in das Substrat
durch die öffnung unter Bildung eines Leitfähigkeitsbereiches 43 vom P-Typ eindiffundiert, wodurch ein
PN-Übergang zwischen dem Substrat 40 und dem Bereich 43, wie in F i g. 1B dargestellt, gebildet wird. Im
Planartransistor wirkt das Substrat 40 als Kollektorbereich und der Bereich 43 vom P-Typ als Basisbereich.
Ein Siliziumdioxidfilm wird dann auf die Oberfläche 41 aufgebracht und eine öffnung 44 in diesem Siliziumdioxid
in der Mitte des Basisbereiches, wie in Fig. IC dargestellt, ausgebildet. Dann wird ein gasförmiges
Gemisch, das eine Mischung aus Silan (S1H4) und Sauerstoff enthält, und — mit vorbestimmtem, später zu
beschreibendem Verhältnis — eine Mischung aus Phosphorwasserstoff (PH3) und Arsenwasserstoff
(ASH3) auf die freie Fläche des Substrats durch die Öffnung 44 aufgebracht, indem eine geeignete Vorrichtung,
wie schematisch in Fig. 2 dargestellt, verwendet wird, um einen Siliziumdioxidfilm abzuscheiden, der mit
Phosphor und Arsen auf dem freiliegenden Teil des Bereichs 43, wie er in F i g. 1D dargestellt ist, dotiert ist.
Die Konzentrationen der jeweiligen zu dotierenden Verunreinigungen können auf irgendwelche gewünschten
Werte eingestellt werden, indem die Strömungsdurchsätze des Phosphorwasserstoffs und Arsenwasserstoffs
geregelt werden, um den Siliziumdioxidfilm, der mit diesen Verunreinigungen dotiert ist, auszubilden.
Somit werden die Strömungsdurchsätze des Phosphorwasserstoffs und Arsenwasserstoffs so eingestellt, daß
der Arsendurchsatz das Verhältnis der Atome des Arsens pro Kubikzentimeter im dotierten Bereich zur
Anzahl der Atome der anderen Verunreinigung pro Kubikzentimeter (Phosphor in diesem Fall) 3—40 :100,
vorzugsweise 8—24 :100, beträgt
Dann wird das Substrat in einer Stickstoffatmosphäre bei einer Temperatur von etwa 1100"C 4 Stunden lang
wärmebehandelt um die Verunreinigungen im Siliziumdioxidfilm in den Bereich 43 vom P-Typ zu diffundieren,
ura einen N+-Bereich 45 zu bilden, der als Emitterbereich
wirkt. Bei dem so hergestellten Transistor konnte, selbst wenn die Oberflächenkonzentration auf
4,0 χ 1020 Atome/cm3 gesteigert wurde, ein Gitterdefekt
und eine Segregation nicht bemerkt werden.
Während nach der vorstehenden Beschreibung das Oxiddotierungsverfahren angewendet wurde, um Verunreinigungen
zur Bildung des N+ -Bereiches einzudiffundieren, ist es auch möglich, die Verunreinigungen in
das Substrat einzudiffundieren, indem dieses zusammen mit den Quellen für die Verunreinigungen in einer
offenen oder versiegelten Röhre erwärmt wird. Bei Verwendung einer versiegelten Röhre können die
Quellen für die Verunreinigungen aus geeigneten Kombinationen aus Phosphorpentoxid, Phosphorsilizid,
rotem Phosphor, Siliziumarsenid, Arsenid usw. bestehen. Die Art der Kombination und die Menge der in der
Röhre versiegelten Quelle werden so gewählt, daß das oben genannte Verhältnis von Verunreinigungen im
diffundierten Bereich erzeugt wird. Eine geeignete Kombination der Quelle besteht aus rotem Phosphor
und Siliziumarsenid. Weiterhin wurde im obengenannten Beispiel Phosphor als Verunreinigung außer Arsen
dargestellt; es ist jedoch klar, daß Verunreinigungen vom gleichen Leitfähigkeitstyp wie Antimon auch
verwendet werden können. Obwohl nur das Dotieren von Antimon in das Substrat zu Versetzungen führt,
verhindert doch die Zugabe von Arsen die Erzeugung von Versetzungen.
Die F i g. 3A bis 3E zeigen aufeinanderfolgende Schritte bei der Herstellung eines PNP-Transistors. Auf
einer Oberfläche eines Siliziumsubstrats 48, welches tief mit Bor dotiert ist, wird ein Bereich vom P-Typ 49 durch
die Technik des Wachsens in der Dampfphase, wie in Fig.3A dargestellt, gebildet und ein Siliziumdioxidfilm
wird auf den Bereich 49 aufgebracht. Eine öffnung wird im Siliziumdioxidfilm ausgebildet. Eine gasförmige
Mischung aus Phosphorwasserstoff (PH3) und Arsenwasserstoff (ASH3), der Phosphor und Arsen in einem
Verhältnis von 100 : 8—24, bezogen auf die Anzahl der Atome, enthält, wird verwendet, um eine dotierte
Oxidschicht 50 auf dem Siliziumdioxidfilm und auf der Fläche des Bereiches 49 auszubilden, der in der Öffnung
freiliegt, wodurch Phosphor und Arsen im Bereich vom P-Typ diffundiert werden und so ein Bereich 51 vom
N-Typ geschaffen wird, der als Basisbereich, wie in F i g. 3C dargestellt, wirkt. Dann wird eine gasförmige
50 : 1 -Mischung aus Borhydrid (62Ht1) und Arsenwasserstoff
(ASH3) in eine Diffusionseinrichtung mit geöffneter Röhre eingelassen, um einen Oxidfilm 52 zu bilden, der
mit Bor und Arsen und auf dem Siliciumdioxidfilm und dem Bereich 51 vom N-Typ, wie in Fig. 3D gezeigt ist,
dotiert ist. Die Anordnung wird dann 1,5 Stunden lang
bei einer Temperatur von etwa 1100°C erwärmt, um Bor und Arsen in den Bereich 51 vom N-Typ
einzudiffundieren und einen Bereich 53 vom P+-Typ zu
bilden, der als Emitterbereich dient, wie in Fig.3E
dargestellt. Unter diesen Bedingungen wird es möglich, einen Emitterbereich mit einer Oberflächenkonzentration
von 3 χ 1020 Atomen/cm3 und einer Dicke von 3 Mikron zu formen. Die Verwendung des mit Arsen
dotierten Oxidfilms sorgt für die Erzeugung einer geringen Beanspruchung im Film.
Die Fig.4A bis 4D zeigen aufeinanderfolgende Schritte bei der Herstellung einer Diode. So werden
Arsen und wenigstens eine Verunreinigung vom N-Typ, bei der es sich nicht um Arsen handelt, in die
gegenüberliegenden Oberflächen eines Siliziumsubsirats 54 vom N-Typ eindiffundiert, um Leitfänigkeitsbereiche
55 vom N+-Typ auf beiden Seiten hiervon zu bilden, und dann wird einer der Bereiche vom N+ -Typ,
wie in F i g. 4A gezeigt, entfernt. In diesem Fall wird das Verhältnis der Anzahl der Atome des im Leitfähigkeitsbereich vom N + -Typ diffundierten Arsens zur Anzahl
der Atome der Verunreinigung vom N-Leitfähigkeitstyp außer Arsen auf einen Wert innerhalb eines
Bereiches von 8 bis 24 :100 bestimmt. Dann werden sämtliche Oberflächen des Substrats mit einem Siliziumdioxidfilm
56 abgedeckt und wenigstens eine Verunreinigung vom P-Typ sowie Arsen werden in das Substrat
54 bei einem definierten Verhältnis durch eine öffnung 57 diffundiert, die im Siliziumdioxidfilm ausgebildet ist,
um einen Leitfähigkeitsbereich 58 vom P+-Typ im Substrat 54, wie in Fig.4C gezeigt, zu bilden. Wieder
wird das Verhältnis der Anzahl der Atome des im Leitfähigkeitsbereich vom P+-Typ diffundierten Arsens
zur Anzahl der Atome der Verunreinigung vom P-Typ auf einen Wert innerhalb eines Bereiches von 8 bis
24 :100 bestimmt Dann wird der Siliziumdoxidfilm 56 entfernt, und eine Anodenelektrode 60 und eine
Kathodenelektrode 59 werden am Bereich 58 vom P+-Typ und dem Bereich 55 vom N+-Typ jeweils zur
Vervollständigung einer Diode befestigt, wie in F i g. 4D gezeigt. Es war möglich, die Verunreinigungskonzentration
in den diffundierten, in der oben beschriebenen Weise hergestellten Bereichen auf einen hohen Wert
von 7,5 χ 1020 Atomen/cm3 beispielsweise zu steigern,
und die Tatsache, daß kein Gitterdefekt in den diffundierten Bereichen vorhanden war, ließ sich durch
Gammastrahlenfotographie bestätigen.
Die F i g. 5A bis 5D zeigen aufeinanderfolgende Schritte bei der Herstellung eines gesteuerten Silizium-Gleichrichters.
Wieder werden Arsen und wenigstens eine Verunreinigung vom P-Typ in gegenüberliegende
Flächen eines Siüciusnsubsirats 61 vom N-Typ bei einem
definierten Verhältnis diffundiert um Leitfähigkeitsbereiche 62 und 63 vom P-Typ auf den gegenüberliegenden
Seiten des Substrats zu bilden. Das Verhältnis der Anzahl der Atome des in den Leitfähigkeitsbereichen
vom P-Typ diffundierten Arsens zur Anzahl der Atome der Verunreinigung vom P-Typ wird auf einen Wert
innerhalb eines Bereiches von 8 bis 24 :100 festgelegt Dann wird die gesamte Oberfläche des Halbleiterkörpers
mit einem Siliziumdioxidfilm 64, wie in Fig.5A
gezeigt überdeckt und eine Öffnung 65 wird durch den Teil des Siliziumdioxidfilms 64 ausgebildet der über
einem der Leitfähigkeitsbereiche 63 vom P-Typ, wie in F i g. 5B gezeigt liegt Arsen und wenigstens eine
Verunreinigung vom N-Typ außer Arsen werden durch die öffnung 65 bei einem definierten Verhältnis
diffundiert, um einen Leitfähigkeitsbereich 66 vom N+-Typ in einem der Leitfähigkeitsbereiche 63 vom
P-Typ, wie in F i g. 5C gezeigt, zu bilden. Das Verhältnis der Anzahl der Atome des im Leitfähigkeitsbereich 66
vom N-Typ diffundierten Arsens zur Anzahl der Atome ■-, der Verunreinigung vom N-Typ wird auf einen Wert
innerhalb eines Bereiches von 8 bis 24 :100 festgelegt. Nach Entfernung des Siliziumdioxidfilms 64 werden
Metallfilme unter Dampf auf den Bereich 66 vom N + -Typ, den Bereich 63 vom P-Typ benachbart diesem
ίο bzw. den Bereich 62 vom P-Typ zur Bildung einer
Kathodenelektrode 67, einer Steuerelektrode 68 und einer Anodenelektrode 69 abgeschieden, wie in F i g. 5D
dargestellt.
Während die oben beschriebenen Halbleiterbauelemente
Siliziumsubstrate, die nach einem üblichen Verfahren, beispielsweise dem Schwebezonenverfahren,
gebildet wurden, benutzen, so kann der erfindungsgemäße Erfolg gesteigert werden, wenn das sogenannte
versetzungsfreie Siliziumsubstrat benutzt wird. Mit dem Ausdruck »versetzungsfreies Silizium«, wie er hier
benutzt wird, ist ein Siliziumkörper mit einer Versetzungsdichte von weniger als 1000 cm-3 bezeichnet;
solch ein Siliziumkörper kann nach einem Verfahren hergestellt werden, wie es in der japanischen Patentschrift
18 402 aus dem Jahre 1965 beschrieben ist. Es handelt sich dort um eine Verbesserung des Schwebezonenverfahrens
oder des Sockelziehverfahrens, welches in Applied Physics, 31, 736 (1930) beschrieben ist. Nach
dem letztgenannten Verfahren wird ein Siliziumkörper auf einem Sockel gelagert, der mit Schlitzen versehen
ist, um den Fluß von Hochfrequenzstrom zu verhindern, und der Siliziumkörper wird in einer inerten Atmosphäre
im Vakuum mittels Hochfrequenzinduktionsheizung geschmolzen. Dann wird ein extrem feiner Kristallkeim
in das geschmolzene Silicium getaucht und der Kristallkeim unter Drehung nach oben gezogen,
wodurch der reine Siliziumkristall auf diese Weise wächst
Durch Versuche wurde auch festgestellt, daß Fehler der Kristalle, wie Gitterfehler und Segregationen,
aufgrund des Diffundierens von Verunreinigungen in das Substrat auch durch die Orientierungen der
Kristalle auf der Oberfläche des Substrats beeinflußt werden. Es wurde auch gefunden, daß die Benutzung der
(Ill)-Ebene als Hauptfläche oder mit den Verunreinigungen
zu diffundierende Oberfläche die Erzeugung solcher Fehler auf ein Minimum herabsetzt Aus diesem
Grund werden nach den oben beschriebenen Beispielen die (lll)-Ebenen als Hauptflächen der Substrate
so gewählt
Bei bekannten Halbleiterbauelementen bilden sich Fehler, wenn die Qberfiächenkonzentration im diffundierten
Bereich in den Substraten 8 χ ΙΟ2' Atome/cm3
überschreitet; bei den Halbleiterbauelement nach der Erfindung jedoch, bei denen der dotierte Bereich an eine
(lll)-Ebene eingrenzt kann die Defektdichte im wesentlichen auf Null reduziert werden.
Die Fig.6A bis 6D zeigen Fotographien der
Substratflächen von Halbleiterbauelementen nach der Erfindung und nach dem Stand der Technik. Mit
Röntgenstrahlen wurden die Fotographien hergestellt Die verwendeten Substrate umfassen Siliziumkristalle
vom N-Typ mit einer Versetzungsdichte von 5000 bis 6000 cm-2 und einen spezifischen Widerstand von
1—2 Ohm cm und ihre (lll)-Flächen wurden als
Hauptflächen verwendet F i g. 6A zeigt eine Fotographie eines Substrats, in das nur Arsen nach bekannten
Verfahren eindiffundiert wurde und welches viele
2. Transistor für Hochfrequenzzwecke
Ein Gemisch aus Phosphor und Arsen, mit einem Verhältnis der Anzahl der Atome des Arsens zu der der
Phosphor von 8—24:100 beträgt, wird in eine
Hauptfläche eines versetzungsfreien und sauerstofffreien Siliziumsubstrats vom N-Typ dotiert, das einen
spezifischen Widerstand von 4 Ohm cm aufwies, um einen Emitterbereich mit einer Oberflächenkonzentration von 4 χ 1020/cm3 mittels des obengenannten
Oxiddotierungsüberzugsverfahrens zu bilden, um einen Transistor für Hochfrequenzzwecke zu erhalten. Ein
ähnlicher Transistor wurde hergestellt, unter Verwendung eines Siliziumsubstrats, welches nach dem üblichen
Aufzienverfahren hergestellt wurde; es erfolgte jedoch die Diffusion mit Verunreinigungen in der gleichen
Weise wie gerade beschrieben. Wie in den ausgezogenen Linien in Fig.9A zu erkennen, betrug der mittlere
Wert der Grenzfrequenz des erstgenannten Transistors etwa 1500MHz, wogegen der des zweitgenannten
Transistors bei etwa 700 MHz lag, wie durch die gestrichelten Linien in Fig.9A gezeigt. Bei Hochfrequenztransistoren, bei denen es notwendig ist, die
Basisbreite zu vermindern, um die Hochfrequenzcharakteristiken zu verbessern, führt dies leicht zu einer
Verminderung der Emitter-Kollektor-Durchbruchsspannung. Bei Ausführungsbeispielen der Erfindung
jedoch, die mit versetzungsfreien Substraten arbeiten, wird eine solche Verminderung im Vcio-Wert nicht
beobachtet und trotzdem ist der Vceo-Wert um etwa
15 V höher als bei den üblichen »Overlay-Transistoren«.
Wie durch die gestrichelte Kurve 9B gezeigt, war es
bei bekannten Transistoren unmöglich, Grenzfrequenzen von mehr als 900MHz zu erhalten; bei Ausführungsbeispielen der Erfindung wurde es jedoch möglich,
höhere Grenzfrequenzen von 900 bis 1000 MHz, wie durch die ausgezogenen Linien gezeigt, zu erzeugen.
F i g. 9C vergleicht die Verteilung der Werte von Vceo von Transistoren unter Verwendung der (lll)-Ebene,
wobei ausgezogene Linien Ausführungsbeispiele nach der Erfindung und gestrichelte Linien bekannte
Transistoren zeigen. Fig.9C zeigt, daß die Ausführungsbeispiele größere und stabilere Vc£o-Werte
erreichen. Wie die Fotographie der Fig. 10 erkennen
läßt, wird es möglich, ohne weiteres die gewünschte Basisbreite zu erreichen, da der Emittertaucheffekt
fehlt, und so die Hochfrequenzcharakteristiken zu verbessern.
Es besteht keine Tendenz, die Basisbreite durch den
Emittertaucheffekt zu vergrößern, die F i g. 11 zeigt ein Diagramm, welches die Beziehung zwischen dem
Verhältnis der Basisbreite zum Emittertauchen und das Verhältnis von Arsen zu Phosphor erläutert F i g. 11
zeigt klar, daß ein Verhältnis von 8 bis 24 :100 von As/P
zum Minimalwert von weniger als 0,15 des Verhältnisses der Basisbreite zum Emittertauchen führt und daß ein
Verhältnis von 3 bis 40:100 von As/P zu einem relativ
kleinen Emittertaucheffekt führt. Die Darstellung erfolgte mittels Röntgenstrahltopographie. Eine exakte
theoretische Erklärung hierfür ist noch nicht klar; es wird jedoch angenommen, daß das Ausscheiden des
Phosphors durch das Vorhandensein von Arsen verhindert wird Aus diesem Grunde können Basisbreiten, die genau gleich den Auslegungswerten sind,
beispielsweise 1 Mikron oder weniger, ohne weiteres sichergestellt werden, wodurch bei hoher Ausnutzung
oder hoher Ausbeute Hochfrequenztransistoren mit. Grenzfrequenzen von mehr als 1000MHz erzeugt;
Defekte enthält, die durch schwarze Punkte und Streifen dargestellt sind. F i g. 6B zeigt eine Fotographie eines
Substrats, in welches nur Phosphor nach bekannten Verfahren eindiffundiert wurde; auch hier sind eine
große Anzahl von Defekten enthalten. Fig.6C zeigt eine Fotographie der Hauptfläche eines Substrats, das
sowohl mit Arsen wie mit Phosphor, bei dem das Verhältnis der Anzahl der Atome von Arsen und
Phosphor 150 :100, beträgt. Das Substrat enthält viele Fehlerstellen. Fig.6D zeigt eine Fotographie eines
Substrats, das mit Arsen und Phosphor in einem Verhältnis von 3—6 :100, ausgedrückt in der Anzahl der
Atome, dotiert ist. In diesem Fall ist die Anzahl der Fehler extrem klein.
Die Fig.7A bis 7C zeigen Fotographien von
Siliziumsubstraten verschiedener Versetzungsdichten, Diese Fotographien zeigen die Beziehung zwischen der
Versetzungsdichte und der Erzeugung der Fehler. Die F i g. 7A bis 7C zeigen Fotographien der Substrate mit
Versetzungsdichten von mehr als 1000 cm-2, gleich 2000—5000 cm-2 und mehr als 10 000 cm-2, wobei eine
Diffusion mit Phosphor in die (111)-Ebenen vorgenommen wurde, um jeweils eine Oberflächendichte von
4 χ 1O20Cm-3 zu erzeugen. Diese Zahlen zeigen, daß
die Anzahl der gebildeten Defekte proportional zur Versetzungsdichte der Substrate zunimmt. Die F i g. 7D
und 7 E zeigen Fotographien von Siliziumsubstraten mit Versetzungsdichten von mehr als 2000 cm-2 bzw.
weniger als 1000 cm-2, wobei eine Diffusion mit Arsen und Phosphor bei einem Verhältnis von 8—24 :100,
ausgedrückt als Anzahl der Atome, bis auf eine Oberflächendichte von 7 χ 1020Cm-'diffundiert wurde.
Wie klar aus den F i g. 7A bis 7 E zu erkennen, nimmt die Anzahl der gebildeten Defekte mit der Versetzungsdichte des Substrats ab und wird kleiner, wenn sowohl
Phosphor wie Arsen bei dem obengenannten Verhältnis verwendet werden, verglichen mit dem Fall, wo nur eine
dieser Verunreinigungen allein benutzt wird.
Im Folgenden werden spezielle Ausführungsbeispiele der Erfindung erläutert.
1. Planartransistor vom NPN-Typ
Bornitrid (BN) wurde in eine Oberfläche eines versetzungsfreien Siliziumsubstrats vom N-Typ mit
einem spezifischen Widerstand von 4 Ohm Zentimeter diffundiert, um einen Basisbereich zu bilden. Der
Emitterbereich wurde gebildet indem ein Verunreinigungsgemisch aus Phosphor und Arsen bis zu einer
Oberflächenkonzentration von 4 χ 1021VcIn3 mittels des
Oxiddotierungsüberzugsverfahrens diffundiert wurde, um einen Transistor für Hörfrequenzzwecke zu
vervollständigen. Der Rauschfaktor dieses Transistors wurde, verglichen mit dem einem ähnlichen Transistor
mit einem Siliziumsubstrat, das nach dem üblichen Aufziehverfahren hergestellt und mit Verunreinigungen
in der gleichen Weise diffundiert wurde. Fig.8A zeigt diesen Vergleich, wo ausgezogene Linien den Rauschfaktor des ersten o. g. Transistors zeigen, wogegen die
gestrichelten Linien den des zweiten o. g. Transistors angeben. Wie durch die ausgezogenen Linien dargestellt, besitzt der erstgenannte Transistor einen extrem
niedrigen Rauschfaktor von 1 dB bei einer Frequenz von 120 Hz und Nenngrößen von beispielsweise 6 V,
1 mA und 5000hm. Fig.8B zeigt die Rauschfaktoren
für Transistoren vom NPN-Typ unter Verwendung von Substraten, deren Hauptebenen der Kristailflächen mit
der Orientierung (lll)-Ebene (Kurve AX (1000)-Ebene
(Kurve B)und (311 )-Ebene (Kurve Q.
werden.
Wird eine integrierte Schaltkreiseinrichtung mit einer Vielzahl gegenseitig isolierter Schaltkreiselemente
benachbart einer Hauptflä.che eines Halbleitersubstrats hergestellt, so wird es möglich, Übergangsbereiche
kleiner Breite zu bilden, da während der Schritte der Bildung diffundierter Schichten von PN-Übergängen
der Schaltkreiselemente die N+- oder P+-Bereiche so
gebildet werden können, daß sie hohe Konzentrationen aufweisen, ohne Gitterdefekte zu bilden und ohne daß
die Breite der Bereiche benachbart den N + - oder P+-Bereichen durch den Emittertaucheffekt während
der Bildung der Hochkonzentrationsbereiche verbreitert wird. So wird es ähnlich wie bei den oben
beschriebenen Transistoren vom NPN-Typ und den Dioden möglich, integrierte Schaltungen hoher Ausbeuten
zu erhalten, mit Schaltkreiselementen mit verbesserten Rausch- und Hochfrequenzcharakteristiken.
3. Diode
Fig. 12 zeigt ein Diagramm, in dem das Verhältnis
zwischen der Lebensdauer und der Periode einer Wärmebehandlung von 100 bis 300cC einer großen
Mesa-Diode verglichen wird, welche ein Ausführungsbeispiel der Erfindung ist (ausgezogene Linie, Kurve A),
sowie einer nach dem Stand der Technik hergestellten Diode (gestrichelte Linie, Kurve B) Bei einer Gold
enthaltenden Schaltdiode tritt, da kein Gitterdefekt in der die Verunreinigungen bei hoher Konzentration
enthaltenden Schicht vorhanden ist, die Segregation des Goldes nicht auf. Aus diesem Grunde wird es möglich,
ohne weiteres die Konzentration des Goldes nahe dem PN-Übergang zu regeln und so Abweichungen der
Schaltzeit vom Bezugswert zu vermindern. Im allgemeinen wird die Messung der Schaltzeit Trr vorgenommen,
indem ein Schaltkreis entsprechend Fig. 13 verwendet wird. Typische Ergebnisse der Messung sind in Fig. 14
gezeigt. Bekannte Schaltdioden (gestrichelte Kurve B) zeigen eine mittlere Schaltzeit von 2,0 μ Sekunden und
eine maximale Abweichung von 1 μ Sekunde, wogegen die nach Ausführungsbeispielen der Erfindung ein Mittel
von 2,0 μ Sekunden und eine maximale Abweichung von nur 0,03 μ Sekunden erkennen lassen, wie durch die
ίο ausgezogene Kurve A angegeben ist.
4. Gesteuerte Silizium-Gleichrichter
Die Fig. 15A und 15B sind Diagramme, in denen die Beziehung zwischen dem Vorwärtsspannungsabfall und
der Wärmebehandlungszeit von gesteuerten Silizium-Gleichrichtern nach Ausführungsbeispielen der Erfindung
(Kurve A)\ma nach dem Stand der Technik (Kurve
B)gezeigt ist. Fig. 15A zeigt die Charakteristiken der
gesteuerten Silizium-Gleichrichter unter Verwendung versetzungsfreier Substrate, wogegen Fig. 15B die
unter Verwendung der (lll)-Ebenen als Hauptfläche zeigt. Vergleicht man die Kurven A und ß, so wird es
klar, daß der Vorwärtsspannungsabfall der Ausführungsbeispiele der Erfindung niedriger als der nach dem
Stand der Technik ist.
Die in Fi g. 16 dargestellten Kurven zeigen Verunreinigungsverteilungen
eines Bereiches mit einem Verhältnis von Arsen zu Phosphor von 3—40:100 (Kurve
As < P) eines Bereichs der eine größere Menge Arsen als Phosphor enthält (Kurve As>
P), sowie eines Bereichs, der Phosphor allein enthält (Kurve P). Die oberste Kurve zeigt, daß der erstgenannte Bereich die gleichförmigste
Konzentration an Verunreinigungen aufweist
Hierzu 10 Blatt Zeichnungen
Claims (9)
1. Halbleiterbauelement mit einem Halbleitersubstrat aus Silizium und einem hierin ausgebildeten mit
Arsen und wenigstens einer anderen Verunreinigung dotierten Bereich, dadurch gekennzeichnet,
daß das Verhältnis der Anzahl der Atome des Arsens pro Kubikzentimeter zur Anzahl der Atome
der anderen Verunreinigung pro Kubikzentimeter 3—40.100 beträgt
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß das Verhältnis 8—24:100
beträgt
3. Halbleiterbauelement nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet daß das Siliziumsubstrat (40, 48, 54, 61) versetzungsfrei
ist
4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die
Oberfläche des Siliziumssubstrats (40,48,54,61), an
die der dotierte Bereich (45,53,58,66) angrenzt eine
(111)-Ebene ist
5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
der dotierte Bereich (45, 53, 58, 66) mit Phosphor, Bor oder Gallium als anderer Verunreinigung
dotiert ist.
6. Verfahren zur Herstellung von Halbleiterbauelementen nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß zur Bildung des dotierten Bereichs im Siliziumsubstrat Arsen und die
andere(n) Verunreinigungen) gleichzeitig eingeführt werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß zum Eindiffundieren der Verunreinigung
in das Siliziumsubstrat auf dessen Oberfläche ein Siliziumdioxydfilm, der mit Arsen und der (den)
andere(n) Verunreinigungen/ dotiert ist, gebildet und das Siliziumsubstrat erwärmt wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß auf einer Fläche eines Siliziumsubstrats
vom N-Typ ein Siliziumdioxydfilm, dotiert mit einer Verunreinigung vom P-Typ, ausgebildet wird, daß
das Siliziumsubstrat erwärmt wird, um die Verunreinigung vom P-Typ in die Fläche des Siliziumsubstrats
zu diffundieren und daß in das Siliziumsubstrat gleichzeitig Arsen und wenigstens eine Verunreinigung
vom N-Typ in den Bereich vom P-Typ zur Bildung eines Bereichs vom N-Typ hierin diffundiert
wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß zur Bildung des Bereichs vom N-Typ in
dem Bereich vom P-Typ ein Siliziumdioxydfilm, dotiert mit Arsen und wenigstens einer Verunreinigung
vom N-Typ ausgebildet wird und daß das Siliziumsubstrat erwärmt wird, um das Arsen und die
Verunreinigung vom N-Typ in den Bereich vom P-Typ zu diffundieren.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1037670A JPS504310B1 (de) | 1970-02-07 | 1970-02-07 | |
JP1710370A JPS505908B1 (de) | 1970-03-02 | 1970-03-02 | |
JP2082670A JPS4940111B1 (de) | 1970-03-13 | 1970-03-13 | |
JP2562770A JPS501871B1 (de) | 1970-03-28 | 1970-03-28 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2049696A1 DE2049696A1 (de) | 1971-08-26 |
DE2049696B2 DE2049696B2 (de) | 1981-06-11 |
DE2049696C3 true DE2049696C3 (de) | 1982-02-18 |
Family
ID=27455384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702049696 Expired DE2049696C3 (de) | 1970-02-07 | 1970-10-09 | Halbleiterbauelement und Verfahren zum Herstellen |
Country Status (4)
Country | Link |
---|---|
DE (1) | DE2049696C3 (de) |
FR (1) | FR2080965B1 (de) |
GB (1) | GB1288029A (de) |
NL (1) | NL162512C (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3821038A (en) * | 1972-05-22 | 1974-06-28 | Ibm | Method for fabricating semiconductor structures with minimum crystallographic defects |
FR2186734A1 (en) * | 1972-05-29 | 1974-01-11 | Radiotechnique Compelec | Microwave semiconductor component production - by simultaneous multiple diffusion from doped insulation films |
US4697202A (en) * | 1984-02-02 | 1987-09-29 | Sri International | Integrated circuit having dislocation free substrate |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB953034A (en) * | 1961-07-13 | 1964-03-25 | Clevite Corp | Improvements in or relating to semiconductor devices |
AT243318B (de) * | 1962-09-21 | 1965-11-10 | Siemens Ag | Verfahren zur Herstellung hoher Dotierungsgrade in Halbleiterstoffen |
US3249831A (en) * | 1963-01-04 | 1966-05-03 | Westinghouse Electric Corp | Semiconductor controlled rectifiers with a p-n junction having a shallow impurity concentration gradient |
-
1970
- 1970-10-09 GB GB4816370A patent/GB1288029A/en not_active Expired
- 1970-10-09 DE DE19702049696 patent/DE2049696C3/de not_active Expired
- 1970-10-09 NL NL7014842A patent/NL162512C/xx not_active IP Right Cessation
- 1970-10-09 FR FR7036629A patent/FR2080965B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1288029A (de) | 1972-09-06 |
NL7014842A (de) | 1971-08-10 |
NL162512C (nl) | 1980-05-16 |
DE2049696B2 (de) | 1981-06-11 |
FR2080965B1 (de) | 1976-05-28 |
NL162512B (nl) | 1979-12-17 |
DE2049696A1 (de) | 1971-08-26 |
FR2080965A1 (de) | 1971-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0032550B1 (de) | Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur | |
DE2109874C3 (de) | Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen | |
DE2823967C2 (de) | ||
DE2618733A1 (de) | Halbleiterbauelement mit heterouebergang | |
DE3882849T2 (de) | Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung. | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2005271C3 (de) | Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat | |
DE2627855A1 (de) | Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung | |
DE2030403B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE1948921A1 (de) | Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung | |
DE2401380A1 (de) | Verfahren zur herstellung einer duennen einkristallinen siliciumschicht hoher qualitaet auf einer isolierenden substratschicht sowie halbleiteranordnung mit einer duennen hochqualitativen monokristallinen siliciumschicht | |
DE1282796B (de) | Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben | |
DE3012119C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE102004004555A1 (de) | Verfahren zur Herstellung von hoch dotierten Halbleiterscheiben und versetzungsfreie, hoch dotierte Halbleiterscheiben | |
EP0005744B1 (de) | Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten | |
DE2364752A1 (de) | Halbleitervorrichtung | |
DE2405935A1 (de) | Verfahren zur diffusion von fremdatomen in einen halbleiter | |
DE69511343T2 (de) | Verfahren zur Herstellung eines für IGBT geeigneten Halbleiterplättchens | |
DE2627355C3 (de) | Lichtemittierende Festkörpervorrichtung und Verfahren zu deren Herstellung | |
DE3324220C2 (de) | Gallium-Phosphid-Leuchtdiode | |
DE2517252A1 (de) | Halbleiterelement | |
DE2049696C3 (de) | Halbleiterbauelement und Verfahren zum Herstellen | |
DE2904480A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrem herstellen | |
DE2429957B2 (de) | Verfahren zur Herstellung einer dotierten Zone eines bestimmten Leitungstyps in einem Halbleiterkörper | |
DE69023582T2 (de) | Verfahren zur Herstellung eines Halbleiterelementes mittels Ionen-Implantation. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |