DE1544323A1 - Verfahren zur Erzeugung von p-Diffusionen in Germanium und zur Herstellung doppelt diffundierter planarer Germaniumtransistoren - Google Patents

Verfahren zur Erzeugung von p-Diffusionen in Germanium und zur Herstellung doppelt diffundierter planarer Germaniumtransistoren

Info

Publication number
DE1544323A1
DE1544323A1 DE19661544323 DE1544323A DE1544323A1 DE 1544323 A1 DE1544323 A1 DE 1544323A1 DE 19661544323 DE19661544323 DE 19661544323 DE 1544323 A DE1544323 A DE 1544323A DE 1544323 A1 DE1544323 A1 DE 1544323A1
Authority
DE
Germany
Prior art keywords
germanium
oxide
diffusion
phosphorus
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19661544323
Other languages
English (en)
Inventor
Sanders Donald Proctor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1544323A1 publication Critical patent/DE1544323A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/043Dual dielectric
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/05Etch and refill
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

Verfahren zur Erzeugung von p-Diffusionen in Germanium und zur Herstellung doppelt diffundierter planarer Germaniumtransistoren
Die Erfindung betrifft ganz allgemein die Herstellung von Halbleitervorrichtungen, und insbesondere ein Verfahren zur Eindiffusion von p-Leitfähigkeit ergebenden, dotierenden Störstoffen, z.B. Indium und Gallium, in bestimmte Bereiche eines HalbleiterSubstrats, z.B. aus Germanium, wobei ein pn-übergang entsteht; die Erfindung umfasst ferner ein Verfahren zur Herstellung doppelt diffundierter planarer Germaniumtransistoren.
Es ist allgemein bekannt, dass Hochfrequenztransistoren besser aus Germanium als aus Silicium hergestellt werden, und zwar wegen der höheren Beweglichkeit der Ladungsträger. Für einen Betrieb bei hoher Frequenz müssen jedoch die
Br.Jia/Ma
wirksamen
ORIGINAL INSPECTED
wirksamen Teile der Emitter-, Basis- und Kollektorzone kleine physikalische Abmessungen aufweisen und die Basisr breite muss schmal und innerhalb enger Toleranzen geregelt werden. Bei Frequenzen im Bereich von 5 GHz oder mehr ist die Fläche der Emitterzone z.B. vorzugsweise kleiner
2
als einige Zehntel mil .
Diese Anforderungen in Bezug auf die Abmessungen machen übliche Verfahren zur Herstellung von Germaniumtransistoren ungeeignet. Die für gewöhnlich zur Aufdampfung von Emitter- und Basisstreifen verwendeten Metallraaskierungen sind beim Arbeiten mit so kleinen Abmessungen zu grob und für verwickelte geometrische Formen nicht geeignet. Die Verwendung von aufgetupfter Legierung ist als Herstellungsmethode unpraktisch, da die für so kleine Grossen erforderlichen Flecken oder Streifen, z.B. eine Kugel mit einem Durchmesser von 1/4 mil, für das blosse Auge unsichtbar sind und die üblichen Hilfsmittel, z.B. Pinzetten, keine Anwendung finden können. Selbst wenn legierte Emitter mit so kleinen Abmessungen hergestellt . werden könnten, bleibt doch das Problem der Herstellung des Emitterkontakts. Auch ist bei extrem kleinen Grossen von beispielsweise 0,1 mil die Korngrösse niedergeschlagener Metalle ein Faktor, welcher die erzielbare Linienauflösung beschränkt. Ferner neigt die Emitterzone während der Legierung leicht dazu, sich auszubreiten und die erforderliche feine Geometrie und die Abmessungen zu zerstören. 009809/1392
Andererseits
Andererseits können Siliciumtransistoren und integrierte Schaltungen mit diesen kleinen Abmessungen unter Anwendung existierender Planarmethoden hergestellt werden, wobei ein Siliciumoxydfilm nach photolithographischen Methoden unter Bildung einer Diffusionsmaskierung in ein bestimmtes Muster gebracht wird. Halbleitersilicium besitzt jedoch bei hohen Frequenzen ungünstige elektrische Eigenschaften, da die Beweglichkeiten der Ladungsträger nur etwa 1/3 bis 1/4 derjenigen von Germanium betragen. Die zur Herstellung von Siliciumhalbleiter-vorrichtungen üblichen planaren Techniken waren bisher auf Germaniumvorrichtungen nicht anwendbar, da eine geeignete Diffusionsmaskierung für eine p-Leitfähigkeit ergebende Dotierungsmittel, d.h. Indium und Gallium, fehlte, welche durch Photomas- < kierungs- und Ätzmethoden in ein bestimmtes Muster zur Begrenzung der Übergangs- und Kontaktflächen gebracht werden kann. Germaniumdioxyd ist keine gute Diffusionsmaskierung für diese Dotierungsmittel, da es in ein Monoxyd übergeht, welches bei ziemlich niedrigen Temperaturen sublimiert und auch ziemlich wasserlöslich ist.Obwohl festgestellt wurde, dass Siliciumoxydnach Oxydationsmethoden auf eine Germaniumoberfläche aufgebracht und dannunter Bildung einer Diffusionsmaskierung^elektiv geätzt werden kann, wurde dieses Verfahren doch deshalb nicht angewendet, weil Siliciumoxyd weder für Indium noch für
Gallium
009809/1302
Gallium eine Sperre darstellt und indium und Gallium die beiden hauptsächlichen, eine p-Leitfähigkeit ergebenden Dotierungsmittel für Germanium sindj eine so erhaltene Halbleitervorrichtung würde daher verschlechterte Eigenschaften aufweisen.
Hauptaufgabe der Erfindung ist die Schaffung einer Diffusionsmaskierung für p-leitendes Germanium ergebende Dotierungsmittel bei der Herstellung von Germaniumhalbleitervorrichtungen.
Gemäss der Erfindung kann eine solche Maskierung nach üblichen photolithographischen Methoden in Form eines Musters gebracht werden.
Das erfindungsgemässe Verfahren erlaubt ferner die Herstellung von Germaniumhalbleitervorrichtungen mit planarer Konfiguration.
ßemäss einem weiteren Merkmal des erfindungsgemässen Verfahrens können eine p-Leitfähigkeit ergebende Störstoffe in. bestimmte Bereiche eines Germaniumsubstrats eindiffundiert werden.
Die Erfindung schafft auch ein Verfahren zur Herstellung, eines planaren Germaniumtransistor unter Anwendung eines doppelten Diffusionsverfahren.
009809/ 1.302
Die
Die vorstehenden Aufgaben werden gemäss der Erfindung dadurch erfüllt, dass man einen mit Phosphor dotierten Siliciumoxydfilm als Diffusionsmaskierung gegen das DotierungsüEterial verwendet. Der Maskierungsfilm kann so erhalten werden, dass man einen Dämpfe geeigneter Siliciumverbindungen und Phosphorverbindungen tragenden Sauerstoffstrom bei erhöhter Temperatur über ein Germaniumsubstrat leitet, wobei sich durch eine Oxydationsund Zersetzungsreaktion ein gemischter Oxydfilm ausbildet. Die Diffusionsmaskierung kann dann auf beliebige Weise nach üblichen photolithographisehen und selektiven Ätzmethoden in Form eines Musters gebracht werden. Der film ist gegen Indium (In) und Gallium (Ga), d.h. die beiden hauptsächlichen, eine p-Leitfähigkeit ergebenden Störstoffe für Germaniumhalbleitermaterial, sowie gegen Aluminium (Al) und die meisten anderen, eine p-Leitfähigkeit ergebenden Störstoffe wirksam.
Die Erfindung wird an Hand der folgenden Beschreibung in Verbindung mit der Zeichnung näher erläutert.
In der Zeichnung sindi
S1Xg. 1 eine sohematische Darstellung einer zur Durchführung des erfindungsgemäss en Verfahrens geeigneten Apparatur und
Fig. 2 bis 5 schematische Schnittansichten zur Erläuterung einzelner Verfahrensstufen bei der Herstellung einer typischen Halbleitervorrichtung.
In Fig. 1 ist eine zur Durchführung des erfindungsgemässen Verfahrens verwendbare typische Apparatur allgemein mit 10 bezeichnet· Sie besteht aus einem üblichen Quarzrohrofen 12 mit einer Heizwicklung 14» welche durch ein thermostatisches System so gesteuert wird, dass innerhalb des Rohrs eine Zone mit genau vorherbestimmter Temperatur herrscht. In diese heisse Zone des Ofens werden mittels eines Schiffchens 18 Halbleiterplättchen 16 eingeführt. Die Reaktionsdämpfe liefernde Flüssigkeiten 20 sind in einem geschlossenen Behälter 22 enthalten. Durch diese Reaktionslösung 20 wird durch eine darin eingetauchte Leitung 24 Sauerstoff geleitet und von diesem mitgenommene Reaktionsdämpfe gelangen durch die Leitungen 26 und 28 in den Röhrenofen 12. Schliesst man das Ventil 30 in der Leitung 24 und öffnet das Ventil 32 in der Umleitung, so umgeht der Sauerstoff den Behälter 22 und gelangt direkt durch die Leitung 28 in den Röhrenofen 12. Wasserstoff, Stickstoff oder Sauerstoff oder, eine beliebige Kombination derselben können selektiv durch die Leitung und das Ventil 36 zugeführt und mit dem Sas in der Leitung 28 vor Einführung in den Röhrenofen 12 gemischt werden.
009809/1302 Nachstehend
Nachstellend wird die Herstellung eines npn-Transistors nach dem erfindungsgemässen Verfahren beschrieben. Ein n-Germaniumplättchen 16 mit einem spezifischen Gewicht von 0,018 Ohm-cm wird auf das Schiffchen 18 gelegt. Die die Reaktionsteilnehmer liefernde Flüssigkeit 20 enthält eine Silieiumverbindung, z.B. flüssiges Tetraäthoxysilan oder Triäthoxysilan, und eine Phosphorverbindung, z.B. Trimethylphosphat oder Triäthy!phosphat. Die Lösung enthält vorzugsweise etwa 1 bis etwa 20 Teile Tetraäthoxysilan auf etwa 1 Teil Trimethylphosphat. Gegebenenfallskann auch jede der die Reaktionsteilnehmer liefernden Verbindungen in einem getrennten Behälter enthalten sein und die Trägergase werden dann in dem gewünschten Verhältnis gemischt. Bei Verwendung der vorstehenden Reaktionsteilnehmer wird auf der Oberfläche des Germaniumplattchens 16 eine Schicht 48 aus SiO2-PgOc niedergeschlagen. Zu diesem Zweck werden zuerst die Ventile und 32 geschlossen und man leitet eine H2sN« Mischung durch das Ventil 36 mit einer zur Austreibung anderer Gase aus dem Röhrenofen 12 ausreichenden Geschwindigkeit, während die Halbleiterplättchen 16 etwa 5 Minuten auf etwa 500 G erhitzt werden« Dann wird das Ventil 30 geöffnet und man lässt Sauerstoff durch die Flüssigkeit perlen, so dass der Sauerstoffstrom Dämpfe dieser auf Raumtemperatur befindlichen Flüssigkeit 20 mitnimmt. Weiterer Sauerstoff wird durch das Ventil 36 zugeführt
Q09809/1392
und in der Leitung 28 mit den Reaktionsdämpfen gemischt. Eine zur" Austreibung anderer Gase aus dem Röhrenofen 12 ausreichende Gesamtströmungsgeschwindigkeit wird so lange aufrechterhalten, bis sich auf der Oberfläche der Halbleiterplättehen ein Niederschlag in der gewünschten Stärke gebildet hat. Eine Strömungsgeschwindigkeit von mit Dampf beladenem Sauerstoff durch die Leitung 26 von etwa 2 Liter/Minute und eine Strömungsgeschwindigkeit von überschüssigem Sauerstoff durch das Ventil 36 von etwa 6 Liter/Minute hafcen sich für einen Röhrenofen mit einem Durchmesser von 5 cm als ausreichend erwiesen. Naoh etwa 15 Minuten hat sich eine etwa 2000 Ä dicke Schicht 48 aus SiOp-PpOpj ^ei einer berechneten Niederschlagungsgeschwindigkeit von etwa 130 α pro Minute gebildet·
Der so gebildete PiIm wird dann zur Herstellung eines Transistors unter Anwendung üblicher photolithographischer Methoden zur Erzeugung eines Musters und Diffusionsmethoden verwendet. Z.B. kann über der Silicium-Phosphoroxydschioht eine Schicht aus einem Photoschutzmaterial 50 gebildet, belichtet und unter Öffnung eines Fensters 52 in der Photoschutzschicht entwickelt werden, wie dies Fig. 2 erläutert. Das Halbleiterplättchen wurde dann in ein geeignetes "Ätzmittel, z.B. eine gepufferte Lösung von Fluorwasserstoffsäure, eingetaucht und die Oxydschicht 48 wurde unter Verbleib einer Öffnung 54 und unter Freilegung des
009809/13 92 Germaniumsubstrats
Germaniumsubstrats 16 entfernt. Natürlich "bildet sich über der freiliegenden Oberfläche des Germaniums eine sehr dünne Germaniumoxydschicht zurück, wenn das Substrat mit Luft in Berührung kommt; das hat jedoch keine Bedeutung. Das Phot©schutzmaterial 50 wird dann von dem Substrat abgezogen.
Dann wird durch die Öffnung 54 in der Schieht 48 unter Bildung einer p-leitenden, diffundierten Zone 56 Indium eindiffundiert, wie dies Fig. 3 zeigt. Die Indiumdiffusion kann unter Verwendung von Indiumbromiddampf und eines üblichen Röhrenofens mit zwei Temperaturzonen nach üblichen Methoden erfolgen, wobei die Diffusion etwa 15 Minuten bei etwa 8800G durchgeführt wird. Bine zweite Oxydsohicht 58, z.B. aus Siliciumoxyd, wird dann aufgebracht und es wird nach photolithographischen Methoden eine Öffnung 60 für die Imitterdiffusion herausgeschnitten. Das Siliciumdioxyd kann nach dem gleichen Verfahren wie das SiOp-PpOe niedergeschlagen werden, mit der Ausnahme, dass die Phosphorverbindung weggelassen werden kann. Dann wird durch die öffnung 16 zur Bildung einer Emitterzone 62 Arsen eindiffundiert. In die Oxydschicht58 über der Basiszone wird dann eine Öffnung für einen Basiskontakt eingeschnitten und ein Metallfilm wird auf der Oberfläche niedergeschlagen und in Jorm eines solchen Musters gebracht,
dass OÖ98O0/1392
- ίο -
dass verbreiterte Basis- und Emitterkontakte 64 und 66 verbleiben. Dann erzeugt man auf der Rückseite des Substrats einen Metallfilm 68 zur Bildung eines Kollektoranschlusses, welcher mit dem Sockel verbunden werden kann.
Ein pnp-Transistor kann nach dem gleichen Verfahren erhalten werden, wobei jedoch das Ausgangsplättchen dann aus p-Germanium besteht, die Basisdiffusion erfolgt mit Arsen oder einem anderen, eine η-Leitfähigkeit ergebenden Störstoff durch eine Siliciumoxydmaskierung und die Emitterzone wird durch Diffusion von Gallium oder einem anderen, eine p-Leitfähigkeit ergebenden Störstoff durch eine Silicium-Phosphoroxydmaskierung erhalten.
Die Art und Weise, in welcher der mit Phosphor versetzte Siliciumoxydfilm als Diffusionsmaskierung gegen die eine p-Ieitfähigkeit ergebenden Störstoffe Indium und Gallium wirksam ist, ist nicht genau bekannt. Man nimmt an,,dass der Phosphor entweder als kompensierende, n-leitende Verbindung wirkt, welche zuerst die verfügbaren Gitterstellen in dem Germanium besetzt und den Eintritt des Indiums, Galliums, Aluminiums oder des anderen p-Dotierungsmittels, welches in die Gitterstruktur des Germaniums eintritt, überkompensiert, oder dass der Phosphor als Diffusiönssperre dient, welche tatsächlich den Durchtritt
des 009809/1392
des Störstoffs durch den Waskierungsfilm verhindert » In jedem Fall wird das gewünschte Ergebnis, nämlich die Bildung eines pn-Übergangs zwischen den unmaskierten und maskierten Zonen des Germaniums bewirkt. Man nimmt an, dass der Film eher als eine Sperre als als kompensierende Verbindung wirkt. Da Phosphor ein n-Störstoff ist und in Germanium eindiffundiert, empfiehlt es sich in einigen Fällen, eine Diffusionssperre, z.B. Siliciumoxyd, welches bekanntlich eine Phosphordiffusion hemmt, zwischen den Silieium-Phosphoroxydfilm und das Germanium einzubringen, in welchem Fall der Silieium-Phosphoroxydfilm dann eine zuverlässige Sperre bildet.
Obwohl die genaue chemische Struktur des Silicium-Phosphoroxydfilms sehr verwickelt und nicht leicht feststellbar ist, nimmt man doch an, dass der Film aus SiOp und PpO1-besteht. Das Verhältnis von Siliciumoxyd zu Phosphoroxyd in dem Maskierungsfilm wird nicht als kritisch angesehen. Z.B. nimmt man an, dass das Verhältnis zwischen etwa 2000 zu 1 und bis herab zu etwa 20 zu 1, Siliciumoxyd zu Phosphoroxyd, liegen kann» Ebenso kann die Filmdicke von 2000 £ verschieden sein und richtet sich lediglich nach praktischen Zwecken für eine gegebene Anwendung.
Die Erfindung kann weitgehende Abänderungen erfahren, ohne dass dadurch ihr Rahmen verlassen wird.
00 9 809/1 3d 2 Patentansprüche

Claims (8)

Patentansprüche
1) Verfahren zur Eindiffusion von eine p-Leitfähigkeit ergebenden Störstoffen in einen Germaniumhalbleiterkörper, dadurch gekennzeichnet, dass der p-Störstoff durch eine Öffnung in einer einen n-StÖrstoff enthaltenden Diffusionsmaskierung eindiffundiert wird.
2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die einen n-StÖrstoff enthaltende Oxyddiffusionsmaskierung aus mit Phosphor versetztem Siliciumoxyd besteht.
3) Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die einen n-StÖrstoff enthaltende Oxyddiffusionsmaskierung aus Siliciumoxyd und Phosphoroxyd besteht.
4) Verfahren nach Anspruch 3» dadurch gekennzeichnet, dass die einen n-Störstoff enthaltende Oxyddiffusionsraaskierung aus Siliciumdioxyd und Phosphorpentoxyd besteht.
5) Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass als einzudiffundierender p-Störstoff Indium, Gallium oder Aluminium verwendet wird.
9/1382
6) Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der n-Störstoff an einer Diffusion in die G-ermaniumoberfläche durch eine zwischen die Oxyddiffusionsmaskierung und die G-ermaniumob er fläche eingebrachte Diffusionssperre gehindert wird.
7) Verfahren nach Anspruch 3» dadurch gekennzeichnet, dass zur Bildung der einen n-Störsboff enthaltenden Oxyddiffusionsmaskierung eine aus Sauerstoff, einer dampfförmigen Siliciumverbindung und einer dampfförmigen Phosphorverbindung bestehende Mischung über die Oberfläche des Germaniumkörpers geleitet wird.
8) Planarer npn-Germaniumtransistor, in welchem die p-leitende Basiszone nach dem Verfahren der vorhergehenden Ansprüche erhalten wurde, dadurch gekennzeichnet, dass der Halbleiterkörper die n-Kollektorzone bildet und eine η-Emitterzone in die Basiszone eingelagert wird.
13S2
DE19661544323 1965-06-02 1966-06-01 Verfahren zur Erzeugung von p-Diffusionen in Germanium und zur Herstellung doppelt diffundierter planarer Germaniumtransistoren Pending DE1544323A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US460785A US3408238A (en) 1965-06-02 1965-06-02 Use of both silicon oxide and phosphorus oxide to mask against diffusion of indium or gallium into germanium semiconductor device

Publications (1)

Publication Number Publication Date
DE1544323A1 true DE1544323A1 (de) 1970-02-26

Family

ID=23830075

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661544323 Pending DE1544323A1 (de) 1965-06-02 1966-06-01 Verfahren zur Erzeugung von p-Diffusionen in Germanium und zur Herstellung doppelt diffundierter planarer Germaniumtransistoren

Country Status (3)

Country Link
US (1) US3408238A (de)
DE (1) DE1544323A1 (de)
GB (1) GB1142526A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979768A (en) * 1966-03-23 1976-09-07 Hitachi, Ltd. Semiconductor element having surface coating comprising silicon nitride and silicon oxide films
DE1764004A1 (de) * 1968-03-20 1971-04-08 Siemens Ag Verfahren zum Herstellen eines Hochfrequenztransistors aus Silicium
US3923562A (en) * 1968-10-07 1975-12-02 Ibm Process for producing monolithic circuits
US3629018A (en) * 1969-01-23 1971-12-21 Texas Instruments Inc Process for the fabrication of light-emitting semiconductor diodes
DE2214224C3 (de) * 1972-03-23 1978-05-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Bildung von pn-Übergängen in III-V-Halbleiter-Einkristallen
JPS56112011A (en) * 1980-02-12 1981-09-04 Japan Atomic Energy Res Inst Composite superconductor
US5293073A (en) * 1989-06-27 1994-03-08 Kabushiki Kaisha Toshiba Electrode structure of a semiconductor device which uses a copper wire as a bonding wire

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2823149A (en) * 1953-10-27 1958-02-11 Sprague Electric Co Process of forming barrier layers in crystalline bodies
US3041214A (en) * 1959-09-25 1962-06-26 Clevite Corp Method of forming junction semiconductive devices having thin layers
NL275192A (de) * 1961-06-30
US3200019A (en) * 1962-01-19 1965-08-10 Rca Corp Method for making a semiconductor device
US3298879A (en) * 1964-03-23 1967-01-17 Rca Corp Method of fabricating a semiconductor by masking
US3303070A (en) * 1964-04-22 1967-02-07 Westinghouse Electric Corp Simulataneous double diffusion process

Also Published As

Publication number Publication date
GB1142526A (en) 1969-02-12
US3408238A (en) 1968-10-29

Similar Documents

Publication Publication Date Title
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2620155C2 (de)
DE2823967C2 (de)
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2423846A1 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1544323A1 (de) Verfahren zur Erzeugung von p-Diffusionen in Germanium und zur Herstellung doppelt diffundierter planarer Germaniumtransistoren
DE2211709A1 (de) Verfahren zur Herstellung von Halbleitereinrichtungen
DE2654979A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
EP0003330B1 (de) Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps
DE1923035A1 (de) Verfahren zur Herstellung eines Halbleiterelements mit Passivierfilm
DE1814747A1 (de) Verfahren zum Herstellen von Feldeffekttransistoren
DE2059116A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1964837A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere lichtemittierender Halbleiterdioden
DE1564086B2 (de) Verfahren zum herstellen eines halbleitersystems
DE1802849A1 (de) Verfahren zur Herstellung von monolithischen Schaltungen
DE2753533A1 (de) Verfahren zum selektiven eindiffundieren von aluminium
DE2148431A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE2658304A1 (de) Halbleitervorrichtung