DE2650865A1 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung

Info

Publication number
DE2650865A1
DE2650865A1 DE19762650865 DE2650865A DE2650865A1 DE 2650865 A1 DE2650865 A1 DE 2650865A1 DE 19762650865 DE19762650865 DE 19762650865 DE 2650865 A DE2650865 A DE 2650865A DE 2650865 A1 DE2650865 A1 DE 2650865A1
Authority
DE
Germany
Prior art keywords
substrate
dopant
areas
oxide layer
implemented
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762650865
Other languages
English (en)
Inventor
Tuh-Kai Koo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2650865A1 publication Critical patent/DE2650865A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652Through-implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2252Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

NCR CORPORATIO Dayton» Ohio (V.St.A.)
Patentanmeldung P
Unser Az.: Case 2140/GER
VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
Die Erfindung bezieht sich auf die Herstellung einer Halbleitervorrichtung und insbesondere auf die Herstellung von monolithischen integrierten Schaltungen, deren Schaltungskomponenten auf einem gemeinsamen Substrat angeordnet sind und die voneinander durch das Substrat isoliert sind.
Monolithisch integrierte Schaltungen bestehen aus einem einzigen Substrat oder aus einem Plättchen aus Halbleitermaterial, das z. B. eine monokristalline Struktur aufweisen kann. Auf der Oberfläche des Substrats können einzelne aktivie oder passive Schaltungskomponenten erzeugt werden, die durch entsprechende Verbindungen zu einer gewünschten Schaltung zusammengeschaltet werden können. Die einzelnen Schaltungskomponenten müssen somit auf dem Plättchen voneinander isoliert werden.
Es sind bereits verschiedene Techniken zur Erzeugung der erforderlichen Isolation bekannt geworden. Jedoch weisen die bekannten Techniken den Nachteil auf, daß ein wesentlicher Teil der Gesamtfläche des Plättchens als Isolationsbereiche beansprucht wird. Dadurch wird die Packungsdichte des Halbleiterplättchens verringert, denn die für die Isolationsbereiche benötigten Flächen, können nicht mehr für aktive oder passive Schaltungselemente zur Verfügung stehen.
3. November 1976
709820/0750
Es ist eine Aufgabe der Erfindung, ein Verfahren zur Herstellung von Isolationsbereichen aufzuzeigen, mit dem die vorgenannten Nachteile vermieden werden können, so daß die nach dem erfindungsgemäßen Verfahren hergestellten Plättchen eine höhere Packungsdichte aufweisen, wobei die Erfindung eine Kombination aus einer Ionenimplantation und einer Diffusion verwendet. Wie dem Fachmann bekannt ist, wird bei der Ionen implantations technik ein Strahl auf ein Halbleitersubstrat gerichtet, der mit hoher Geschwindigkeit die als Dopanten verwendeten Ionen auf das Substrat schießt.
Die Erfindung geht somit aus von einem Verfahren zur Herstellung einer Halbleitervorrichtung, auf der die einzelnen Schaltungskomponenten voneinander isoliert sind. Die Erfindung ist gekennzeichnet durch Schritte zur Herstellung eines Halbleitersubstrats mit einer bestimmten Leitfähigkeit; durch die Einführung eines ersten Dopanten durch Ionenimplantation mit einer entgegengesetzten Leitfähigkeit in die Oberfläche des Substrats mit einer bestimmten Konzentration; durch die thermische Diffusion eines zweiten Dopanten mit der genannten gegebenen Leitfähigkeit in ausgewählte Bereiche der Oberfläche des Substrats in einer Konzentration, die größer als die Konzentration des ersten Dopanten ist; durch Erwärmen des Substrats, wodurch die Dopanten weiter in das Substrat eindringen, wobei der zweite Dopant in einer größeren Konzentration vorhanden ist und tiefer in das Substrat eindringt als der erste Dopant, so daß tiefe Isolationsbereiche entstehen, durch die isolierte Bereiche gebildet werden, in denen die Schaltungskomponenten erzeugt werden.
3. November 1976
70982Q/07S0
Bei einer bevorzugten Ausführungsform gemäß der Erfindung wird ein Hai blei terpVättchen mit einer bestimmten Leitfähigkeit mit einer Oxidschicht versehen und danach durch die Oxidschicht einer Ionenimplantation ausgesetzt, so daß das Plättchen in dem Zwischenbereich zwischen der Plättchenoberfläche und der Oxidschicht etwas dotiert wird. Danach werden in der Oxidschicht öffnungen erzeugt und dadurch jene Teile des Plättchens freigelegt, an denen anschließend Isolationsbereiche erzeugt werden sollen. Ein Dopant, der eine Isolation erzeugt, wird dann durch die öffnungen in der Oxidschicht geführt, wonach das gesamte Plättchen auf eine hohe Temperatur gebracht wird, so daß eine "Eintreibung" erfolgt. Als Ergebnis der starken Dotierung des Plättchens an den öffnungen der Oxidschicht wird bewirkt, daß durch die hohe Temperatur tiefe Isolationsbereiche entstehen, die diese umfassenden Bereiche voneinander isolieren. Im Gegensatz dazu wurden die Bereiche des Plättchens, die der Ionenimplantation ausgesetzt waren, lediglich leicht dotiert, so daß während der Erwärmung keine so tiefe Eindringung erfolgt wie bei den benachbarten stark dotierten Bereichen.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels im einzelnen beschrieben, wobei Bezug auf die dazugehörigen Zeichnungen genommen wird. In diesen zeigen:
Die Fig. 1 bis 5 in einer etwas schematisierten Darstellung verschiedene Ansichten eines Teiles eines Halbleitersubstrats während der einzelnen Herstellungsschritte ;
Fig. 6 eine etwas schematisierte Schnittdarstellung einer Vorrichtung, die bei dem erfindungsgemäßen Verfahren verwendet wird;
3. November 1976
709820/0750
Fig. 7 ein Zwischenschritt bei der Herstellung einer anderen Ausführungsform gemäß der Erfindung und
Fig. 8 eine Schnittdarstellung der Ausführungsform gemäß Fig. 7.
Zunächst wird auf Fig. 1 Bezug genommen, in der ein Halbleitersubstrat oder ein Plättchen 10 aus Silicium dargestellt ist. Das Si 1ieiumkristal1 kann z. B. eine der drei Kristal 1 ori entierungen aufweisen: <£100>, <110^> oder<ll£>. Auf dem Substrat 10 ist eine Si 1iciumoxidschicht 12 angeordnet, die beispielsweise durch Aufdampfen bei einer Temperatur von etwa 1200° C erzeugt wurde und deren Dicke etwa 2000 8 beträgt. Die Oxidschicht 12 muß lediglich so dick sein, daß das Substrat 10 während der anschließenden Ionenimplantation geschützt ist.
In Fig. 2 ist die Ionenimplantation prinzipiell dargestellt. Das mit einer Oxidschicht beschichtete Substrat 10 wird, wie durch die Pfeile 14 angedeutet ist, einer Ionenimplantation ausgesetzt, so daß im Substrat 10 unterhalb des Zwischenbereiches zwischen der Substratoberfläche und der Oxidschicht 12 geringfügig Phosphor implementiert wird. Es wurde herausgefunden, daß bei der Aufrechterhaltung der Ionenimplantation bei etwa 50 Kv und bei der Verwendung eines Phosphorgases als Phosphorquelle sehr gute Ergebnisse erzielt werden können.
In Fig. 3 ist angedeutet, wie das Substrat 10 mit einer geringen Anzahl von Phosphoratomen 16 an der Oberfläche versetzt ist. Des weiteren ist in Fig. 3 die Oxidschicht 12 mit einer Fotoresistschicht 18 abgedeckt, die als Maske für die Oxidschicht 12 dient. Die Fotoresistschicht 18 weist öffnungen auf, durch die jene Bereiche im Substrat 10 definiert werden, an denen im nachfolgenden Isolationsbereiche erzeugt v/erden sollen.
3. November 1976
70982Q/0750
Anschließend erfolgt in herkömmlicher Weise eine Ätzung der freiliegenden Bereiche 20 der Oxidschicht 12.
Nachdem die Ätzung der Oxidschicht 12 beendet ist, werden die freigelegten Bereiche auf dem Substrat im nächsten Schritt sehr stark dotiert, so daß die Isolationsladeräume gebildet werden. Die Dotierung erfolgt mit Bortribromid (BBr3) bei einer Temperatur von 1050° C
+ 10° C. Als Trägergas wird Stickstoff mit einer Rate von
3
2900 cm pro Minute verwendet, dem ein Sauerstoffstrom
3
mit einer Rate von 20 cm pro Hinute zugesetzt wird. Diese Mischung fließt durch ein Gefäß, das auf 24° C gehalten wird und das eine Mischung von 99,99 % BBr3 enthält. Dadurch werden die dem BBr3 ausgesetzten Bereiche mit Borglas 22 beschichtet und unterhalb der freiliegenden öffnungen sind Boratome 24 zu finden, wie aus Fig. 4 ersichtlich ist. Nachdem die Boratome 24 in dem Substrat unterhalb der Borglasschicht 22 abgelagert sind, kann die Borglasschicht 22 wieder durch Ätzen entfernt werden. Als Ätzmittel kann eine Mischung aus etwa 3500 ml Fluorammonium und 500 ml Fluorwasserstoff verwendet werden, wodurch eine Ätzlösung im Verhältnis 7:1 entsteht.
Anschließend wird, wie aus Fig. 5 hervorgeht, die Anordnung auf eine hohe Temperatur erwärmt, was z. B. in einem Heizgefäß, das auf 1200° C +_ 100° C gehalten wird, geschehen kann, wobei eine Zeitperiode von etwa 4 Stunden notwendig ist. Dadurch wird bewirkt, daß die Boratome etwa 10 ,um tief eindiffundieren, während das Phosphor lediglich 1,5 ,um tief eindringt. Somit werden N-dotierte Bereiche in dem P-dotierten Substrat 10 infolge der Anwesenheit von Phosphoratomen 16 erzeugt und die P-Laderäume 28 entstehen infolge der Anwesenheit der Boratome 24.
3. November 1976
709820/07S0
Nachdem die Oxidschicht 12 entfernt ist» wird die Vorrichtung für die nachfolgenden Fabrikationsschritte vorbereitet und, wie in Fig. 6 dargestellt ist, mit Senkenelektrodenbereichen 30 und Quellenelektrodenbereichen 32 sowie mit Torbereichen 35 versehen, so daß ein P-Kanal-Feldeffekttransistor in dem Bereich 38 neben einem Paar Dioden in den Bereichen 34 und 36 entsteht.
Aufgrund der vorangehend aufgezeigten Lehre der Erfindung bietet sich für den Fachmann eine Vielzahl von Modifikationen im Rahmen der Erfindung an. Eine kann z. B. darin bestehen, daß ein N-dotiertes Substrat anstelle des P-dotierten Substrats 10 wie in den Zeichnungen verwendet werden kann. Des weiteren können beispielsweise komplementäre HOS- (C-MOS-) Feldeffekttransistoren erzeugt werden. Für diesen Zweck müssen lediglich in die N-dotierten Bereiche 38 in Fig. 6 entsprechende Dopanten zur Umkehrung des N-dotierten Materials in P-dotiertes Material eingesetzt werden. Jedoch kann zur Vermeidung von zusätzlichen Schritten eine ausreichende Abdeckung zur Verhinderung von Implantationen von Phosphoratomen verwendet werden. Dies ist im einzelnen in Fig. 7 gezeigt, in der eine metallische Maske 40 die Oxidbereiche bedeckt, die geschützt werden sollen. In diesem Fall kann entweder Molybden oder Aluminium zur Abdeckung der yor Ionenimplantation zu schützenden Bereiche verwendet werden. Anschließend kann die Anordnung in der im Zusammenhang mit den Fig. 3, 4 und 5 beschriebenen Weise weiter behandelt werden, um die Tiefenisolationswände 28 und die N-Bereiche 26 zu erzeugen. Anschließend wird ein geeignetes N-dotiertes Material in die zuvor geschützten Bereiche 48 des Substrats 10 diffundiert, so daß Senkenelektroden und Quellenelektroden 42 und 44 und Tor-
3. November 1976
709820/0750
- iT -
elektroden 46 entstehen, was einen N-Kanal-MOS-FeIdeffekttransistor (Fig. 8) ergibt. Diese N-Kanalvorrichtung kann zusammen mit einer P-Kanalvorrichtung, die in dem Bereich 34 erzeugt werden kann, eine komplementäre MOS-Konfiguration bilden
3. November 1976
709820/0750

Claims (8)

Patentansprüche:
1.) Verfahren zur Herstellung einer Halbleitervorrichtung, in der Schaltungskomponenten, die voneinander isoliert sind, erzeugt werden, gekennzeichnet durch Schritte zur Herstellung eines Halbleitersubstrats (10) mit einer bestimmten Leitfähigkeit; durch die Einführung eines ersten Dopanten (16) durch Ionenimplantation mit einer entgegengesetzten Leitfähigkeit in die Oberfläche des Substrats (10) mit einer bestimmten Konzentration; durch die thermische Diffusion eines zweiten Dopanten (24) mit der genannten gegebenen Leitfähigkeit in ausgewählte Bereiche der Oberfläche des Substrats (10) in einer Konzentration, die größer als die Konzentration des ersten Dopanten ist; durch Erwärmen des Substrats (10), wodurch die Dopanten weiter in das Substrat eindringen, wobei der zweite Dopant (24) in einer größeren Konzentration vorhanden ist und tiefer in das Substrat eindringt als der erste Dopant (16), so daß tiefe Isolationsbereiche (28) entstehen, durch die isolierte Bereiche gebildet werden, in denen die Schaltungskomponenten erzeugt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Dopant (16) über der gesamten Oberfläche des Substrats (10) implementiert wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der genannte erste Dopant (16) in ausgewählte Bereiche des Substrats (10) implementiert wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine Oxidschicht (12) auf der Oberfläche des Substrats (10) erzeugt wird und daß der erste Dopant (16) in den Zwischenbereich des Substrats (10) und der Oxidschicht (12) implementiert wi rd.
3. November 1976
709820/0750
5. Verfahren nach den Ansprüchen 3 und 4, dadurch gekennzeichnet, daß ein Teil der Oxidschicht (12) mit einer ionenundurchlä'ssi gen Maske (40) abgedeckt wird, wodurch verhindert wird, daß in den abgedeckten Bereichen in das Substrat (10) der erste Dopant (16) implementiert werden kann.
6. Verfahren nach den Ansprüchen 4 oder 5, dadurch gekennzeichnet, daß eine Maske (18) mit einem vorbestimmten Muster auf der Oxidschicht (12) angeordnet wird, wonach die Oxidschicht (12) von den unbedeckten Teilen entfernt wird und der zweite Dopant (24) in die freigelegten Teile des Substrats (10) eindiffundieren kann.
7. Verfahren nach'Anspruch 6, dadurch gekennzeichnet, daß die Schaltungskomponenten (30, 32) durch die Diffusion der Bereiche mit der genannten vorgegebenen Leitfähigkeit in den zuvor maskierten Bereichen des genannten Substrats (10) gebildet wird, nachdem die genannte Maske (18) und die genannte Oxidschicht (12) entfernt wurden.
8. Verfahren nach den Ansprüchen 3 und 4 oder 5, dadurch gekennzeichnet, daß die Schaltungskomponenten (42, 44) durch Diffusion der Bereiche mit entgegengesetzter Leitfähigkeit in Teilen des Substrats (10) gebildet wird, in denen der erste Dopant (16) nicht implementiert wurde.
3. November 1976
709820/0750
DE19762650865 1975-11-10 1976-11-06 Verfahren zur herstellung einer halbleitervorrichtung Pending DE2650865A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/630,490 US4001050A (en) 1975-11-10 1975-11-10 Method of fabricating an isolated p-n junction

Publications (1)

Publication Number Publication Date
DE2650865A1 true DE2650865A1 (de) 1977-05-18

Family

ID=24527389

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762650865 Pending DE2650865A1 (de) 1975-11-10 1976-11-06 Verfahren zur herstellung einer halbleitervorrichtung

Country Status (7)

Country Link
US (1) US4001050A (de)
JP (1) JPS5260068A (de)
DE (1) DE2650865A1 (de)
FR (1) FR2331153A1 (de)
GB (1) GB1522269A (de)
IT (1) IT1067265B (de)
NL (1) NL7612257A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0052746A2 (de) * 1980-11-24 1982-06-02 Siemens Aktiengesellschaft Dynamische Halbleiter-Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250461A (en) * 1991-05-17 1993-10-05 Delco Electronics Corporation Method for dielectrically isolating integrated circuits using doped oxide sidewalls
US5250837A (en) * 1991-05-17 1993-10-05 Delco Electronics Corporation Method for dielectrically isolating integrated circuits using doped oxide sidewalls
US6509237B2 (en) * 2001-05-11 2003-01-21 Hynix Semiconductor America, Inc. Flash memory cell fabrication sequence
US6492710B1 (en) 2001-06-07 2002-12-10 Cypress Semiconductor Corp. Substrate isolated transistor
US6905955B2 (en) * 2003-02-04 2005-06-14 Micron Technology, Inc. Methods of forming conductive connections, and methods of forming nanofeatures

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3717507A (en) * 1969-06-19 1973-02-20 Shibaura Electric Co Ltd Method of manufacturing semiconductor devices utilizing ion-implantation and arsenic diffusion
NL96608C (de) * 1969-10-03
BE759667A (fr) * 1969-12-01 1971-06-01 Philips Nv Procede permettant la fabrication d'un dispositif semiconducteur, et dispositif semiconducteur obtenu par la mise en oeuvre de ce procede
US3856578A (en) * 1972-03-13 1974-12-24 Bell Telephone Labor Inc Bipolar transistors and method of manufacture
US3756861A (en) * 1972-03-13 1973-09-04 Bell Telephone Labor Inc Bipolar transistors and method of manufacture
US3891480A (en) * 1973-10-01 1975-06-24 Honeywell Inc Bipolar semiconductor device construction
US3898105A (en) * 1973-10-25 1975-08-05 Mostek Corp Method for making FET circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0052746A2 (de) * 1980-11-24 1982-06-02 Siemens Aktiengesellschaft Dynamische Halbleiter-Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung
EP0052746A3 (en) * 1980-11-24 1983-03-16 Siemens Aktiengesellschaft Dynamic semiconductor memory cell with random access and method of making the same

Also Published As

Publication number Publication date
FR2331153B1 (de) 1979-03-09
JPS6156607B2 (de) 1986-12-03
NL7612257A (nl) 1977-05-12
FR2331153A1 (fr) 1977-06-03
IT1067265B (it) 1985-03-16
GB1522269A (en) 1978-08-23
JPS5260068A (en) 1977-05-18
US4001050A (en) 1977-01-04

Similar Documents

Publication Publication Date Title
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2125303C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2745857C2 (de)
DE1966237C3 (de) Verfahren zur Erhöhung des Gradienten von elektrisch aktiven Störstellenkonzentrationen
DE3002051C2 (de)
DE2534158A1 (de) Halbleiteraufbau und verfahren zu seiner herstellung
DE3312720C2 (de)
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2926334C2 (de)
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE2650865A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP0028786B1 (de) Ionenimplantationsverfahren
EP0003330B1 (de) Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps
DE2927227C2 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors

Legal Events

Date Code Title Description
OHW Rejection