DE2557079A1 - Verfahren zum herstellen einer maskierungsschicht - Google Patents

Verfahren zum herstellen einer maskierungsschicht

Info

Publication number
DE2557079A1
DE2557079A1 DE19752557079 DE2557079A DE2557079A1 DE 2557079 A1 DE2557079 A1 DE 2557079A1 DE 19752557079 DE19752557079 DE 19752557079 DE 2557079 A DE2557079 A DE 2557079A DE 2557079 A1 DE2557079 A1 DE 2557079A1
Authority
DE
Germany
Prior art keywords
silicon nitride
silicon
reaction gas
layer
masking layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752557079
Other languages
English (en)
Other versions
DE2557079C2 (de
Inventor
Armin Dipl Phys Bohg
Eckehard Ebert
Erich Mirbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE2557079A priority Critical patent/DE2557079C2/de
Priority to US05/720,542 priority patent/US4091169A/en
Priority to FR7632458A priority patent/FR2335952A1/fr
Priority to GB45667/76A priority patent/GB1500238A/en
Priority to IT29129/76A priority patent/IT1123672B/it
Priority to JP51144080A priority patent/JPS5275986A/ja
Priority to CA268,095A priority patent/CA1078972A/en
Publication of DE2557079A1 publication Critical patent/DE2557079A1/de
Application granted granted Critical
Publication of DE2557079C2 publication Critical patent/DE2557079C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles

Description

kd/se
Anmelderin: IBM Deutschland GmbH
7000 Stuttgart 80 Pascalstraße 100
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: GE 975 013
Verfahren zum Herstellen einer Maskierungsschicht
Die Erfindung betrifft ein Verfahren zum Herstellen einer Maskierungsschicht für Siliciumhalbleiterkörper, bei dem aus Siliciumdioxid und aus Siliciumnitrid bestehende Schichten an der Ober- i fläche eines Halbleiterkörpers unmittelbar übereinander angeordnet < werden.
Es ist üblich, bei der Herstellung von Halbleiterbauelementen, z.B. bei Anwendung der sogenannten Planartechnik, Siliciumdioxid als Maskierungsmaterial zu verwenden, um ein lokalisiertes Eindiffundieren von Dotierungsstoffen aus der Gasphase in das Halbleitermaterial zu ermöglichen. Es ist auch bekannt, in der Isolationstechnik eine die Oxydation des Halbleitermaterials verhindernde Maskierungsschicht aus Siliciumdioxid auf einen Halbleiterkörper aufzubringen und in den Bereichen, in denen Isolationszonen zu erzeugen sind, entsprechende Maskenöffnungen freizuätzen, durch die die nachfolgende Oxydation der darunterliegenden Bereiche des Halbleiterkörpers erfolgt.
Als Maskierungsmaterial für diesen Zweck wird außer Siliciumdioxid auch Siliciumnitrid (Si3N4) verwendet, beispielsweise dann, wenn die für Dotierungszwecke benutzten Substanzen ein hohes Durch-
709828/0443
dringungsvermögen für das Maskierungsmaterial Siliciumdioxid auf- i weisen. Es sind viele Verfahren zur Herstellung von Siliciumnitrid-j schichten auf Halbleiterkörpern bekannt. Aus der deutschen Patentschrift 1 521 337 ist ein Verfahren zum Niederschlagen von Siliciumnitrid bekannt, bei dem aus einer Reaktionsgasmischung von Silan und Ammoniak unter Zusatz von Wasserstoff bei einer Substrattemperatur zwischen 750 und 1100 0C und unter gleichzeitiger Kühlung der Reaktionsrohrwandungen auf einem Halbleitersubstrat eine porenfreie Siliciumnitridschicht abgeschieden wird. Aus der deutschen Patentschrift 1 640 486 ist ein Verfahren zum reaktiven Zerstäuben von elementarem Silicium als Target durch eine mit Hochfrequenzenergie betriebene Glimmentladung in einer Stickstoffatmosphäre mit einem Stickstoffdruck im Bereich von 0,5 bis 20 Jim Hg bekannt. Bei diesem Verfahren bildet sich Siliciumnitrid, das sich als dünner Film auf ein Substrat niederschlägt.
Bei beiden Verfahren, dem pyrolithischen wie auch dem Kathodenzerstäubungsverfahren, werden Siliciumnitridschichten mit einer hohen intrinsischen Spannung gebildet. Als Folge davon haben die Siliciumnitridschichten, wenn sie direkt auf die Oberfläche von Halbleiterkörpern aufgebracht werden, störende Einflüsse auf die Oberfläche dieser Halbleiterkörper, und es treten insbesondere an den Rändern geätzter Fenster Kristalldefekte in der Oberfläche des Halbleiterkörpers auf. Um diese störenden Einflüsse zu mindern, wurde bisher zwischen der Halbleiteroberfläche und der Siliciumnitridschicht eine Zwischenschicht aus Siliciumdioxid angeordnet. Es ist auch bekannt (GE-OS 2 509 174) , als Maskierungsschicht auf der Oberfläche eines Halbleiterkörpers Schichten aus oxygeniertem Siliciumnitrid und Siliciumnitrid übereinander anzuordnen. Bei Anwendung dieser Maskierungsschicht sollen keine Kristalldefekte erzeugt werden, weil sich die thermischen Ausdehnungskoeffizienten von Siliciumoxinitrid und Silicium gleichen.
ge 975 013 70 9 828/044
-ν
Die unerwünschten Effekte, die bei Anwendung einer Maskierungsschicht aus Siliciumnitrid auf einer Halbleiteroberfläche auftreten, lassen sich jedoch durch die Anordnung einer Siliciumdioxid- oder Siliciumoxinitridschicht zwischen Halbleiteroberfläche und Siliciumnitridschicht nicht vollständig vermeiden.
Aufgabe der Erfindung ist daher, ein Verfahren zum Herstellen einer Maskierungsschicht anzugeben, bei dem eine Siliciumnitridschicht mit stark verminderter intrinsischer Zugspannung auf der Oberfläche eines Halbleiterkörpers gebildet wird.
Die Aufgabe der Erfindung wird dadurch gelöst, daß während des Abscheideprozesses des Siliciumnitrids aus der Gasphase ein zur Abscheidung von. Siliciumnitrid befähigtes Reaktionsgas vorhanden ist und diesem Reaktionsgas ein gasförmiger Kohlenwasserstoff in einer solchen Konzentration beigemischt wird, daß eine zusammenhängende kohlenstoffhaltige Schicht aus Siliciumnitrid auf der Siliciumdioxidschicht abgeschieden wird.
Die Erfindung umfaßt auch eine Maskierungsschicht für Siliciumhalbleiterkörper und die Verwendung dieser Maskierungsschicht zur Herstellung von Isolationszonen aus Siliciumdioxid oder Diffusionszonen in Siliciumhalbleiterkörpem.
Vorteilhafte Ausgestaltungen des Verfahrens gemäß der Erfindung sind in den Unteransprüchen niedergelegt.
Das erfindungsgemäße Verfahren liefert den Vorteil, daß die intrinsische Zugspannung, die isothermisch während der Abscheidung des Siliciumnitridfilms erzeugt wird, durch den Einbau von Kohlenstoff in den Siliciumnitridfilra auf etwa die Hälfte ihres ursprünglichen Wert·» reduziert wird und dadurch die nachteiligen Einflüsse auf di· Oberfläche des Halbleiterkörpers vermieden werden.
ge 975 013 709828/04A3
Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert .
Die Fign. 1, 2, zeigen Schnittansichten einer Halbleiteran- und 3 (A u. B) Ordnung in verschiedenen Herstellungsphasen,
aus denen die Verwendung der erfindungsgemäß hergestellten Maskierungsschicht ersichtlich ist.
Zur Vereinfachung der Erläuterung der Erfindung ist eine Halbleiteranordnung mit einfachem Aufbau gewählt. Es ist eine typische Halbleiteranordnung in einem Teil eines Substrats 1 dargestellt, das eine Vielzahl ähnlicher Anordnungen enthält.
Anhand der Fign. 1, 2 und 3A sei die Herstellung der durch Oxydation erzeugten Isolationszone 5 erläutert. Ausgegangen wird von einem monokristallinen Halbleitersubstrat 1 (Fig. 1) aus Silicium. Die Oberfläche des Substrats 1 wird zur Erzeugung einer Siliciumdioxidschicht 2 thermisch oxydiert. Es besteht auch die Möglichkeit, eine Siliciumdioxidschicht 2 aus der Gasphase auf dem Substrat 1 zur Abscheidung zu bringen. Als übliches Reaktionsgas hierzu kann man beispielsweise ein Geraisch von Siliciumtetrachlorid und Wasserdampf (ggf. mit einem Inertgas verdünnt) verwenden. Die Oxydation der Oberfläche des Siliciumsubstrats oder die Abscheidung von Siliciumdioxid aus der Gasphase wird so lange durchgeführt, bis die gewünschte Schichtdicke in der Größenordnung von 500 bis 1500 8 erreicht wird*
Nach der Bildung der Siliciumdioxidschicht 2 wird auf dieselbe eine zusammenhängende kohlenstoffhaltige Siliciumnitridschicht aufgetragen. Hierzu wird ein Reaktionsgas verwendet, welches zur Abscheidung von Siliciumnitrid befähigt ist und das ein Gemisch ; aus einer Verbindung aus der Gruppe von Silan, Halogensilan, Alkyl·? oder Arylsilan mit Ammoniak oder einem flüchtigen Amiη sein kann. ; Dem Reaktionsgas wird ein gasförmiger Kohlenwasserstoff aus der Gruppe von Methan, Äthan, Propan f Butan, Äthylen, Propylen, Butylen oder Isobutylen in einer Menge von etwa 1 bis 5 Vol.%, ,
ge 9?5 013 709826/0443
bezogen auf die Silanflußrate, beigemischt. Das Reaktionsgas wird mit einem Trägergas vermischt, und die Abscheidung der gewünschten kohlenstoffhaltigen Siliciumnitridschicht erfolgt durch Erhitzen des Halbleiterkörpers. Die kohlenstoffhaltige Siliciumnitridschicht besitzt eine Schichtdicke von mindestens 100 Ä. Die Schichtdicke liegt im allgemeinen in der Größenordnung zwischen 500 und 2000 8.
Durch beide Schichten 2 und 3 hindurchgehend ist eine Öffnung 4 (Fig. 2) freigelegt, die den Verlauf der gewünschten Isolationszone 5 bestimmt. Die Herstellung dieser Öffnung 4 erfolgt auf konventionelle Weise durch Anwendung der photolithographischen Maskierungs- und Ätztechnik. Hierzu wird eine entsprechende Öffnungen aufweisende Photolackschicht auf die Schicht 3 aufgebracht. Durch die Öffnungen kann ein geeignetes Ätzmittel auf die darunterliegende Schicht einwirken. Als Ätzmittel für die kohlenstoffhaltige Siliciumnitridschicht können die für reine Siliciumnitridschichten in bekannter Weise wirksamen Ätzmittel, beispielsweise heiße konzentrierte Phosphorsäure (Kp 185 °) oder Ammoniumdihydrogenphosphat NH4H2PO4 verwendet werden. Nach Bildung der Öffnung 4 in der Siliciumnitridschicht 3 muß diese noch bis zur Substratoberfläche vertieft werden. Zu diesem Zweck wird das Substrat in ein den freigelegten Bereich 4 der Siliciumdioxidschicht 2 angreifendes Ätzmittel, beispielsweise in eine mit Ammoniumfluorid gepufferte Flußsäurelösung getaucht. Dabei wird die Öffnung 4 in der Siliciumdioxidschicht 2 vertieft, so daß die Öffnung bis auf die Oberfläche des Substrats 1 reicht (Fig. 2). Nachdem die Öffnung 4 fertiggestellt ist, wird die Halbleiteranordnung in eine oxydierende Atmosphäre gebracht. Die thermische Oxydation wird so lange fortgesetzt, bis sich die Isolationszone 5 (Fig. 3A) völlig ausgebildet hat.
Mit dem erfindungsgemäßen Verfahren können auch Masken für einen Diffusionsprozeß hergestellt werden, beispielsweise für die Diffusion der Subkollektorzone in ein monokristallines Halbleitersubstrat aus Silicium. Die Herstellung dieser Diffusionsmasken
ge 975 013 70 9 8 2 6/0443
wird anhand der Fign. 1, 2 und 3B erläutert. Die Siliciumdioxid- und Siliciumnitridschichten 2 und 3 werden, wie oben angegeben, iaufgebracht und die öffnung 4, durch die die Diffusion erfolgt, jwird ebenfalls, wie oben angegeben, gebildet. Nach der Herjstellung der öffnung 4 wird eine Diffusion durchgeführt. Dabei Iwird eine n-leitende Subkollektorzone in dem monokristallinen !Halbleitersubstrat aus Silicium 1 gebildet. Bei diesem Prozeß (diffundieren Störstellen, beispielsweise Phosphor durch die öffnung 4 in die Oberfläche des Substrats 1 ein.
In gleicher Weise können Masken, beispielsweise zur Diffusion einer Emitterzone in die Basiszone eines Transistors hergestellt werden. Hierzu wird wie oben angegeben,verfahren. Nachdem die JMaskenöffnung gebildet ist, wird in dem Substrat, einer p-leiteniden Basiszone eines Transistors, durch Einduffundieren von Störisteilen, beispielsweise von Arsenf eine n-leitende Emitterzone gebildet. Mit der erfindungsgemäß hergestellten Maskierungsschicht lassen sich die unerwünschten Effekte vermeiden, die bei bisher bekannten Maskierungsschichten aus einer zusammengesetzten Schicht von Siliciumdioxid und Siliciumnitrid auftraten. ί
Siliciumnitrid, das üblicherweise aus einem Gasgemisch von Silan, Ammoniak und einem Trägergas bei erhöhten Temperaturen abgeschieden wird, weist eine hohe intrinsische Spannung auf. Wie mit dem in TDB, Vol. 17, Nr. 5, Oktober 1974, Seiten 1394 bis 95 veröffentlichten Verfahren zur Messung von Spannungen in dünnen Filmen gemessen werden konnte, liegen die Werte für die Zugspannung konventionell hergestellter Siliciumnitridfilme bei 800 0C
9 2
bei etwa 15,3 χ 10 dyn/cm . Wird Siliciumnitrid zur Herstellung von Maskierungsschichten nach bisher bekannten Verfahren abgeschieden und werden Maskenöffnungen in diesen Schichten hergestellt äann,führen die besonders an den Rändern der Maskenöffnungen aufbretenden Kräfte zu Kristalldefekten in dem darunterliegenden Substrat aus monokristallinem Silicium. Diese können äußerst aachteilige Wirkungen in späteren Hochtemperaturprozessen bei der Herstellung integrierter Schaltkreise haben. Werden dagegen die
709828/04*3
Masken zur Herstellung von Isolationszonen oder für Diffusionen nach dem erfindungsgemäßen Verfahren hergestellt, dann wird die intrinsische Spannung der Siliciumnitridfilme wesentlich verringert} und die mittlere Dichte der Kristalldefekte etwa um einen Faktor von 2 bis 3 gesenkt. ;
ι ,
Aus führungsbeispiel;
I j
!Ein Substrat, beispielsweise ein Halbleiterkörper aus monokristallijinem Silicium, der mit einer thermisch erzeugten Siliciumdioxid- j schicht bedeckt ist, wird auf einer Unterlage in eine konventionelle Reaktionskammer gebracht. Die Unterlage wird durch eine !geeignete Heizvorrichtung auf eine Temperatur zwischen 600 und ;11OO C aufgeheizt, öffnungen an den entgegengesetzten Enden der Reaktionskammer dienen der Aufnahme der Reaktionsgasmischung bzw. der Abgabe von gasförmigen Reaktionsprodukten* üun werden jdie Reaktionspartner in die Reaktionskammer eingeführt unter jAufrechterhaltung eines Überdrucks, so daß die Mischung ständig jüber die Substratoberfläche hinwegfließt und durch eine der öf finungen aus der Reaktionskammer austritt. Die Reaktionsgase Ammoniak oder ein flüchtiges Amin und eine Verbindung aus der Gruppe von Silan, Halogensilan, Alkyl- oder Arylsilan liegen in dem Trägergas Stickstoff und/oder Wasserstoff in einem solchen Verhältnis vor, daß sie miteinander in stöchiometrischen Mengen zu Siliciumnitrid (Si3N4) reagieren können. Wasserstoff ist :in genügender Menge vorhanden, um die Reaktionsgeschwindigkeit herabzusetzen. Das Volumenverhältnis, beispielsweise von Silan zu Ammoniak kann zwischen 3:4 (stöchiometrisches Verhältnis) und 1:300 oder höher liegen. Ein Überschuß an Wasserstoff ist erwünscht Wasserstoff hemmt die Reaktion und dient als Trägergas, so daß ein gutes Gasströmungsmuster entsteht, was zur Ausbildung eipes einheitlichen Film beiträgt. Es ist nicht kritisch, in welfcher Menge ein Kohlenwasserstoff aus der Gruppe von Methan, üthan, Propan, Butan, Äthylen, Propylen, Butylen oder Isobutylen äer Reaktionsmischung beigefügt wird. Es ist jedoch vorteilhaft, jäer Reaktionsmischung den Kohlenwasserstoff in einer Menge von
ge 975013 70 9828/0443
etwa 1 bis 5 Vol.%, bezogen auf die Silanflußrate zuzusetzen.
In einem speziellen Beispiel wird in einer Reaktionskammer ein Siliciumsubstrat, das mit einer thermisch erzeugten Siliciumdioxidschicht versehen ist, auf eine Temperatur zwischen 6OO und 1100 0C, vorzugsweise auf 1000 C aufgeheizt. Einer Mischung von Silan und Ammoniak im Verhältnis 1:300 wird Propan (C3H8) in einer Menge von etwa 1 Vol.%, bezogen auf die Silanflußrate beigemischt. Die Reaktionsgasmischung wird mit Stickstoff und/oder Wasserstoff gemischt und über das Substrat geleitet. Die Flußrate des Trägergas-Reaktionsgasgemisches beträgt etwa 30 1 pro Minute. Bei der Berührung mit dem Substrat schlägt sich ein Siliziumnitridfilm aus der Reaktionsmischung nieder. Bei diesem Verfahren wurden Niederschlagsgeschwindigkeiten von etwa 100 bis 400 A pro Minute, vorzugsweise von 200 S pro Minute erhalten, und homogene einheitliche Siliciumnitridfilme mit einer Dicke von 1000 bis 1600 A wurden erfolgreich auf Halbleiterkörper aus monokristallinem Silicium, die mit einer Siliciumdioxidschicht versehen sind, aufgewachsen. Der spezifische Widerstand solcher Filme liegt bei 10 Ohm/cm und die relative Dielektrizitätskonstante zwischen 6 und 7, Mit dem in TDB, VoI,17, Nr, 5, Oktober 1974, Seiten 1394 bis 95 veröffentlichten Verfahren konnten intrinsische Spannungen bei 800 0C von 9,3 χ 10 dyn/cm gemessen werden. Diese Werte betragen nur etwa 60 % des für konventionell abgeschiedene Siliciumnitridfilme üblichen Wer-
9 2
tes von 15,3 χ 10 dyn/cm . Die nach dem erfindungsgemäßen Verfahren hergestellten Siliciumnitridfilme können in bekannter Weise zur Herstellung von Masken für die Erzeugung von Isolationszonen aus Siliciumdioxid oder von Diffusionszonen in Siliciumhalbleiterkorpern verwendet werden.
ge 975 013 7 0 9 8 2 6 / 0 A 4 3 original inspected

Claims (9)

  1. PATENTANSPRÜCHE
    Verfahren zum Herstellen einer Maskierungsschicht für Siliciumhalbleiterkörper, bei dem aus Siliciumdioxid und aus Siliciumnitrid bestehende Schichten an der Oberfläche eines Halbleiterkörpers unmittelbar übereinander angeordnet werden, dadurch gekennzeichnet, daß während des Abscheideprozesses des Siliciumnitrids aus der Gasphase ein zur Abscheidung von Siliciumnitrid befähigtes Reaktionsgas vorhanden ist und diesem Reaktionsgas ein gasförmiger Kohlenwasserstoff in einer solchen Konzentration beigemischt wird, daß eine zusammenhängende kohlenstoffhaltige Schicht aus Siliciumnitrid auf der Siliciumdioxidschicht abgeschieden wird,
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im Reaktionsgas eine flüchtige Verbindung aus der Gruppe von Silan, Halogensilan, Alkyl- oder Arylsilan im Gemisch mit einer flüchtigen Stickstoffverbindung wie Ammoniak oder einem Amin vorhanden ist.
  3. ι 3. Verfahren nach den Ansprüchen 1 und 2 f dadurch gekennzeichnet, daß das Reaktionsgas mit einem Trägergas wie Stickstoff und/oder Wasserstoff vermischt wird,
  4. 4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß dem Reaktionsgas ein gasförmiger Kohlenwasserstoff aus der Gruppe von Methan, Äthan, Propan, Butan, Äthylen, Propylen, Butylen oder Isobutylen beigemischt wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß dem Reaktionsgas Xthan oder Propan in einer Menge von 1 bis 5 Vol.%, bezogen auf die Silanflußrate beigemischt wird.
    ge 975013 709826/0443 orioinättnöpected
  6. 6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die Abscheidung von kohlenstoffhaltigem Siliciumnitrid aus dem Reaktionsgas durch Erhitzen der zu beschichtenden Halbleiterkörper bewirkt wird.
  7. 7. Maskierungsschicht für Siliciumhalbleiterkörper, gekennzeichnet durch unmittelbar übereinander angeordnete Schichten aus Siliciumdioxid und kohlenstoffhaltigem Siliciumnitrid. ;
  8. 8. Maskierungsschicht nach Anspruch 7, dadurch gekennzeichnet,
    daß die kohlenstoffhaltige Siliciuinnitridschicht eine in-
    9 2
    trinsische Zugspannung unter 10 χ 10 dyn/cm und eine Dicke von mindestens 100 A* aufweist.
  9. 9. Verwendung der Maskierungsschicht nach den Ansprüchen 7 undi 8 zur Herstellung von Isolationszonen aus Siliciumdioxid oder Diffusionszonen im Siliciumhalbleiterkörpern.
    ge 975 013 709826/0U3
DE2557079A 1975-12-18 1975-12-18 Verfahren zum Herstellen einer Maskierungsschicht Expired DE2557079C2 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2557079A DE2557079C2 (de) 1975-12-18 1975-12-18 Verfahren zum Herstellen einer Maskierungsschicht
US05/720,542 US4091169A (en) 1975-12-18 1976-09-07 Silicon oxide/silicon nitride mask with improved integrity for semiconductor fabrication
FR7632458A FR2335952A1 (fr) 1975-12-18 1976-10-18 Procede de fabrication d'une couche de masquage et dispositifs obtenus
GB45667/76A GB1500238A (en) 1975-12-18 1976-11-03 Masking layer for a semi-conductor body
IT29129/76A IT1123672B (it) 1975-12-18 1976-11-09 Processo per la fabbricazione di uno strato di mascheramento per corpi di silicio
JP51144080A JPS5275986A (en) 1975-12-18 1976-12-02 Method of forming mask layer
CA268,095A CA1078972A (en) 1975-12-18 1976-12-17 Method of making a masking layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2557079A DE2557079C2 (de) 1975-12-18 1975-12-18 Verfahren zum Herstellen einer Maskierungsschicht

Publications (2)

Publication Number Publication Date
DE2557079A1 true DE2557079A1 (de) 1977-06-30
DE2557079C2 DE2557079C2 (de) 1984-05-24

Family

ID=5964757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2557079A Expired DE2557079C2 (de) 1975-12-18 1975-12-18 Verfahren zum Herstellen einer Maskierungsschicht

Country Status (7)

Country Link
US (1) US4091169A (de)
JP (1) JPS5275986A (de)
CA (1) CA1078972A (de)
DE (1) DE2557079C2 (de)
FR (1) FR2335952A1 (de)
GB (1) GB1500238A (de)
IT (1) IT1123672B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393097A (en) * 1979-07-24 1983-07-12 Toshio Hirai Electrically conductive Si3 N4 -C series amorphous material and a method of producing the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922381B2 (ja) * 1975-12-03 1984-05-26 株式会社東芝 ハンドウタイソシノ セイゾウホウホウ
US4254161A (en) * 1979-08-16 1981-03-03 International Business Machines Corporation Prevention of low pressure chemical vapor deposition silicon dioxide undercutting and flaking
US4289801A (en) * 1980-05-21 1981-09-15 United Technologies Corporation Method for producing fine grained pyrolytic silicon nitride
US4333964A (en) * 1980-09-15 1982-06-08 General Electric Company Method of making integrated circuits
US4420497A (en) * 1981-08-24 1983-12-13 Fairchild Camera And Instrument Corporation Method of detecting and repairing latent defects in a semiconductor dielectric layer
JPS59143362A (ja) * 1983-02-03 1984-08-16 Fuji Xerox Co Ltd パツシベ−シヨン膜
US4888988A (en) * 1987-12-23 1989-12-26 Siemens-Bendix Automotive Electronics L.P. Silicon based mass airflow sensor and its fabrication method
US4870745A (en) * 1987-12-23 1989-10-03 Siemens-Bendix Automotive Electronics L.P. Methods of making silicon-based sensors
US5459346A (en) * 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
US5310446A (en) * 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
DE69213898T2 (de) * 1991-12-13 1997-02-06 Ford Werke Ag Metallnitridfilm
FR2759362B1 (fr) 1997-02-10 1999-03-12 Saint Gobain Vitrage Substrat transparent muni d'au moins une couche mince a base de nitrure ou d'oxynitrure de silicium et son procede d'obtention
WO2001083391A1 (de) * 2000-04-28 2001-11-08 Merck Patent Gmbh Ätzpasten für anorganische oberflächen
DE10103524A1 (de) * 2001-01-26 2002-08-22 Infineon Technologies Ag Verfahren und Halbleiteranordnung zur Ätzung einer Schicht eines Halbleitersubstrats mittels einer siliziumhaltigen Ätzmaske
DE10150040A1 (de) * 2001-10-10 2003-04-17 Merck Patent Gmbh Kombinierte Ätz- und Dotiermedien
JP4403824B2 (ja) * 2003-05-26 2010-01-27 東京エレクトロン株式会社 シリコン窒化膜の成膜方法
US20050287747A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Doped nitride film, doped oxide film and other doped films
US20070048906A1 (en) * 2005-08-23 2007-03-01 Han Seung H Method for fabricating semiconductor device
US7501355B2 (en) * 2006-06-29 2009-03-10 Applied Materials, Inc. Decreasing the etch rate of silicon nitride by carbon addition

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT266922B (de) * 1966-05-02 1968-12-10 Siemens Ag Verfahren zum Herstellen einer Schutzschicht aus einer Halbleiterstickstoffverbindung für Halbleiterzwecke
AT269947B (de) * 1966-04-29 1969-04-10 Siemens Ag Verfahren zum Herstellung einer Schutzschicht an der Oberfläche eines Halbleiterkristalls
DE1521337C3 (de) * 1965-10-11 1974-07-04 International Business Machines Corp., Armonk, N.Y. (V.St.A.) Verfahren zur Siliciumnitrid-Filmschichtbildung
DE1640486C3 (de) * 1965-10-11 1975-09-11 International Business Machines Corp., Armonk, N.Y. (V.St.A.) Verfahren zum reaktiven Zerstäuben von elementarem Silicium
DE2509174A1 (de) * 1974-03-13 1975-09-25 Ibm Maskierungsschicht fuer silizium- halbleiterschichten

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5128983B1 (de) * 1966-10-28 1976-08-23
US3520722A (en) * 1967-05-10 1970-07-14 Rca Corp Fabrication of semiconductive devices with silicon nitride coatings
US3549411A (en) * 1967-06-27 1970-12-22 Texas Instruments Inc Method of preparing silicon nitride films
US3652331A (en) * 1968-03-22 1972-03-28 Shumpei Yamazaki Process for forming a film on the surface of a substrate by a gas phase
US3652324A (en) * 1968-08-15 1972-03-28 Westinghouse Electric Corp A METHOD OF VAPOR DEPOSITING A LAYER OF Si{11 N{11 {0 ON A SILICON BASE
US3637423A (en) * 1969-02-10 1972-01-25 Westinghouse Electric Corp Pyrolytic deposition of silicon nitride films
DE1957952A1 (de) * 1969-11-18 1971-05-27 Siemens Ag Siliciumnitridbeschichtung an Quarzwaenden fuer Diffusions- und Oxydationsreaktoren

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1521337C3 (de) * 1965-10-11 1974-07-04 International Business Machines Corp., Armonk, N.Y. (V.St.A.) Verfahren zur Siliciumnitrid-Filmschichtbildung
DE1640486C3 (de) * 1965-10-11 1975-09-11 International Business Machines Corp., Armonk, N.Y. (V.St.A.) Verfahren zum reaktiven Zerstäuben von elementarem Silicium
AT269947B (de) * 1966-04-29 1969-04-10 Siemens Ag Verfahren zum Herstellung einer Schutzschicht an der Oberfläche eines Halbleiterkristalls
AT266922B (de) * 1966-05-02 1968-12-10 Siemens Ag Verfahren zum Herstellen einer Schutzschicht aus einer Halbleiterstickstoffverbindung für Halbleiterzwecke
DE2509174A1 (de) * 1974-03-13 1975-09-25 Ibm Maskierungsschicht fuer silizium- halbleiterschichten

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Solid-State Electronics", Bd. 10, Perganon Press (1967), S. 897-905 *
A.F. Holleman und F. Richter, "Lehrbuch der organischen Chemie", 37.-41.Auflage (1961), Walter de Gruyter, Berlin, S. 21 und 22 *
Journal of the Electrochemical Society, Bd. 114, (1967), H. 8, S. 826-833 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393097A (en) * 1979-07-24 1983-07-12 Toshio Hirai Electrically conductive Si3 N4 -C series amorphous material and a method of producing the same

Also Published As

Publication number Publication date
DE2557079C2 (de) 1984-05-24
FR2335952B1 (de) 1979-09-21
GB1500238A (en) 1978-02-08
IT1123672B (it) 1986-04-30
JPS5275986A (en) 1977-06-25
JPS5320390B2 (de) 1978-06-26
US4091169A (en) 1978-05-23
CA1078972A (en) 1980-06-03
FR2335952A1 (fr) 1977-07-15

Similar Documents

Publication Publication Date Title
DE2557079C2 (de) Verfahren zum Herstellen einer Maskierungsschicht
DE19829309B4 (de) Verfahren zur Herstellung eines thermischen Oxidfilms auf Siliciumcarbid
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE2364989A1 (de) Verfahren zur herstellung von schichten aus siliciumcarbid auf einem siliciumeinkristallsubstrat
DE3402629A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE1298189B (de) Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung
DE2306614C2 (de) Verfahren zum Eindiffundieren von Arsen in Silicium aus einer arsendotierten Glasschicht
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2617293B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2052221B2 (de) Verfahren zum erzeugen einer siliciumoxidschicht auf einem siliciumsubstrat und vorrichtung zur durchfuehrung dieses verfahrens
DE2211709B2 (de) Verfahren zum Dotieren von Halbleitermaterial
DE2316520C3 (de) Verfahren zum Dotieren von Halbleiterplättchen durch Diffusion aus einer auf das Halbleitermaterial aufgebrachten Schicht
DE19908400A1 (de) Verfahren zur Herstellung hochdotierter Halbleiterbauelemente
DE2148119A1 (de) Verfahren zum Herstellen epitaktischer Schichten auf Halbleitersubstraten
DE2059116A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2154386B2 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE2900747C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2161472C3 (de) Verfahren zum Aufwachsen einer polykristallinen Silicium-Schicht auf einer Halbleiterscheibe
DE2657415A1 (de) Verfahren zum eindiffundieren eines fremdstoffs in einen halbleiterkoerper
DE1544323A1 (de) Verfahren zur Erzeugung von p-Diffusionen in Germanium und zur Herstellung doppelt diffundierter planarer Germaniumtransistoren
DE1289829B (de) Verfahren zum Herstellen einer einkristallinen Halbleiterschicht durch Abscheidung aus einem Reaktionsgas
DE2658304A1 (de) Halbleitervorrichtung
DE2951292A1 (de) Verfahren zum dotieren von siliciumkoerpern durch eindiffundieren von bor
DE2151346C3 (de) Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper
DE2060161A1 (de) Verfahren zur Herstellung von selbstjustierten Feldeffekttransistoren hoher Stabilitaet

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee