JPH0670983B2 - 化学気相成長方法 - Google Patents

化学気相成長方法

Info

Publication number
JPH0670983B2
JPH0670983B2 JP18120585A JP18120585A JPH0670983B2 JP H0670983 B2 JPH0670983 B2 JP H0670983B2 JP 18120585 A JP18120585 A JP 18120585A JP 18120585 A JP18120585 A JP 18120585A JP H0670983 B2 JPH0670983 B2 JP H0670983B2
Authority
JP
Japan
Prior art keywords
insulating layer
opening
vapor deposition
chemical vapor
deposition method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18120585A
Other languages
English (en)
Other versions
JPS6242419A (ja
Inventor
善美 塩谷
泰 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18120585A priority Critical patent/JPH0670983B2/ja
Publication of JPS6242419A publication Critical patent/JPS6242419A/ja
Publication of JPH0670983B2 publication Critical patent/JPH0670983B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔概要〕 開口を有する絶縁層が表面上に形成された基板の該開口
領域上に化学気相形成法によりタングステンを選択的に
成長させるに際して、 該絶縁層の表面を200℃以下の低温プラズマ化学気相形
成法により成長させた燐珪酸ガラスまたは二酸化シリコ
ンの中の何れか一方の表面にすることにより、 タングステン成長の選択的成長を確実にしたものであ
る。
〔産業上の利用分野〕
本発明は、半導体装置などの製造の際に用いられる化学
気相成長方法に係り、特に、タングステンの選択的成長
の方法に関す。
半導体装置において、シリコン(Si)の基板に形成され
た素子から配線を導出するのに、素子上に位置する開口
(コンタクトホール)を設けた燐珪酸ガラス(PSG)ま
たは二酸化シリコン(SiO2)などの絶縁層を基板上に形
成し、開口を通して素子に繋がる配線をその絶縁層上に
形成している。
この際、従来は絶縁層の開口が空の状態でその上に配線
材料を被着して開口内の充填をも同時に行っていた。こ
の方法では上記被着の後に開口部に窪みが生じて表面の
平坦性が損なわれ、且つ高集積化によりパターンが微細
化した際に開口部のステップカバレージが悪化する。
このため、近年は予め導電性材料例えばタングステン
(W)などで開口を充填し、その後配線材料を被着する
方法が採用されるようになってきた。
後者の場合は、工程の簡便さから開口内を選択的に充填
する選択的成長方法を用いるのが望ましい。そしてその
場合、選択的成長が確実であることが重要である。
〔従来の技術〕
第3図は開口を有する絶縁膜が表面上に形成された基板
の該開口領域上に化学気相形成法によりWを選択的に成
長させるに際の従来例の工程順側断面図(a)〜(c)
である。
即ち先ず〔図(a)参照〕、例えばSiの基板1上に通常
の化学気相成長法(CVD法)によりPSGまたはSiO2を成長
させ絶縁層2を形成する。
次いで〔図(b)参照〕、ホトリソグラフィ技術を用い
て絶縁層2に開口3を形成する。開口3の大きさは、コ
ンタクトホールの場合例えば約2μm角程度である。
次いで〔図(c)参照〕、六弗化タングステン(WF6
と水素(H2)の混合気を反応ガスにしたCVD法により、
開口3内に選択的にWを成長させ充填タングステン4を
形成する。
この後は図示されないが、配線を形成するアルミニウム
(Al)または多結晶Siなどがその上に被着される。
〔発明が解決しようとする問題点〕
上記方法によりWを選択的に成長した場合、成長厚さが
凡そ0.5μm程度を越えると、第4図に示す如く、絶縁
層2上にも粒子状タングステン4aが生成して選択的成長
が損なわれるのを本願発明者が経験した。
従って、絶縁層2の厚さを上記0.5μmより厚く例えば
約1μmにし、表面を平坦にするべく開口3内を一杯に
充填した充填層4を形成すると、絶縁層2上に生成した
粒子状タングステン4aを除去せねばならない問題が発生
する。
〔問題点を解決するための手段〕
第1図は本発明の要旨を示す側断面図である。
上記問題点は、第1図に示す如く、開口3を有する絶縁
層2aが表面上に形成された基板1の開口3領域上にCVD
法によりWを選択的に成長させるに際して、絶縁層2aの
表面を200℃以下の低温プラズマCVD法により成長させた
PSGまたはSiO2の中の何れか一方の表面にする本発明の
化学気相成長方法によって解決される。
〔作用〕
200℃以下の低温プラズマCVD法により成長させたPSGとS
iO2は、400〜450℃程度で成長させる通常のCVD法または
プラズマCVD法によるPSGまたはSiO2より組織が粗にな
り、且つプラズマの作用により水素(H)を含んでい
る。
絶縁層2aを上記のように構成して上記Wの成長を行う
と、絶縁層2a上においては上記Hが反応に加わり微小な
がらエッチングバックする。このため第4図に示すよう
な粒子状タングステン4aが絶縁層2a上に生成しても上記
エッチングバックにより排除される。
このことから、絶縁層2aの表面が上記200℃で成長させ
たPSGまたはSiO2の表面である限り、上記W成長の選択
的成長は確実に保持される。
なおこのように作用するPSGおよびSiO2を成長させる温
度が200℃以下であるのは、本願発明者の調査により得
られた結果であり、これより温度が高いと組織の粗の程
度が低減して絶縁層2a上に粒子状タングステン4aが付着
した状態になる。
〔実施例〕
第2図は第3図に相当する本発明実施例の工程順側断面
図(a)〜(e)である。
即ち先ず〔図(a)参照〕、従来例と同様に基板1上に
通常のCVD法により絶縁層として必要な所望の厚さこの
場合約1μmのPSGまたはSiO2を成長させ絶縁層2を形
成する。
次いで〔図(b)参照〕、絶縁層2上に成長温度を約15
0℃にしたプラズマCVD法により厚さが絶縁層2のおよそ
1/10程度のPSGまたはSiO2を成長させて絶縁層5を形成
し、絶縁層2と合わせて絶縁層2aとする。この成長にお
ける反応ガスは、PSGの場合シラン(SiH4)と一酸化二
窒素(N2O)とホスフィン(PH3)の混合気であり、SiO2
の場合SiH4とN2Oの混合気である。また絶縁層5の絶縁
層2との組み合わせは、PSG同志またはSiO2同志が望ま
しいがそれに限定されない。
次いで〔図(c)参照〕、ホトリソグラフィ技術を用い
て絶縁層2aに従来例と同様な開口3を形成する。
次いで〔図(d)参照〕、従来例と同様に六弗化タング
ステン(WF6)と水素(H2)の混合気を反応ガスにしたC
VD法により、開口3内が略一杯になる程度に選択的にW
を成長させた充填タングステン4を形成する。さすれば
Wの成長厚さが略1μmになるにもかかわらず、従来例
で問題になったような粒子状タングステン4aが絶縁層2a
上に付着することなく絶縁層2aの表面まで開口3を充填
した充填タングステン4のみが形成される。
次いで〔図(e)参照〕、弗酸(HF)で洗浄して絶縁層
2aの上層部を落とし絶縁層5を除去する。この場合、絶
縁層2はストッパにり得ないので上記洗浄の程度は適宜
定める。なお、本工程は省略しても現実の上での問題に
なることはない。
この後は図示されないが、従来と同様に配線を形成する
Alまたは多結晶Siなどがその上に被着される。
なお上記実施例では、基板1と配線との間の絶縁層の組
織を蜜にするため絶縁層2を形成したが、その組織を粗
にすることが許されるならば、絶縁層2の形成を取り止
め絶縁層5を厚くしてそれのみで絶縁層2aを形成しても
良い。
〔発明の効果〕
以上説明したように本発明の構成によれば、開口を有す
る絶縁層が表面上に形成された基板の該開口領域上に化
学気相形成法によりWを選択的に成長させるに際して、
該絶縁層上に粒子状をなすWが生成するのを防止するこ
とが出来て、W成長の選択的成長を確実にさせる効果が
ある。
【図面の簡単な説明】
第1図は本発明の要旨を示す側断面図、 第2図は本発明実施例の工程順側断面図(a)〜
(e)、 第3図は従来例の工程順側断面図(a)〜(c)、 第4図は従来例の問題点説明図、である。 図において、 1は基板、 2、2a、5は絶縁層、 3は開口、 4は充填タングステン、 4aは粒子状タングステン、である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】開口(3)を有する絶縁層(2a)が表面上
    に形成された基板(1)の該開口(3)領域上に化学気
    相形成法によりタングステンを選択的に成長させるに際
    して、該絶縁層(2a)の表面を200℃以下の低温プラズ
    マ化学気相形成法により成長させた燐珪酸ガラスまたは
    二酸化シリコンの中の何れか一方の表面にすることを特
    徴とする化学気相成長方法。
JP18120585A 1985-08-19 1985-08-19 化学気相成長方法 Expired - Lifetime JPH0670983B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18120585A JPH0670983B2 (ja) 1985-08-19 1985-08-19 化学気相成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18120585A JPH0670983B2 (ja) 1985-08-19 1985-08-19 化学気相成長方法

Publications (2)

Publication Number Publication Date
JPS6242419A JPS6242419A (ja) 1987-02-24
JPH0670983B2 true JPH0670983B2 (ja) 1994-09-07

Family

ID=16096670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18120585A Expired - Lifetime JPH0670983B2 (ja) 1985-08-19 1985-08-19 化学気相成長方法

Country Status (1)

Country Link
JP (1) JPH0670983B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2537887B2 (ja) * 1987-07-22 1996-09-25 松下電子工業株式会社 タングステンの選択成長方法
KR920004538B1 (ko) * 1988-08-11 1992-06-08 삼성전자 주식회사 반도체장치의 제조방법

Also Published As

Publication number Publication date
JPS6242419A (ja) 1987-02-24

Similar Documents

Publication Publication Date Title
US4578142A (en) Method for growing monocrystalline silicon through mask layer
JP5281682B2 (ja) マイクロ電気機械的装置及びその封緘方法及び製造方法
US20050019974A1 (en) Anchors for microelectromechanical systems having an SOI substrate, and method of fabricating same
KR100231764B1 (ko) 반도체장치의 콘텍트부분 형성방법
KR100740032B1 (ko) 반도체 장치용 적층 기판의 제조 방법 및 반도체 장치
US5525536A (en) Method for producing SOI substrate and semiconductor device using the same
JPH0670983B2 (ja) 化学気相成長方法
JPS60117719A (ja) 半導体装置の製造方法
JPS58120595A (ja) マスク層上に単結晶シリコン層を形成する方法
JPS59232437A (ja) 半導体装置の製造方法
US5077236A (en) Method of making a pattern of tungsten interconnection
JP3018408B2 (ja) 半導体装置の製造方法
JPS6022502B2 (ja) 半導体装置の製造方法
JPH03125458A (ja) 単結晶領域の形成方法及びそれを用いた結晶物品
JP3206943B2 (ja) Soi基板の製法および半導体装置
JPH02134848A (ja) 半導体装置の製造方法
JPH0272629A (ja) 半導体装置の製造方法
JPS60157237A (ja) 半導体装置の製造方法
JPH03280545A (ja) 半導体装置の配線形成方法
JPH02170536A (ja) 半導体装置
US20080227273A1 (en) Method for manufacturing semiconductor device
JPH0810682B2 (ja) 半導体装置の製造方法
JP3206944B2 (ja) 半導体装置
JP2727574B2 (ja) 半導体装置の製造方法
JPS6214424A (ja) 半導体装置の製造方法