JPH02170536A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02170536A
JPH02170536A JP63326687A JP32668788A JPH02170536A JP H02170536 A JPH02170536 A JP H02170536A JP 63326687 A JP63326687 A JP 63326687A JP 32668788 A JP32668788 A JP 32668788A JP H02170536 A JPH02170536 A JP H02170536A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
tungsten
wiring
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63326687A
Other languages
English (en)
Other versions
JPH0577331B2 (ja
Inventor
Yasuhisa Sato
泰久 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63326687A priority Critical patent/JPH02170536A/ja
Priority to US07/401,690 priority patent/US4983543A/en
Priority to EP95105869A priority patent/EP0665589B1/en
Priority to EP89116458A priority patent/EP0359109B1/en
Priority to DE68928873T priority patent/DE68928873T2/de
Priority to DE68928748T priority patent/DE68928748T2/de
Priority to KR1019890012954A priority patent/KR920006573B1/ko
Publication of JPH02170536A publication Critical patent/JPH02170536A/ja
Publication of JPH0577331B2 publication Critical patent/JPH0577331B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は、半導体装置の配線層に係り、とくに。
配線パターンに対応して眉間絶縁層に設けられた溝内に
タングステン(W)等の高融点金属層を選択成長させる
ことにより形成された配線層に関する。
〔従来の技術〕
半導体装置の配線層としては、従来からアルミニウム(
AI)I膜層が主用されてきた。AI配線層は低抵抗で
あり、下地の絶縁層に対する密着性がすぐれている等の
長所を有するが、電流によるエレクトロマイグレーシラ
ンが生じ易く、さらに、半導体装置の高集積化に伴って
配線が微細化すると。
応力によるストレスマイグレーションの発生が著しくな
ることは周知の通りである。
そこで、アルミニウムの代わりに、タングステン(W)
等の高融点金属が配線層材料として用いられる。これは
、タングステン等の高融点金属が比較的熱膨張率が低い
ために内部に発生する応力が小さく、また、原子間結合
力が大きいために。
マイグレーションを生じ難いからである。しかしながら
、タングステン等の高融点金属は、一般に下地の絶縁層
に対する密着性がアルミニウムに比べて劣り、しかも、
圧縮方向の内部応力が発生するため、成膜時あるいは後
熱処理において剥離し易<、シたがって、厚い配線層を
形成できないという問題がある。
ところで、配線の微細化とともに、半導体装置を構成す
る各層の厚さを小さくすることが要求される。しかし、
配線層については、抵抗値の増大を避けるために、その
厚さを減少することには限度がある。その結果、配線層
は大きな高さ対幅比(アスペクト比)を有することにな
る。このため配線層の上に形成される眉間絶縁層には、
配線層の段差がそのまま現われ2段差部における眉間絶
縁層あるいはこの上に形成される上層配線層のステップ
カバレッジが充分でなく、下層配線と上層配線間の絶縁
層不良や上層配線の断線等の障害が発生し易くなり、半
導体装置の信転性が低下する。
上記のようにして眉間絶縁層表面に現れた段差を平坦化
するために9層間絶縁層上にスピンオングラスと呼ばれ
る珪酸ガラスを塗布する方法も用いられている。しかし
、この方法は湿式1程によるものであり9例えばこの方
法で平坦化された表面上に配線層を形成する際に、前取
って脱ガスのための熱処理を必要とする等、工程数の増
加が避けられない。
〔発明が解決しようとする課題〕
上記種々の問題を一挙に解決可能な方法として。
眉間絶縁層に配線パターンに対応する溝を設けておき、
この溝内を埋めるようにタングステンのような高融点金
属を選択的に成長させることが提案されている。(特開
昭61−119059.特開昭61−137344、特
開昭62−141740.特開昭62−230035.
特開昭63−117447等) これらは、いずれも溝内に選択成長の核を形成しておき
1例えば6弗化タングステン(WFa)と水素(H2)
の混合ガスと接触させる。−F6が水素還元されて生成
したタングステン原子が、前記核を成長開始点として成
長し、溝内を金属タングステンで埋める方法である。こ
の方法によれば、配線層による段差は生じず、この上に
形成される層間絶縁層表面は平坦であり、この平坦な眉
間絶縁層表面上に上層配線層を形成することができる。
また。
タングステン配線層は溝の底面および側壁面と接してい
るため、高い密着性を有しており、その層厚を大きくし
ても剥離し難くなる。
上記タングステンの選択成長の核としては、前記溝を形
成するために用いられた反応性エツチング(RIE)に
より絶縁層表面に生じた損傷や、あるいは、溝の内壁面
に選択的に形成された多結晶シリコン層等が用いられる
上記従来のタングステン選択成長法においては。
核は溝の形成時または溝を設けたのちに形成される。す
なわち、核は溝とは独立の工程で形成されるか、少な(
とも溝形成の結果として形成される。
つまり、溝形成工程において、核となる物質は何等の機
能も発揮しない。また、多結晶シリコン層等から成る核
を用いる場合には、溝内に核となる物質を選択的に形成
するための工程を必要とする。
本発明は、タングステンが窒化シリコンを核として成長
する事実を見出した結果に基づくものであって、窒化シ
リコン層をタングステン選択成長の核として用いると同
時に2層間絶縁層に溝を形成する際のエツチング終点を
検出する手段としても機能させることにより、溝の形成
およびタングステン等の高融点金属の成長核の形成を容
易にする配線層構造を提供することを目的とする。
〔課題を解決するための手段〕
上記目的は、半導体回路素子が設けられた基板上に形成
された第1の絶縁層と、該第1の絶縁層上に形成された
第2の絶縁層と、該第1および第2の絶縁層間に介在す
る窒化シリコン層と、所定の配線パターンに対応して少
なくとも該第2の絶縁層を貫通するように設けられ、そ
の有する底面もしくは該底面近傍における内壁面に該窒
化シリコン層が表出する溝と、該溝内に表出する窒化シ
リコン層を核として該溝内を充填するように選択成長せ
しめられた高融点金属から成る配線層とを備えたことを
特徴とする本発明に係る半導体装置によって達成される
〔作 用〕
本発明者は9例えばタングステンを気相成長させた場合
に、眉間絶縁層として一般に用いられる5iOzあるい
はPSG (燐珪酸ガラス)等の表面には成長せず、一
方、窒化シリコン(SiJn)の表面には成長する事実
を見出した。この知見に基づき1本発明は5i02ある
いはPSGから成る絶縁層に設けられた溝内に、  S
i3N4を核としてタングステンを選択成長させる。上
記のSiJ4層は溝が形成される絶縁層とその下地の層
・間絶縁層との間に介在するようにあらかじめ設けられ
ている。したがって。
PSG等から成る絶縁層にRIE等の方法を用いて溝を
形成する際に5iJ4が分解して生じるN2の発光スペ
クトルを検出する等により、エツチングの終点を正確に
制御でき、その結果、溝内を充填する高融点金属配線層
の厚さを正確に制御できる。
さらに、上記タングステンの選択成長は、絶縁層に設け
られた溝内の底面もしくはその近傍から開始することが
必要である。これは、この選択成長が溝内側面の比較的
上部から開始した場合、比較的早い時期に溝上部がタン
グステン層によって塞がれ、溝を埋める配線層に空洞が
生じ易いからである。本発明の配線層構造によれば、タ
ングステンの選択成長は溝底面もしくはその周辺の側壁
部に表出するSi3N4層を核として行われるため。
空洞のないタングステン配線層を形成できる。
〔実施例] 以下本発明の実施例を図面を参照し°ζ説明する。
第1図は本発明の配線層の基本的構造を示す要部断面図
であって1例えばトランジスタ等の半導体回路素子が形
成されたシリコンチップのような基板1上には1通常の
半導体装置と同様の素子分離絶縁層2と、 PSGから
成る眉間絶縁層3が形成されている。層間絶縁層3上に
は約0.1μmの厚さを有するSiJ4層4と、さらに
、所定の配線パターンに対応する溝5^が設けられた1
例えばPSGから成る絶縁層5が形成されている。そし
て、溝5A内を、SiJ、層4を核として選択成長した
1例えばタングステンから成る配線層6が埋めている。
図から明らかなように、絶縁層5は配線層6の選択成長
時にはマスクとして機能し、その後は配線層6間を分離
する絶縁層として機能する。
層間絶縁層3には、基板1の図示しない素子領域におけ
る所定位置に対応するコンタクト孔(図示省略)が設け
られており、このコンタクト孔を通じて基板1と配線層
6の一部が接続されている。
このようにして、配線層6により、基板1における同一
または異なる素子領域にそれぞれ形成されているトラン
ジスタ等の素子が相互接続されている。
配線層6の厚さは溝5Aの深さ、すなわち、絶縁層5の
厚さに相当し2例えば1μm程度である。
この程度の厚さとなっても、タングステン等の高融点金
属配線層は溝5A内底面および側壁面における5iJ4
714および絶縁N5と密着しているため。
剥離することはない。また、絶縁層5と配線層6の面は
ほぼ平坦面を成しており、この上に通常の眉間絶縁層お
よび上層配線層を設けても、従来のような下層配線層の
段差によるステップカバレッジ不良は生じない。
第2図は本発明の配線構造を有する半導体装置の製造工
程の実施例を説明するための要部断面図である。
第2図(a)を参照して1例えばシリコンウェハのよう
な基板1の表面の所定領域(素子分離領域)に1例えば
周知のLOCO3法を用いて、素子分離絶縁層2を形成
する。そして9図示しない素子形成領域に、トランジス
タ等の半導体回路素子を形成したのち、基板1上の全面
に1例えばPSGから成る・層間絶縁層3を形成する。
層間絶縁層3の厚さは9例えば0.8μ糟であり1周知
のCVD法を用いて形成することができる。
次いで1周知のリソグラフ技術を用いて1層間絶縁層3
に、基板1に形成された前記半導体回路素子との電気的
接続をするための図示しないコンタクト孔を形成したの
ち、このコンタクト孔内にタングステン等の金属層また
はシリコン等の半導体層を選択成長させる。この場合の
選択成長は。
コンタクト孔に表出している基板1表面を核として成長
を行わせるものであり5周知の技術範囲内である。
次いで1例えば周知のCVD法を用いて、第2図0))
に示すように、基板1上の全面に、厚さ約0.1μmの
5i3Ni層4および9例えばPSGから成る厚さ約1
μmの絶縁層5とを順次堆積したのち、レジストマスク
を用いる周知のりソゲラフ技術を用いて、第2図(C)
に示すように、所定の配線パターンに対応する溝5Aを
絶縁層5およびSiJ、層4に形成する。この場合に、
 CF4 とCHF、とから成る周知の混合ガスを用い
てリアクティブイオンエツチング(RIE)を用いる。
このRIEにおいて9表出したSi3N4層4がエツチ
ングされ始めたときに発生するN2の発光スペクトルを
検出する等の手段により、絶縁層5のエツチング終点を
決めることができる。このエツチングにおいて、溝5A
の底面に層間絶縁層3が表出するまで5ixNa層4の
エツチングを行う。この際1表出した眉間絶縁層3表面
が多少エツチングされても実質的に問題とはならない。
第2図(C)には、溝5^の底面のSiJ4層4がエツ
チングされ、溝5A間に残留する絶縁N5と眉間絶縁層
3との間に介在する5i3Na層4が溝5A底面周辺の
側壁部に表出している状態が示されている。
なお、溝5Aの一部は前記のように金属層等が充填され
たコンタクト孔上に延在しており、この充填された金属
層等が表出している。
上記のようにして溝5Aが形成されたのち、第2図(d
)に示すように、溝5Aを埋めるタングステンの選択成
長を行う。この選択成長の条件を列記する。
成長温度(基板温度):250’C 反応ガスおよび流量: −F、  33CCMSiH*
  33CCM 反応ガスの分圧:    3 xto−” Torrキ
ャリヤガスおよび流量: N2 600SCCMなお、
 WF6は弗化タングステン、 SiH4はシランであ
る。
上記により、溝5A底面周辺の側壁部に表出するSi:
+L層4を核としてタングステンが選択成長し。
第2図(d)に示すように、溝5A内を埋める厚さ約1
μIのタングステンから成る配線層6が形成される。
上記に引続き1通常の工程と同様にして1例えばpsc
から成る別の眉間絶縁層の形成、この層間絶縁層に対す
るコンタクト孔の形成、 AIから成る上層配線層の形
成および保護絶縁層の形成等を行って本発明の半導体装
置が完成される。
なお、上記実施例においては、  Si:+N4層4を
核としてタングステン層を選択成長させる場合を例に説
明したが、その他の高融点金属として、モリブデン(M
o)、チタン(Ti)、タンタル(Ta)等を選択成長
させることも可能である。これらの選択成長に必要な気
体状化合物としては、それぞれ1例えば、 MOF& 
(6弗化モリブデンL TiC14(4塩化チタン)、
 Ta C1s (5塩化タンタル)を用いることがで
きる。
〔発明の効果〕
本発明によれば、タングステンの選択成長の核となるS
i3N4層を溝内に選択的に形成するために特別の工程
を必要とせず、また、このSi、N、層は。
溝を形成するためのエツチングにおいて終点検出手段と
して機能するため、溝のエツチング制御が正確かつ容易
になる。したがって、マイグレーションがなく、かつ、
平坦な表面を有する配線層を備えた半導体装置の製造工
程の能率を向上可能とする効果がある。
【図面の簡単な説明】
第1図は本発明の配線層の基本的構造を示す要部断面図
。 第2図は本発明の配線構造を有する半導体装置の製造工
程の実施例を説明するための要部断面図。 である。 図において。 1は基板。 2は素子分離絶縁層。 木イ仁 gl11171面己奪条ノ七n外 オ(白り刑
(逐第 1 図 ボタ(1月の臼己朱祭オ作進を羊p手導体東」1の製遁
LrL第 2I2](1月p 3は眉間絶縁層。 4は5IJa層。 5は絶縁層。 5Aは溝 6は配線層。 である。 家運1斤 (ぞの2)

Claims (1)

  1. 【特許請求の範囲】 半導体回路素子が設けられた基板上に形成された第1の
    絶縁層と、 該第1の絶縁層上に形成された第2の絶縁層と、該第1
    および第2の絶縁層間に介在する窒化シリコン層と、 所定の配線パターンに対応して少なくとも該第2の絶縁
    層を貫通するように設けられ、その有する底面もしくは
    該底面近傍における内壁面に該窒化シリコン層が表出す
    る溝と、 該溝内に表出する窒化シリコン層を核として該溝内を充
    填するように選択成長せしめられた高融点金属から成る
    配線層 とを備えたことを特徴とする半導体装置。
JP63326687A 1988-09-07 1988-12-23 半導体装置 Granted JPH02170536A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP63326687A JPH02170536A (ja) 1988-12-23 1988-12-23 半導体装置
US07/401,690 US4983543A (en) 1988-09-07 1989-09-01 Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit
EP95105869A EP0665589B1 (en) 1988-09-07 1989-09-06 Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit
EP89116458A EP0359109B1 (en) 1988-09-07 1989-09-06 Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit
DE68928873T DE68928873T2 (de) 1988-09-07 1989-09-06 Herstellungsverfahren für eine integrierte Halbleiterschaltung mit einem Verbundungsleiter, der in einer Schutzschicht auf der integriertere Halbleiterschaltung eingebettet ist
DE68928748T DE68928748T2 (de) 1988-09-07 1989-09-06 Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einem in einer Schutzschicht integrierten Verbindungsleiter
KR1019890012954A KR920006573B1 (ko) 1988-09-07 1989-09-07 보호층내에 배선을 매설한 반도체 직접회로의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63326687A JPH02170536A (ja) 1988-12-23 1988-12-23 半導体装置

Publications (2)

Publication Number Publication Date
JPH02170536A true JPH02170536A (ja) 1990-07-02
JPH0577331B2 JPH0577331B2 (ja) 1993-10-26

Family

ID=18190537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63326687A Granted JPH02170536A (ja) 1988-09-07 1988-12-23 半導体装置

Country Status (1)

Country Link
JP (1) JPH02170536A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020029618A (ja) * 2018-08-20 2020-02-27 アーエスエム・イーぺー・ホールディング・ベスローテン・フェンノートシャップ 周期的堆積プロセスによって基材の誘電体表面上にモリブデン金属膜を堆積させる方法および関連する半導体デバイス構造
US11908736B2 (en) 2017-08-30 2024-02-20 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021009939A (ja) * 2019-07-02 2021-01-28 株式会社デンソー ソレノイド

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908736B2 (en) 2017-08-30 2024-02-20 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
JP2020029618A (ja) * 2018-08-20 2020-02-27 アーエスエム・イーぺー・ホールディング・ベスローテン・フェンノートシャップ 周期的堆積プロセスによって基材の誘電体表面上にモリブデン金属膜を堆積させる方法および関連する半導体デバイス構造

Also Published As

Publication number Publication date
JPH0577331B2 (ja) 1993-10-26

Similar Documents

Publication Publication Date Title
JP2001135592A (ja) デュアルダマシーン(dualdamascene)の製造方法
JPH04321224A (ja) コンタクトを形成する方法
JP2785768B2 (ja) 半導体装置の製造方法
US5683938A (en) Method for filling contact holes with metal by two-step deposition
US4960727A (en) Method for forming a dielectric filled trench
US5607878A (en) Contact plug forming method
EP0026953B1 (en) Method of manufacturing a semiconductor device
JPH02170536A (ja) 半導体装置
JPH03248534A (ja) 半導体素子の製造方法
JP2702007B2 (ja) 半導体装置の製造方法
JPH10284588A (ja) 半導体装置の製造方法
JPS63117447A (ja) 半導体集積回路の製造方法
US5324536A (en) Method of forming a multilayered structure
JPH01258439A (ja) 半導体装置およびその製造方法
JPH01129439A (ja) 半導体装置の製造方法
JPH0310231B2 (ja)
US20040253834A1 (en) Method for fabricating a trench isolation structure
JPH04277649A (ja) 半導体装置の製造方法
JP2782912B2 (ja) 半導体装置の製造方法
JP2727574B2 (ja) 半導体装置の製造方法
JPH04127425A (ja) 半導体集積回路の製造方法
JP3206944B2 (ja) 半導体装置
JPH043961A (ja) 配線形成方法
JPS6320018B2 (ja)
JPH03280545A (ja) 半導体装置の配線形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees