JPS63237571A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS63237571A JPS63237571A JP7236887A JP7236887A JPS63237571A JP S63237571 A JPS63237571 A JP S63237571A JP 7236887 A JP7236887 A JP 7236887A JP 7236887 A JP7236887 A JP 7236887A JP S63237571 A JPS63237571 A JP S63237571A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- channel
- thin film
- film transistor
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 16
- 239000001257 hydrogen Substances 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052796 boron Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims abstract description 6
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 abstract description 2
- 238000009832 plasma treatment Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- YLZOPXRUQYQQID-UHFFFAOYSA-N 3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]propan-1-one Chemical compound N1N=NC=2CN(CCC=21)CCC(=O)N1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F YLZOPXRUQYQQID-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000881 depressing effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、透明性絶縁基板上に形成されるアクディプマ
トリクスあるいはイメージセンサ−の画素のスイッチン
グ素子あるいは駆動用回路に用いられるＣＭＯ３（Ｃｏ
ｍＰ １ｃｍｃｎ Ｌａｒｙ −Ｍｃ Ｌａ１−Ｏｘ
ｉｄｃ−３ｅｍｉｃｏｎｄｕｃｔｏｒ）型多結晶シリコ
ン薄膜トランジスタにおいて、低駆動電圧で大電流が得
られ、さらに両チャネルトランジスタのスレッシボルド
電圧の絶対値が一致するＣＭＯ３ｆｆｉ多結晶シリコン
薄膜トラ／ジスク及びその製造方法に閃する。
トリクスあるいはイメージセンサ−の画素のスイッチン
グ素子あるいは駆動用回路に用いられるＣＭＯ３（Ｃｏ
ｍＰ １ｃｍｃｎ Ｌａｒｙ −Ｍｃ Ｌａ１−Ｏｘ
ｉｄｃ−３ｅｍｉｃｏｎｄｕｃｔｏｒ）型多結晶シリコ
ン薄膜トランジスタにおいて、低駆動電圧で大電流が得
られ、さらに両チャネルトランジスタのスレッシボルド
電圧の絶対値が一致するＣＭＯ３ｆｆｉ多結晶シリコン
薄膜トラ／ジスク及びその製造方法に閃する。
多結晶シリコンにおいては、結晶粒界に存在するダング
リングボンドなどの欠陥が、キャリアに対するトラップ
準位あるいは障壁として働くと一般的に考えられており
（たとえば、ＪｏｈｎＹ、Ｗ、Ｓｃ ｔｏ、Ｊ、 Ａｐ
ｐ １． Ｐｈｙｓ、。
リングボンドなどの欠陥が、キャリアに対するトラップ
準位あるいは障壁として働くと一般的に考えられており
（たとえば、ＪｏｈｎＹ、Ｗ、Ｓｃ ｔｏ、Ｊ、 Ａｐ
ｐ １． Ｐｈｙｓ、。
４０．５２４７ （１０７５）など）従って多結晶シリ
コン薄膜トランジスタの性能を向上させる為には、前記
欠陥を低減させる必要がある。（たとえば、Ｊ、ＡＰρ
１．Ｐｈｙｓ、、５３ （２）。
コン薄膜トランジスタの性能を向上させる為には、前記
欠陥を低減させる必要がある。（たとえば、Ｊ、ＡＰρ
１．Ｐｈｙｓ、、５３ （２）。
１１９３ （１９８２）など）その目的で、水素による
前記欠陥の終端化が行なわれており、その中でも代表的
な方法が、水素プラズマ処理（たとえば、応用物理学会
、１０８８年秋季大会予稿集、講演番号２７ｐ−Ｑ−５
，水素プラズマに関しては、電子材Ｉ） １０８１年１
月号ｐ１２４参照）あるいはプラズマ窒化膜の形成（電
子通信学会技術研究報告５ＳＤ８３−７５．２３ページ
）である。これらの方法を用いるとスレブシュホルト電
圧（以下Ｖ Ｌ ｈと記す。）の絶対値が小さくなりサ
ブスレッシュホルド領域の立ち上がりが急しゅんになる
。
前記欠陥の終端化が行なわれており、その中でも代表的
な方法が、水素プラズマ処理（たとえば、応用物理学会
、１０８８年秋季大会予稿集、講演番号２７ｐ−Ｑ−５
，水素プラズマに関しては、電子材Ｉ） １０８１年１
月号ｐ１２４参照）あるいはプラズマ窒化膜の形成（電
子通信学会技術研究報告５ＳＤ８３−７５．２３ページ
）である。これらの方法を用いるとスレブシュホルト電
圧（以下Ｖ Ｌ ｈと記す。）の絶対値が小さくなりサ
ブスレッシュホルド領域の立ち上がりが急しゅんになる
。
しかし、前述の従来技術では、ｖｔｈのシフトという問
題が無視できなくなる。っまりＮチャネルトランジスタ
がデプレッション方向にシフトしてＯＦＦリーク電流が
上昇し、Ｐチャネルトランジスタがエンハンスメント方
向にシフトするという問題点を有するのである。（電子
通信学会技術研究報告５ＳＤ８３−７５．２３ページ参
照）この原因としてはプラズマにさらされる事により、
ゲート薗化膜中に正の固定電荷が形成され、チャネル部
が常に負に誘起されている為だと考えられる。従って、
多結晶シリコン薄膜をあらかじめ１）型にしておけば、
水素プラズマ処理による前述のようなトランジスタ特性
のシフトの問題を解決できる。
題が無視できなくなる。っまりＮチャネルトランジスタ
がデプレッション方向にシフトしてＯＦＦリーク電流が
上昇し、Ｐチャネルトランジスタがエンハンスメント方
向にシフトするという問題点を有するのである。（電子
通信学会技術研究報告５ＳＤ８３−７５．２３ページ参
照）この原因としてはプラズマにさらされる事により、
ゲート薗化膜中に正の固定電荷が形成され、チャネル部
が常に負に誘起されている為だと考えられる。従って、
多結晶シリコン薄膜をあらかじめ１）型にしておけば、
水素プラズマ処理による前述のようなトランジスタ特性
のシフトの問題を解決できる。
本解明は、このような水素プラズマ処理工程あるいは水
素イオン打込み工程あるいはプラズマ窒化膜形成工程に
共なうトランジスタ特性の異常シフトの問題を解決し、
Ｖｔｂの絶対値が小さくて一す°ブスレッシュ、１；ル
ド領域の立ち、Ｉ−がりが急しゅんでさらにＩ）チャネ
ル及びＮチャネル共にそのＶ【１１の絶対値がほぼ等し
いＣＭＯ８型多結晶ンリコン薄痕トランジスタを提供す
ることを［ｌ的としている。
素イオン打込み工程あるいはプラズマ窒化膜形成工程に
共なうトランジスタ特性の異常シフトの問題を解決し、
Ｖｔｂの絶対値が小さくて一す°ブスレッシュ、１；ル
ド領域の立ち、Ｉ−がりが急しゅんでさらにＩ）チャネ
ル及びＮチャネル共にそのＶ【１１の絶対値がほぼ等し
いＣＭＯ８型多結晶ンリコン薄痕トランジスタを提供す
ることを［ｌ的としている。
本発明のＣＭＯ３型Ｏ３晶シリコン薄膜トランジスタ及
びその製造方法は、絶縁性透明基板上にＮチャネル多結
晶シリコン薄厚トランジスタとｌ）チャネル多結晶薄膜
トランジスタとをイｒするＣ〜１０Ｓ型多結晶シリコン
薄膜トランジスタにおいて、ゲート電極形成ｎ１ｆに、
ボロンをチャネルドーピングする工程と、ゲート電極形
成後に水素プラズマ処理］二程あるいは水素イオン打込
み工程あるいはプラズマ窒化膜形成工程とを有すること
を特徴とする。
びその製造方法は、絶縁性透明基板上にＮチャネル多結
晶シリコン薄厚トランジスタとｌ）チャネル多結晶薄膜
トランジスタとをイｒするＣ〜１０Ｓ型多結晶シリコン
薄膜トランジスタにおいて、ゲート電極形成ｎ１ｆに、
ボロンをチャネルドーピングする工程と、ゲート電極形
成後に水素プラズマ処理］二程あるいは水素イオン打込
み工程あるいはプラズマ窒化膜形成工程とを有すること
を特徴とする。
第１図により、本発明の実施例を工程図に従って説明す
る。同図（ａ）において、絶縁性透明基板ｉ−を上に無
添加多結晶シリコン薄膜の島１−２を形成する。前記無
添加多結晶シリコンは、減圧ＣＶ Ｉ）などで堆積させ
られる。さらに島１−２はフォトエツチングで形成され
る。次にウェハ全面にわたってイオン打込み法によって
、多結晶シリコンに対してＰ全不純物であるボロンをチ
ャネル打込みしてライト■）！！多結品シリコンにする
。
る。同図（ａ）において、絶縁性透明基板ｉ−を上に無
添加多結晶シリコン薄膜の島１−２を形成する。前記無
添加多結晶シリコンは、減圧ＣＶ Ｉ）などで堆積させ
られる。さらに島１−２はフォトエツチングで形成され
る。次にウェハ全面にわたってイオン打込み法によって
、多結晶シリコンに対してＰ全不純物であるボロンをチ
ャネル打込みしてライト■）！！多結品シリコンにする
。
１−３はボロンビームを示す。ただし、Ｖ ｔ ｈのシ
フト量が１ボルト程度で、抵抗率が低下しないくらいの
打込み量に設定する必要があり、およそ１０”ｃｍ−”
からｔｏ”ｃｍ−’程度が適当である。続いて同図（ｂ
）で示すように熱酸化によりゲート酸化膜１−４を形成
する。ゲート酸化膜形成後にチャネルドーピングする方
法もあるが、この場合ゲート酸化膜へのイオン打込みに
よるダメージが考えられ（たとえば応用物理、第５４巻
、第１２号、１２０８ページ １９８５年参照）素子の
プラズマに対する耐性が劣化することが予想される。従
って、本実施例のようにゲート酸化膜形成面にチャネル
ドーピングするはウカ良いものと考えられる。同図（ｃ
）、（ｄ）はＣＭＯＳ （＋が造を製造する一般的な工
程である。１−５はゲート電極であり、該ゲート電極を
マスクとし、ボロン及びリンを選択的にイオン打込みし
、ソース及びドレイン部を形成する。（ｄ）に示すよう
にＰチャネル多結晶シリコン薄膜トランジスタ１−８及
びＮチャネル多結晶シリコン薄膜トランジスタ１−９を
形成する。１−６はボロン打込み領域、１−７はリン打
込み領域を示す。水素イオン打込み方の場合はここの状
態で行なう。次に居間絶縁膜を形成する。該居間絶縁膜
としてプラズマ窒化ＵＳｉ＊Ｎ４を用いると多桔品シリ
コンの水素化が層間絶縁膜形成と同時に達成される。
フト量が１ボルト程度で、抵抗率が低下しないくらいの
打込み量に設定する必要があり、およそ１０”ｃｍ−”
からｔｏ”ｃｍ−’程度が適当である。続いて同図（ｂ
）で示すように熱酸化によりゲート酸化膜１−４を形成
する。ゲート酸化膜形成後にチャネルドーピングする方
法もあるが、この場合ゲート酸化膜へのイオン打込みに
よるダメージが考えられ（たとえば応用物理、第５４巻
、第１２号、１２０８ページ １９８５年参照）素子の
プラズマに対する耐性が劣化することが予想される。従
って、本実施例のようにゲート酸化膜形成面にチャネル
ドーピングするはウカ良いものと考えられる。同図（ｃ
）、（ｄ）はＣＭＯＳ （＋が造を製造する一般的な工
程である。１−５はゲート電極であり、該ゲート電極を
マスクとし、ボロン及びリンを選択的にイオン打込みし
、ソース及びドレイン部を形成する。（ｄ）に示すよう
にＰチャネル多結晶シリコン薄膜トランジスタ１−８及
びＮチャネル多結晶シリコン薄膜トランジスタ１−９を
形成する。１−６はボロン打込み領域、１−７はリン打
込み領域を示す。水素イオン打込み方の場合はここの状
態で行なう。次に居間絶縁膜を形成する。該居間絶縁膜
としてプラズマ窒化ＵＳｉ＊Ｎ４を用いると多桔品シリ
コンの水素化が層間絶縁膜形成と同時に達成される。
同図（ｅ）に示すように層間絶縁膜１−１０にＣＶｌ）
ＳｉＯ，などを用いた場合は、続いて水素プラズマ処理
を行なう、１−１１は水素プラズマにより発生した反応
性の高い水素ラジカルを示している。水素プラズマは、
平行平板型の一般的なプラズマ装置と１１ 、ガスを用
いることにより簡単に得ることができる。一方、水素プ
ラズマ処理工程は、コンタクト電極を形成した後に行な
っても、何ら問題はない。
ＳｉＯ，などを用いた場合は、続いて水素プラズマ処理
を行なう、１−１１は水素プラズマにより発生した反応
性の高い水素ラジカルを示している。水素プラズマは、
平行平板型の一般的なプラズマ装置と１１ 、ガスを用
いることにより簡単に得ることができる。一方、水素プ
ラズマ処理工程は、コンタクト電極を形成した後に行な
っても、何ら問題はない。
以上述べたように本発明によれば、従来の水素プラズマ
処理でＮチャネル多結晶シリコン薄膜トランジスタがデ
プレッシｑン方向にシフトし、そしてｌ）チャネル多結
晶シリコン薄膜トランジスタがエンハンスメント方法に
それぞれシフトするという異常シフトの問題を、チャネ
ル部の多結晶シリコンにボロンを低ｉＯ度（１０” ｃ
ｍ−’から１０’ ” ｃｍ−”程度）にチャネルドー
ピングしてライトＰ型多結晶シリコンにしたことにより
防止することができる。従って、水素プラズマ処理によ
る多結晶シリコンの欠陥の低減という長所を最大限に利
用することが可能となった。つまり、ザブスレッシュホ
ルド領域の立ち上がりが急しゅんとなり、Ｖ Ｌ ｌ＋
の絶対値が低減され、しかもＮチャネル、１）ヂャネル
共にそのＶ ｔ Ｉｔの絶対値の大きさが一致するとい
うすぐれた特性を持つＣＭＯ８型Ｏ８晶シリコン薄膜ト
ランジスタの実現が可能となる。第２図にＮチャネル多
結晶シリコン薄膜トランジスタに対する本発明の効果を
示す。
処理でＮチャネル多結晶シリコン薄膜トランジスタがデ
プレッシｑン方向にシフトし、そしてｌ）チャネル多結
晶シリコン薄膜トランジスタがエンハンスメント方法に
それぞれシフトするという異常シフトの問題を、チャネ
ル部の多結晶シリコンにボロンを低ｉＯ度（１０” ｃ
ｍ−’から１０’ ” ｃｍ−”程度）にチャネルドー
ピングしてライトＰ型多結晶シリコンにしたことにより
防止することができる。従って、水素プラズマ処理によ
る多結晶シリコンの欠陥の低減という長所を最大限に利
用することが可能となった。つまり、ザブスレッシュホ
ルド領域の立ち上がりが急しゅんとなり、Ｖ Ｌ ｌ＋
の絶対値が低減され、しかもＮチャネル、１）ヂャネル
共にそのＶ ｔ Ｉｔの絶対値の大きさが一致するとい
うすぐれた特性を持つＣＭＯ８型Ｏ８晶シリコン薄膜ト
ランジスタの実現が可能となる。第２図にＮチャネル多
結晶シリコン薄膜トランジスタに対する本発明の効果を
示す。
この図は発明者が実験して得たデータである。横軸はゲ
ートとソース間電圧ＶＣｇであり、たて軸はドレイン電
流１ｏｓの対数である。測定はドレインとソース間電圧
ＶＤ９を５Ｖで行なった。破線２−１の曲線が従来方法
による結果であり、実線２−２の曲線がボロ／のチャネ
ルドーピングを行なった本発明の実施例による結果であ
る。ただし、チャネルドーピングはゲート酸化膜形成後
に行ない、打込ろ量はボロン５Ｘ１０” ” ｃｍ−”
である。これらの結果かられかるように、従来方法では
Ｎチャネル多結晶シリコン薄膜トランジスタがデプンツ
ション方向に異１’６にシフトするのに対し、本発明の
結果は、ま、たくシフトしておらず本発明の効果は非常
に大きいものである。
ートとソース間電圧ＶＣｇであり、たて軸はドレイン電
流１ｏｓの対数である。測定はドレインとソース間電圧
ＶＤ９を５Ｖで行なった。破線２−１の曲線が従来方法
による結果であり、実線２−２の曲線がボロ／のチャネ
ルドーピングを行なった本発明の実施例による結果であ
る。ただし、チャネルドーピングはゲート酸化膜形成後
に行ない、打込ろ量はボロン５Ｘ１０” ” ｃｍ−”
である。これらの結果かられかるように、従来方法では
Ｎチャネル多結晶シリコン薄膜トランジスタがデプンツ
ション方向に異１’６にシフトするのに対し、本発明の
結果は、ま、たくシフトしておらず本発明の効果は非常
に大きいものである。
例、ｔばアクディプマトリクス基板に本発明を用いると
ＯＦ Ｉ”電流が小さいので高コントラストなアクティ
ブマトリクス基板が実現できる。また、ＣＭ ＯＳ ＋
１η造である為、シフトレジスタ回路（Ｓ／１セ）と光
電変換素子を同一基板に作り込んだイメージセンサ−に
も応用することができ、前記イメージセンサ−の高速読
み増りや大型化、あるいはカラー化などに対して大きな
効畏がＩｔ／Ｊ待される。低）ｊ１費電力化にもなるの
でローコスト化にも役に立つ。また低電圧化も可能とな
るので、素子の信頼性向上にもつながる。
ＯＦ Ｉ”電流が小さいので高コントラストなアクティ
ブマトリクス基板が実現できる。また、ＣＭ ＯＳ ＋
１η造である為、シフトレジスタ回路（Ｓ／１セ）と光
電変換素子を同一基板に作り込んだイメージセンサ−に
も応用することができ、前記イメージセンサ−の高速読
み増りや大型化、あるいはカラー化などに対して大きな
効畏がＩｔ／Ｊ待される。低）ｊ１費電力化にもなるの
でローコスト化にも役に立つ。また低電圧化も可能とな
るので、素子の信頼性向上にもつながる。
以上述べたように、本発明によれば、立ち土がりが急し
ゅんでＶ Ｌ １１が小さくてＯＦ ＋”リーク電流が
小さくてさらにＮチャネルとＰチャネルのＶ【１１の絶
対値がほぼ一致したすぐれたＣＭＯ３型Ｏ３晶シリコン
薄膜トランジスタを実現することを可能にするので、イ
メージセンサ−などのデバイスの高速動作低消費電力化
及び高信頼化などの要求項目に対し非常に大きな効果を
もたらずものである。
ゅんでＶ Ｌ １１が小さくてＯＦ ＋”リーク電流が
小さくてさらにＮチャネルとＰチャネルのＶ【１１の絶
対値がほぼ一致したすぐれたＣＭＯ３型Ｏ３晶シリコン
薄膜トランジスタを実現することを可能にするので、イ
メージセンサ−などのデバイスの高速動作低消費電力化
及び高信頼化などの要求項目に対し非常に大きな効果を
もたらずものである。
第１図（ａ）から（Ｃ）は、本発明におけるＣＭＯ３Ｗ
多結品シリコｙＲＩＩ２）ランジスタの工程図である。 第２図は、Ｎチャネル多結晶シリコン薄膜トランジスタ
に対する本発明の効果を従来例と比較する為に示したト
ランジスタ特性図である。 １−２；多結晶シリコン １−３；ボロンビーム ■ −５； ゲ − ト ｒｉ 極 １−１１ ；水素ラジカル ２−１；従来例によるトランジスタカーブ２−２；本発
明実施例によるトランジスタカーブ 以 上 １−２． 多油？−シクコン ２−２． 峯１１’Ｍ ４覚１１Ｊ ２−１゜慌−を例 血β 〔Ｖｂｌｔ）
多結品シリコｙＲＩＩ２）ランジスタの工程図である。 第２図は、Ｎチャネル多結晶シリコン薄膜トランジスタ
に対する本発明の効果を従来例と比較する為に示したト
ランジスタ特性図である。 １−２；多結晶シリコン １−３；ボロンビーム ■ −５； ゲ − ト ｒｉ 極 １−１１ ；水素ラジカル ２−１；従来例によるトランジスタカーブ２−２；本発
明実施例によるトランジスタカーブ 以 上 １−２． 多油？−シクコン ２−２． 峯１１’Ｍ ４覚１１Ｊ ２−１゜慌−を例 血β 〔Ｖｂｌｔ）
Claims (1)
- 絶縁性透明基板上に、Ｎチャネル多結晶シリコン薄膜
トランジスタとＰチャネル多結晶シリコン薄膜トランジ
スタとを有するＣＭＯＳ型多結晶シリコン薄膜トランジ
スタにおいて、ゲート電極形成面に、ボロンをチャネル
ドーピングする工程とゲート電極形成後に水素プラズマ
処理工程あるいは水素イオン打込み工程あるいはプラズ
マ窒化膜形成工程とを有することを特徴とする薄膜トラ
ンジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62072368A JP2802618B2 (ja) | 1987-03-26 | 1987-03-26 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62072368A JP2802618B2 (ja) | 1987-03-26 | 1987-03-26 | 薄膜トランジスタの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8328110A Division JP2899959B2 (ja) | 1996-12-09 | 1996-12-09 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63237571A true JPS63237571A (ja) | 1988-10-04 |
| JP2802618B2 JP2802618B2 (ja) | 1998-09-24 |
Family
ID=13487300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62072368A Expired - Lifetime JP2802618B2 (ja) | 1987-03-26 | 1987-03-26 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2802618B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528056A (en) * | 1990-11-30 | 1996-06-18 | Sharp Kabushiki Kaisha | CMOS thin-film transistor having split gate structure |
| JP2006344985A (ja) * | 1996-07-11 | 2006-12-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2007227955A (ja) * | 1996-07-11 | 2007-09-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US7635861B2 (en) | 1996-07-11 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8603870B2 (en) | 1996-07-11 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53118375A (en) * | 1977-03-25 | 1978-10-16 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS55160457A (en) * | 1979-03-30 | 1980-12-13 | Toshiba Corp | Semiconductor device |
| JPS6058675A (ja) * | 1983-09-12 | 1985-04-04 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPS60164363A (ja) * | 1984-02-07 | 1985-08-27 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS61207073A (ja) * | 1985-03-12 | 1986-09-13 | Seiko Epson Corp | アクテイブマトリクス基板の製造方法 |
-
1987
- 1987-03-26 JP JP62072368A patent/JP2802618B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53118375A (en) * | 1977-03-25 | 1978-10-16 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS55160457A (en) * | 1979-03-30 | 1980-12-13 | Toshiba Corp | Semiconductor device |
| JPS6058675A (ja) * | 1983-09-12 | 1985-04-04 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPS60164363A (ja) * | 1984-02-07 | 1985-08-27 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS61207073A (ja) * | 1985-03-12 | 1986-09-13 | Seiko Epson Corp | アクテイブマトリクス基板の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528056A (en) * | 1990-11-30 | 1996-06-18 | Sharp Kabushiki Kaisha | CMOS thin-film transistor having split gate structure |
| US7479939B1 (en) | 1991-02-16 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP2006344985A (ja) * | 1996-07-11 | 2006-12-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2007227955A (ja) * | 1996-07-11 | 2007-09-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7635861B2 (en) | 1996-07-11 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8129232B2 (en) | 1996-07-11 | 2012-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8603870B2 (en) | 1996-07-11 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2802618B2 (ja) | 1998-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63102264A (ja) | 薄膜半導体装置 | |
| JPS63237571A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63261880A (ja) | 薄膜トランジスタの製造方法 | |
| JPS58218169A (ja) | 半導体集積回路装置 | |
| JPS61263274A (ja) | 半導体装置の製造方法 | |
| JPS63237570A (ja) | 薄膜トランジスタの製造方法 | |
| JP2899959B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0350771A (ja) | 半導体装置 | |
| JP3008929B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3183256B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3120372B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62118576A (ja) | 半導体装置の製造方法 | |
| JP2000340674A (ja) | Ｍｏｓコンデンサ及びｍｏｓコンデンサの製造方法 | |
| JPH0341479Y2 (ja) | ||
| JPS6122669A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0322476A (ja) | 半導体記憶装置 | |
| JPH065754B2 (ja) | 半導体装置 | |
| JPH04313238A (ja) | 半導体素子 | |
| JPH07135316A (ja) | 半導体装置 | |
| JPH08274313A (ja) | 半導体装置、およびその製造方法 | |
| JPH01310577A (ja) | 半導体不揮発性メモリ | |
| JPS62179760A (ja) | 光電変換装置の製造方法 | |
| JPH0214562A (ja) | 半導体記憶装置 | |
| JPS6269546A (ja) | 抵抗体の形成方法 | |
| KR960019611A (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |