JPS58123770A - 絶縁ゲイト型半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は基板上または基板上の導電層上に耐熱性を有し
光照射２に対して高い信頼性を有するフッ素が添加され
た珪素を主成分とする非単結晶半導体を用いたたて針ネ
、ル型の積層型の絶縁ゲイト型半導体装置（以下工ＧＦ
ＥＴという）およびその作製方法に関する。

本発明は基板上に複数の積層型の絶縁ゲイトディスプレ
イ半導体装置を設けることを目的としている。

本発明はかかる平面型の固体表示装置または平面型の固
体撮像装置を設ける場合、平行平面を構成する透光性基
板例えばガラス板内にかかる積層型の工ＧＦＥＴ　ｆた
はこれにさらに電極を設けてこの電極間に液晶を注入し
た液晶表示装置を作らんとするものである。

しかしかかる撮像装置または表示装置を作ろうとする場
合、横チャネル型の工ＧＦＫＴでは非単結晶半導体であ
るため、その移動度（特にホールの）が小さいため周波
数特性に限界があった。

このため本発明においては、このチャネル長ヲ横型ＩＧ
ＦＥＴ　（Ｄ　２ｏｉ１ｏｏμ（Ｄ　１／１０〜１／１
００　Ｋして０．５〜２μときわめてうずクシ、かつセ
ルファライン構造とするため積層構造を有せしめたこと
を特徴としている。さらにこのキャリアを単結晶半導体
の移動度の１／１０ｉ′〜１／ＩＣｆのホールを用いる
のではなく、１１５〜１１５０の電子を用いたＮチャネ
ル型ＩＧＦＩＴを用いることを特徴としている。加えて
非単結晶半導体においては、水素の再結合中心中和剤で
は耐熱性がなく、３００°Ｃ以上の加熱が不可能なため
、ち密な信頼性の高いゲイト絶縁物を作るのが不可能で
あった。

しかし本発明においては、この安定なゲイト絶縁物を作
るため、半導体中の再結合中心中和用の元素としてフッ
素を特定（３００〜６００”（：りの温度（高い温度）
にてゲイト絶縁物の作製を可能にしたことを他の特徴と
している。またフッ素添加においては、Ｎ型の導電型、
真性または実質的に真性の半導体のみが製造可能である
ことを基礎として、ＮチャネルエＧＩＩ’ＥＴを構成せ
しめたことを他の特徴としている。

さらにかかるフッ素が添加された非単結晶半導体におい
ては、フッ素が周期律表の■族（−１佃りになること、
を考える時、この半導体中に再結合中心中和用として存
在する量が０．１〜２０モルチもあり、その一部は原子
状態にある。この珪素等と５ｉ−１１’結合を有してい
ない−Ｆが逆にＰ型の半導体としての特性を有しにくク
シている。このため耐熱性を有しながらもＰチャネルエ
ＧＦＥＴとしては必ずしも適当ではない。

以上の点を考えると、耐熱性を有する、キャリアの移動
度が大きい、また伝導度制御が容易であることから、フ
ッ素が添加きれた非単結晶半導体であって電子をキャリ
アとしたＮチャネル型工ＧＮＥＴであってかつチャネル
長が０．５〜１μというマイクロチャネル構造を有する
本発明は、きわめてそれぞれが不可分に結合して初めて
でき上った工Ｇ’ＦＢＴである。

第１図は本発明の工Ｇ１１１’ＥＴを用いた回路図であ
る。第１図（Ａ）は２Ｘ２のマトリックス構成（４０）
としかつこのキャパシタをメモリの電荷捕獲用として用
い、ＩＴｒ／Ｃｅ１１のメモリシステムとしたシまた等
価回路としてキャノ（シタとして示される液晶表示ディ
スプレーとしたものである。

この場合の第１図において、マトリックス０１：０はひ
とつの工ＧＦ（１０）とひとつのＣ（３１）によシひと
つのディスプレーの絵素を構成させている。これを行（
５１）　（５４）とビット線に連結し、他方ゲイトを連
結して列（４１）、　Ｃ４ｘ５を設けたものである。

すると例えば（５ｘ）、　（４１）を１＃とじ、（５（
）αめを′０′） とすると０．１）番地のみを選択してオンとし、電気的
にＣ（Ｓｌ）として等測的に示される液晶表示を選択的
にオン状態にすることができる。

本発明は同一基板または上記ディスプレーとは独立に基
板上にデコーダ、ドライノく−を構成せしめるため、他
の工Ｇ１？’ＥＴ（５０）　（第１図（Ｂ）　）および
他のインバータ（６０）　（第１図（Ｃ））抵抗００）
（第１図（Ｄ））を同一基板または暴種基板上に同一製
造プロセスによシ設けることを目的としている。

第２図は本発明の積層型Ｉ　Ｇ、Ｆ’　ＥＴのたて断面
図およびその製造工程を示したものである。

図面において絶縁基板例えばガラ亘またはアルミナ基板
（１）を用い、該基板上に導電層（２）が選択的に設け
られた基板上にＮ型の導電型を有する第１の非単結晶半
導体（３）（以下単にＳｌという）第２の真性または実
質的に真性（不純物を工業上可能な範囲で除去した半導
体）の第１の半導体に比べ高比抵抗を有する非単結晶半
導体（４）（以下単に６２という）、第１の半導体と同
−導電型を有する第３の非単結晶半導体（５）（以下単
に８３という）を漸次プラズマ気相法によ多積層して設
けた。

この非単結晶半導体は被形成面上に四フッ化珪素のグロ
ーまたはアーク放電法を利用して室温〜５００’Ｏの温
度にて設けたもので、非晶質（アモルファス）また′：
：は５〜１００Ａの大きさの微結晶性を有する半非晶質
（セミアモルファス）構造の珪素半導体または５０〜５
００Ａの大きさを有するマイクロポリクリスタル（多結
晶）半導体よりなる非単結晶半導体を用いている。本発
明においてはセミアモルファス半導体（以下ＳＡＳとい
う）を中心として示す０こ（７）　ＳＡＳに関しては本
発明人の発明になる特許願例えば特願昭５５−１４３８
８５　（５５，１０，１５出願）（セミアモルファス半
導体）、特願昭５５−０２６３８８　（５５，３，３゜
出願）（セミアモルファス半導体）、特願昭５５−１２
２７８６　（５５，９，４出願）にその詳細な実施例が
示されている。

さらに第１図においてリソグラフィー技術により８３（
５）を選択的に除去し、さらにこの日３をマスクとして
日２（４）を除去した。このフォトエッチ〜グの終点を
みるため、（１は８．とは異なる半導体例えばＣ２が珪
素とフッ素よシなる半導体とした時、Ｓｌは５１ｘｃ、
−、（ｏ＜ｘ（１）でその主成分が示され、フッ素が添
加されたＮ型の半導体（ＰまたはＡ日がＰＨ，またはＡ
　ｓ　ＨｊをＥｌ　ｉ　Ｆ’、と同時に０．１〜２チ添
加して作られた半導体）を用いた。すると８３と概略同
一形状にＣ２を設け、Ｓｌをエツチングをしないように
することができた。もちろんＳｌをエツチングしてＣ３
、Ｃ２、Ｓｌをともに概略同一形状としたいわゆるセル
ファライン構造としてもよい。

かくしてプラズマエッチまたはケミカルエッチ法により
選択的にエツチングをした後、第２図（Ｂ）のＳ３α亀
Ｓ２α◆を得た。

またと（７）８３上ｔｌｃ　Ｍｏ、　Ｗを０．２〜０．
５ｐさらにその上に寄生容量を少くするためのＳ　ｉ　
Ｏｌを０．３〜１μとさせてＣ３の導電率を向上させる
ことはマトリックス化に有効であった。

また第２図において側面は基板（１）表面上に垂直に形
成してもよいが、台形状にテーパエッチをしてさらに積
層されるゲイト電極の段差部での段切を除去することは
効果的であった。

さらに第２図（Ｃ）に示される如く、リングラフイー技
術によ＃）Ｓ１α罎を任意の所定形状を形成した０ 第２図（Ｂ）、（Ｃ）に示される如く、この後とのｓＪ
ｌ。

８２（１４８３（１→の側面を含むいわゆる表面全体に
絶縁膜（６）を形成した。この絶縁膜は１３．５６Ｍ）
Ｉｚ−２，４５ＧＨｚの周波数の電磁エネルギによシ活
性化して酸素または酸素と塩素との混合気体雰囲気に１
００〜５００°Ｃ浸してプラズマ酸化して形成した０ま
だＰＣＶＤ法により例えばシランとアンモニアとを反応
させた窒化珪素膜を１゜０〜ｔ５ｏｏｈ形成してもよい
。またプラズマ酸化した膜の上面のみをさらに窒化した
酸化珪素、窒化珪素の多層膜として電気的安定性を助長
させることはＢ−Ｔ特性に対し有効であった。またこの
２層膜の上側の絶縁膜をＬＰＯＶＤ法またはＰＯＶＤ法
によシ窒化珪素またはリンガラスを形成させた多層構造
としてもよい。すると８２α→の側周辺にはゲイト絶縁
物ＱＯとしてこの絶縁物（６）が１００〜１５００Ａの
厚さに形成され、加えて５１（４″、ｉ３α埠および導
電層（２）の表面はアイソレイション用被膜として形成
させることができた。

さらに第２図（Ｄ）に示される如く、ゲイト電極を構成
する金属または半導体層を再度積層し、第３のリソグラ
フィー技術によりゲイト電極（り）を作製した。さらに
Ｐ工Ｑ等の層間絶縁物（イ）を０．５〜２μコーテイン
グし熱処理をして形成した。

またさらに第４のリソグラフィー技術にょシこの膜四を
選択的にエツチングして８３（ソースまたはドレイン）
の穴（７）を設け、コンタクト（ハ）をその上側の配線
（ハ）を形成させることにょシ成就した。ゲイト電極α
力に印加される電圧にょシチャネル形成領域（９チ（ｄ
）が８２α→の側表面上にたて方向にチャネルを形成し
て形成される。さらに８１（１４Ｓ５α０よシミ極大（
′７）を介して他部の工ＧＦＥＴ。

キャパシタ、抵抗へ基板表面または絶縁物（６）上に第
１図の回路に従って密接して配線させた。

第２図中）のたて断面図のＡ−１を横方向よりみると、
第２図（Ｆりと１て示すことができる。番号はそれぞれ
対応させている。

本発明の半導体は主としてＡｓ　（アモルファス半導体
）またはＦ３ＡＢを用い、その中の不対結合手の中和用
に耐熱性を有するフッ素を用いており、かつ基板と半導
体、電極リードが異種材料であり、それらの熱膨張によ
るストレスを少くするためすべての処理を３００〜６０
０’Ｏ以下好ましくは３００〜５００°Ｃ以下ですると
よかった。またゲイト電極α力を５１ｅｓｓ（ハ）と同
一導電型の半導体およびそれにＭｏ等の耐熱性金属を二
重構造とした多層配線構造でもよい。

かくしてソースまたはドレインを８１α埠、チャネル形
成領域（９）を有する真性または実質的に真性の半導体
Ｓ　２（ｎ　、ドレインまたはソースをＳ−ｍにより形
成せしめ、チャネル形成領域側面にはゲイト絶縁物αＱ
１その外側面にゲイト電極α力を設けた積層型のＮチャ
ネルエＧＦＩ！：Ｔ（１０）を作ることができた〇 この発明においてチャネル長はＳ２α→の厚さで決めら
れ、ここでは０．０５〜３μとした。それはＳＡＳの移
動度が単結晶とは異なシ、その１１５〜１／１００シか
ないため、チャネル長を短くした工ＧＩＩ！ＥＴとして
の特性を助長させたことにある。

ＳＡＳは電子のバルク移動度が１００〜５００　ｃｍＶ
／Ｓと１／３〜１／１０であるのに対し、ポールのそれ
は５〜１ｏｏｃ五いと１１５ご１／１ｏｏである。しか
しそれにアモルファス珪素が電子０．１〜１０　ｃｍｖ
／ｓ　、ポールはＯ，Ｏ１ｃ艷Ｖ／Ｓ以下に比べて１０
〜１０’倍も短いことを考えると、本発明の半導体装置
特ＫＳ２にマイクロクリスタル構造を有するＳＡＳを用
いたことはきわめて重要なことである。またｓｌま′た
はＳ３のＮ型をマイクロクリスタル化することによシ、
その伝導度が１０’−１０（ａ　ｃ　ｍ）とＡｓ（７）
１０’〜１０２倍にもなるため、同時に周波数特性の向
上のためきわめて重要であった６ さらに本発明の工ＧＦＥＴにおいて、電子移動度がホー
ルに比べて単結晶の３倍よりも太き（５０〜１００倍も
あるためＮチャネル型とするのがきわめて好ましかった
。

この工ＧＦＫＴをエンヘンスメント型として用いる場合
Ｓ２には不純物を表面部に添加しない真切半導体はＮ型
であるためこれを１型として用いてもよい。

第３図は他の本発明の工ＧＦＩＩ！Ｔのたて断面図およ
よその製造工程を示したものである。

第３図はＳｌの半導体を下側の導電性リードとして用い
た場合の実施例であるが、この第３図（Ａ）において基
板（１）上にＮ型の非単結晶半導体であるＳＡＳの珪素
膜を５１（２）として形成させた。さらにフォトリソグ
ラフィー技術により選択エラ・、１チングを行い、基板
（１）の一部αカを露呈させた。

次にこのＳＡＳを結晶化してマイクロクリスタル構造と
するため、光（レーザ）アニール、熱アニールまたはこ
れらを併用してこのＳＡＳを単結晶または多結晶構造に
変成させた。加熱温度は基板材料での熱ストレスを防ぐ
ため’７００’Ｏ以下にさせた。

この８１（２）は基本的にはＥｌ２．８３とエツチング
レートが変わればよい０このためＳｌはＡまたは八〇が
０．１〜２モルチ添加されたＮ型導電型用の不純物に加
えて炭素または窒素が添加されて５ｉＸＯ＋−イ（０≦
Ｘ’　１）　＊　Ｓ　’ＩＮｏ（１（１＜　４）の化学
量論を有するＮ型の８２に比べて広いエネルギバンド巾
（ｌｉ：ｇ）を有する半導体であってもよい。この日１
を８２に比べて広いＥｔｇとすることが、下側からの光
照射を用いたイメージセンサｍ１ＧＦＩ！：Ｔの時きわ
めて重要である。

第３図０３）に示す如く、この後この上面ＫＳ２（４）
を真性、Ｓｌで同一導電型にＥｌ　３（５）をＮ型に積
層して同一反応炉によ多形成せしめた。

さらに第３図（Ｃ）に示す如く、この日２（４χＳ　３
（５）に対しＳ　１（３）を所定の形状にエツチングし
、ソースまたはドレインα→を形成した後、さらにこの
α→をマスクとしてＳ　２（４）を概略同一形状に選択
的に他部を除去して形成し、真性の半導体８２α竜ツー
。えは、・ツィ：ｙ＋６働く、。工、１８３０時を８１
（２）上に設けた。工ＧＦＥＴとしてゲイト電極に電圧
を加えた場合、Ｓ２α→の空乏層の広がりが８２（１４
の厚さほどある大きなゲイト電圧を加える場合、Ｓ２α
→をＳ３（ト）と概略同一形状にする必要はない。この
場合はチャネル形成領域（９）は基板上面と平行な平面
状になる。すなわち本発明の積層型工（）ＩＩ’ＢＴに
おいてチャネルは８２α→の側周辺または上表面とする
ことも設計上の仕様によシ選ぶことができる。

′　この後このＳｌ、Ｓ２、Ｓ３上表面を５００°Ｏ以
下で、１ プラズマ酸化して絶縁膜（６）を２００〜２０００Ａの
厚さに設けた。この時日２α→の側周辺はゲイト絶縁、
５膜ａＱとして設けられ、他部はアイソレイション膜と
して設けた０ 次にこれらの全上表面に半導体または導体の膜を設けた
０この膜を第３のリソグラフィー技術により選択的に除
去して側周辺のチャネル形成領域（９）、（９）の上の
ゲイト絶縁物α→、αＱ上のゲイト電極α乃およびその
リードを構成した。

このようにしてソースまたはドレインを８１（６）ｋよ
りチャネル形成領域（９）、（９）を８２α◆により、
ドレインまたはソースを８３ｃＩ′！ｊによ多構成せし
めた。

ゲイトはゲイト絶縁物αＱαＱとゲイト電極Ｑｆ）より
なっている。このようにしてゲイト電極を１、ソースま
たはドレインを１１とすると、チャネル形成領域を電流
が流れオン状態を、またそれぞれが一方または双方が０
゛ならばオフ状態を作ることができた。

′イはＮチャネル型工ＧＦＥＴでは正の０．５〜ＩＯＶ
の電流を、＃０″はＯｖマたはスレッシュホルド電圧以
下の電流を意味する・　　　　　　　　　　　１゜ゲル
マニュームまたは５ｉｘＧも、（Ｏｚｘｃｌ）を主成分
゛とする工ＧＦＩ！！ＴはそのＥｇが変えられるもので
、本発明の他の実施形態とすることもできる。これらの
工ＧｐｍＴの論理系は第１図に、第２図、第３図を適用
しても同様に可能である。

また第１図の抵抗（７０）は第２図（Ｄ）　（Ｅ）およ
び第３図（Ｄ）においてゲイトに加える電圧に無関係に
８２のバルク成分の抵抗率およびその厚さ、面積で設計
上決めることができる。すなわちゲイト電極を設けない
状態で８１．８２．８３を積層すればよい。またこの抵
抗値はＳ２の抵抗率とその厚さ、基板上にしめる面積で
設計仕様に従って決めればよい。

第１図のインバータ（６０）においてドライバー（６１
）は第２図、第３図ＣＤ）とし、さらにそのロード（６
４）は５Ｊ４ｓ３（ロ）の一方とゲイト電極αηとの連
結させるエンヘンスメント型またはディプレッション型
の工ＧＦ’ｌ！：Ｔとした。

さらにこのインバータ（６０）の出力は（６２）よシな
シ、この基板上に離間して２つの工ＧＦＫＴを積層して
複合化すればよく、入力部はゲイト電極αηに対応して
設ければよい。

第４図は第１図（Ａ）の等価回路に対応した他の本発明
のたて断面図を示したものである。すなわち基板（１）
上に導電層（２）を横方向に第１図（５１）に対応して
設け、その上Ｋ　ｓｌｇ　８２（１４，８３α転寄生容
量低減用絶縁膜α樟およびゲイト部がゲイト絶縁物α→
、ゲイト電極α’／ＩＫよりなっている工（）Ｆ’ＫＴ
００）と８３α時に電気系に連結した他部は液晶表示の
一方の電極（３ツを構成させている。すなわち工ｏｖＥ
Ｔ（ｃｏ）はそれのドレイン（８３αΦに連結した液晶
よシなるキャパシタ（３１）の一方の電極を介し液晶（
３１）をへて接地されている。このたて断面図は第１図
（Ａ）の各番号に対応している。

本発明におけるＳ３（ハ）に電気的に接続されている他
の電極（３２）は電極穴（７）を介して設けられている
。これら工ｅＦｚＴ（１ｏ）上にポリイミドまたはＰ工
Ｑ等の眉間絶縁物（社）を１〜３μの厚さにコーチ゛イ
ングした後２００〜３５０′″ＣＫ加熱して固化して設
け、それの上にキャパシタ用の電極を選択的にリソグラ
フィー技術によシ設ければよい。

ゲイト電極α力が図面に垂直方向に第１図（Ａ）の０１
）に対応して設けられ、それが（イ）にて５３（１→と
ショートしないようにした。

また８３α→は図面′□に垂直方向に延在して連続して
いるが、本発明の非単結晶半導体にあっては抵抗（第１
図では抵抗（４２）で示される）を十分大きく、それぞ
れの工ＧＦＫＴのドレイン間をショートさせることがな
い。そのためこのディスプレー作ＭＫ特定のリソグラフ
ィーを必要としないため、製造工程がきわめて簡単にな
るという特徴を有する。結果として電流は導電層（２）
を横方向に流れＩＧＦＥＴ（１０）を垂直方向に流れ、
電極（３２）訃て液晶０６）Ｋ印加され、接地に至る。

電極０２）はひとつの絵素の大きさを決定する。

カリキュレータ等においては０．１〜５ｍｍ、または矩
形を有している。しかし第１図の如き走査型の方式にお
いて１〜５０μをマトリックス状として５００Ｘ５００
とした。液晶表示部（３１）はこの基板上に半導体装置
電極を設けた一方の電極と他方を工ＴＯ１酸化スズ等の
透明電極（３′７）を有する２つの電極の上面Ｋ　Ｓｉ
Ｏ等を斜蒸着をして配向処理を施した。さらにこの電極
間ＫＯ０１〜２ｍｍの間げきを有せしめてガラス板（３
８）を対応させた。その間げきに液晶例えばコレステレ
ツク型またはネマチック型の液晶（３６）を注入充填し
て設けた。

またこのディスプレーをカラー表示してもよい。さらに
例えばこれらの絵素が三重に重ね合わされて作られても
よい。そして赤緑黄の３つの要素を交互に配列せしめれ
ばよい。

第４図は以上の如（工ＧＦ］ｎＴ”＄積キャパシタ（３
０）と液晶キャパシタ（３１）で等価回路にて示される
液晶とを並列に連結して設けたものである。

第４図で明らかな如く、本発明は基板（１）上に複数の
工ＧＦＩＴおよびキャパシタ、抵抗または同時にサンド
ウィッチ構造として液晶表示を有する平面パネルをデコ
ーダ、ドライバ等の周辺回路を含んでその実用上の信頼
性を有する高速応答性を有する工ＧＦＥＴを提供するこ
とを特徴としている。

さらに図面より明らかな如く、上方よりの光照射に対し
て工ＧＦＩ！！Ｔ（’１０）に光が照射して０状態の時
リークしてしまうことを防止するにはこれを上方よシお
おい絵素の一方の電極（３２）を設ければよい。

加えて従来と異なり、絶縁基板上に完全に他の絵素とア
イソレイトして工ＧＦＥＴを積層型に設けていることは
きわめて大きな特徴であり、特にこの全行程を６００°
Ｃ以下特に２００〜５００’Ｏの温度で作ることが可能
であることは、このパネルが大面積としても熱歪の影響
を受けにくいという大きな特徴を有している。

加えて本発明の半導体は耐熱性を有する非単結晶構造を
有する半導体を中心としておシ、特にアモルファス（Ａ
ｓ）またはＳＡＳというアモルファスと単結晶との中間
構造であって、かつ６００°Ｃまでの熱エネルギに対し
て安定なことは本発明の工ＧＦＥＴのゲイト絶縁膜を安
定に作る場合きわめて重要な特徴である。

特にこのＳＡＳは１０〜１００Ａの大きなマイクロクリ
スタル構造の格子歪を有する非単結晶半導体であり、そ
の製造には５００ＫＨｚ〜３ＧＨｚの誘導工１［ ネルギを使っても温度が５００’Ｏまで安定であシ加え
てこのＳＡＳは電子の拡散長がアモルファス珪素の１０
０〜１０’倍も大きいという物性的特性えてここを電流
がたて方向に流れるためチャネル長が０．１〜１μのマ
イクロチャネル型工ＧＦＥＴをセルファライン方式であ
るため、高精度のフォトリソグラフィー技術を用いずに
作ることがＩｓ閏（植４Ｔ林Ｖの できる。このため周波数ｃｐ−（−ミー一′アモルファ
ス半導体のＩＧＦＥＴに比べ１０Ｊ〜１Ｏ倍も大きい３
Ｘ１０ＭＨｚもの実周波応答が可能であるというきわめ
て大きな特徴を有する。

さらに本発明において工ＧＦＦｉＴとしての特性はＳＡ
Ｓの特性にかんがみ、そのスレッシュホールド電圧（Ｖ
ｌρは例えばドープをイオン注入法で行うのではなく、
Ｓ２に添加する不純物の添加量と加える高周波パワーに
よシ制御する点も特徴である。そのため耐圧２ｏ〜１ｑ
ｏｖ、　ｖ、、　ニーｔ〜４ｖを±０．２Ｖの範囲で制
御できた。さらに周波数特性がチャネル長が０．１〜１
μのマイクロチャネルのためこれまでの単結晶型の絶縁
ゲイト型半導体装置の１１５〜１１５０を非単結晶半導
体を用いたにもかかわらず得ることができた。

またＳｌに例えば炭素を１０〜３０モルチ添加すると、
第３図に示した構造においては同様に逆方向にリークが
少なく、無添加の場合に比べて１／１０〜１／ｌ　Ｏ’
倍もリー〉が少なかった。このリークが少ないことが第
１図のマトリックス構造を実施する時きわめて有効であ
ることは当然である。

さらにこの逆方向リークはこの積層型の８１、Ｓ２、Ｓ
３をともにアモルファス珪素の半導体のみで作った場合
、逆方向バイヤスをＩＯＶ加えると１ｍＡ以上あったが
、これをＳＡＳ特にマイクロポリクリスタル性を有する
半導体とすると、ｏ、０５〜５．０μＡＫまで下がった
。それは８１−１８３のＮ型の半導体におけるＮ型不純
物であるＰ、Ａｓまたはｓｂの不純物が置換型に配位し
、そのイオン化率が単結晶と同じ＜　４Ｎ以上となった
ことおよびその活性化エネルギもアモルファスの場合の
０．２〜０．３ｅＶよシ０．００５〜Ｏ，０Ｏ１ｅＶと
小さくなったことにある。

このため一度配位した不純物が積層中にアウトディフュ
ージョンせず、結果として接合がきれいにできたことに
よる。

すなわち本発明は積層型の工ＧＦＥＴであることそこに
非単結晶半導体を用いたこと、特Ｋ　ＳＡＳを用いたこ
と、さらにＳｌと８２の間の接合を明確にするためＳＩ
Ｋ炭素を同時に添加し、ｓ２に比べて広いエネルギバン
ド巾として逆耐圧を上げたことを特徴としている。

さらにかかるセルファライン型の積層型の工ＧＦＥＴの
ため、また電気配線の半導体の上方と下方にＸ、Ｙ方向
に２層配線が可能なこと、従来のように高精度のリソグ
ラフィー技術を用いることなく、基板特に絶縁基板上に
複数個の工ＧＦＫＴ　、抵抗、キャパシタを作ることが
可能になった。そして液晶表示ディスプレーにまで発展
させることが可能になった。

本発明における半導体は珪素、絶縁体は酸化珪素または
窒化珪素またその積層構造を用いた。

しかし非単結晶半導体としてゲルマニューム、ＧｅｘＳ
ｉ、、　（０＜Ｘ＜　１）、■ｎＰＸＢＰ、　ＧａＡｓ
等を用いてもよい。また非単結晶半導体はＡｓまたはＳ
ｉ２ではなくその結晶粒径の大きな多結晶半導体であっ
てもよいことはいうまでもない。

【図面の簡単な説明】

第１図は本発明による絶縁ゲイト型半導体装置、インバ
ータ、抵抗さらにキャパシタト絶縁ゲイト型半導体装置
の直列接続構造のキャパシタとを２Ｘ２マトリツクス構
造として有するディスプレイまたはメモリセルの等価回
路を示す。 第２図、第３図は本発明の積層型絶縁ゲイト型半導体装
置およびその製造工程を示すたて断面図である。　　　
　　　　、、、。 第４図は本発明の積層型絶縁ゲイト型半導体装置とキャ
パシタまたは液晶とを一体化した平面ディスプレーを示
す複合半導体のたて断面図である。 （Ｂ）　　　　　（０）　　　　　　（Ｄ）募１ｘ □１ ／シー１

Claims (1)

1. 【特許請求の範囲】 １、基板上または基板上の導電層上に設けられたフッ素
   が添加された珪素を主成分とするＮ型の導電層を有する
   第１の非単結晶半導体と、該半導体上にフッ素が添加さ
   れた珪素を主成分とする真性または実質的に真半導体と
   を積層して有し前記対をなす同一導電型の第１および第
   ３の半導体をしてソースおよびドレインを構成せしめ、
   前記第２の半導体上にゲイト絶縁膜と該ゲイト絶縁膜上
   にゲイト電極を構成せしめたことを特徴とする絶縁ゲイ
   ト型半導体装置。 ２、特許請求の範囲第１項において、第１または第３の
   半導体はち５〜１００Ａの大きさの微結晶性を有すると
   ともに、その電気伝導度はｌＸ１０〜９ｘ１ｏ（ａｃｍ
   ）を有する半導体が用いられたことを特徴とする絶縁ゲ
   イト型半導体装置。 ３、特許請求の範囲第１項において、第１の半導体は炭
   素が添加された第２の半導体に比べて広いエネルギバン
   ド巾を有せしめたことを特徴とする絶縁ゲイト型半導体
   装置。 ４、特許請求の範囲第１項において、第２および第３の
   半導体は概略同一形状を有することを特徴とする絶縁ゲ
   イト型半導体装置。 ５、基板上または基板上の第１の導電層上にフッ素が添
   加されたＮ型の導電型を有する第１の非単結晶半導体を
   形成する工程と、該半導体上に真性または実質的に真性
   の導電型を有するフッ素が添加された第２の非単結晶半
   導体を形成する工程と、該半導体上に前記第１′＝！た
   け第２の半導体と同−主成分材料のＮ型の第３の半導体
   を形成する工程と、前記第３の半導体と第２の半導体と
   を概略同一形状に形成する工程、と、前記第２の半導体
   上にゲイト絶縁膜を形成しさらに該ゲイト絶縁膜１＝鼻
   ｉ；≧ゲイト電極を形成する工程とを有することを特徴
   とする絶縁ゲイト型半導体装置作製方法。 ６、特許請求の範囲第５項において、ゲイト絶縁膜は２
   ００〜６００’Ｏの温度で形成された酸化珪素、窒化珪
   素、炭化珪素またはその積層構造を有せしめたことを特
   徴とする絶縁ゲイト型半導体装置作製方法。