JPS62216272A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62216272A
JPS62216272A JP3756787A JP3756787A JPS62216272A JP S62216272 A JPS62216272 A JP S62216272A JP 3756787 A JP3756787 A JP 3756787A JP 3756787 A JP3756787 A JP 3756787A JP S62216272 A JPS62216272 A JP S62216272A
Authority
JP
Japan
Prior art keywords
semiconductor
hydrogen
semiconductor device
concentration
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3756787A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP3756787A priority Critical patent/JPS62216272A/ja
Publication of JPS62216272A publication Critical patent/JPS62216272A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔本発明の関連分野及び目的〕 本発明は、非単結晶半導体を半導体装置の少なくとも一
部に有する半導体装置の作製方法に関する。
本発明は、絶縁ゲイト型電界効果トランジスタ(以下、
MIS−PETという)のゲイト絶縁物上のチャネル領
域の少なくとも一部が、アモルファスまたは多結晶のい
わゆる非単結晶半導体より成り、かつこの半導体中には
水素気体または塩素のようなハロゲン元素を0.1モル
パーセント以上混入せしめることに関する。そしてこの
非単結晶領域で不対結合手等による再結合中心を中和か
つ消滅せしめることを目的としている。
その結果、電子またはホールの移動度をこれまで知られ
ている単結晶の場合に等しくまたは概略等しくさせるこ
とを目的としている。
本発明は、PまたはN型の導電型を有し、かつその不純
物濃度が2 XIO”cm−’以下、特に例えば10′
′〜10”cm−’における非単結晶半導体に対し、そ
の半導体の形成と同時または形成後、特に半導体装置を
完成してしまった後、水素(重水素を含む)ガスまたは
塩素のようなハロゲン元素を10””mmHg以上の圧
力にした雰囲気中に保存し、かかる雰囲気ガスを高周波
エネルギまたはマイクロ波エネルギにより活性化させて
半導体装置中に添加させた半導体装置に関する。
〔従来技術及び問題点〕
従来、半導体装置は単結晶の半導体基板に対し旧5−F
ETまたはバイポーラ型のトランジスタ、さらにまたは
それらをキャパシタ、抵抗、ダイオード等を同一基板に
複合化して集積化した装置を製造するにとどまっていた
このためアクティブエレメントであるMIS−FETま
たはトランジスタは必ず単結晶基板に設けられていた。
特にMIS−FETにおいては、ゲイト以下のチャネル
領域、またバイポーラ、トランジスタにおいてはベース
、コレクタはキャリアのライフタイムが微妙に影響を与
えるため、その領域はキャリアである電子またはホール
に対する再結合中心が十分小さい濃度の単結晶半導体が
用いられていた。さらにPN接合においても逆方向耐圧
においてソフト・ブレイクダウンまたはリーク増大は格
子欠陥その他の格子不整、不対結合手による再結合中心
がそれらの悪化の主因であった。
一般に半導体装置を形成するにあたっては、種々の温度
における熱処理を必要とする。例えばシリコン半導体に
おいては900〜1200°Cでの不純物の熱拡散、4
00〜550℃におけるアルミニュームのコンタクトの
アロイ、350〜900℃における酸化珪素、窒化珪素
、シリコンの気相法(減圧CVD)による被膜作製であ
る。本発明はこれらすべてまたは大部分の熱処理工程を
経た装置として完成または大部分が完成した半導体装置
に対し、水素気体、塩素のようなハロゲン元素を化学的
に活性または原子状態で添加することを特徴とする。本
発明ではかかる添加作用を総称して誘導キュリング(i
ndution curing)ともいう。特に水素(
重水素を含む)を高周波エネルギまたはマイクロ波エネ
ルギにより誘導励起し化学的活性状態にし、その雰囲気
特に10− ”mmHg以上の圧力の雰囲気中に半導体
装置を5分〜2時間さらすことにより、この活性状態の
元素が半導体特に非単結晶半導体中の不対結合手と結合
し、さらにまたは不対結合手同志を互いに共有結合せし
め電気的に中和することを特徴としている。
〔実施例〕
以下にその実施例に従って本発明を説明する。
第1図は旧S型電界効果半導体の縦断面図である。
この発明は、シリコン半導体基板(1)上に200人〜
2μmの厚さの酸化珪素または窒化珪素の薄膜を形成し
、これに半導体基板表面より150〜300KeVのイ
オン注入法により酸素または窒素を打ち込むことにより
成就した。これを真空状態または水素雰囲気にて900
〜1100℃で10〜30分アニールを行った。さらに
その上面に減圧気相法によりシリコン膜を形成した。こ
れはシラン(SiH2)、ジクロールシラン(Si)I
zClg)、その他の珪化物を反応性気体として0.1
〜10torr(mmHg)の圧力状態にした上、50
0〜900℃の温度で行ういわゆる減圧気相法によった
。発熱は1〜IOM)IzO高周波を用いる誘導加熱法
を用いた。しかし抵抗加熱でもよい。
この減圧気相法による半導体膜の形成は特公昭51−1
389に基づいた。もちろん室温〜500℃の温度でグ
ロー放電法またはスパッタ法を利用してもよい。
こうしてこの上面に0.1〜2μmの厚さのシリコン半
導体膜を形成した。この膜面ば絶縁層(2)が純粋のS
iO□またはSi3N4にあっては多結晶であったが、
この酸素または窒素の量が10IB〜10”cm−3で
ある場合には非単結晶を一部に含むエピタキシアル構造
であった。
本発明はかかる再結合中心の密度の多い半導体膜の再結
合中心を誘導電気エネルギにより除去することを目的と
している。
フィールド絶縁物(3)を1〜2μmの厚さに、本発明
人の発明による特許(特公昭52−20312.特公昭
5O−37500)に基づき実施した。この後、ゲイト
絶縁膜(12)を100〜1000人の厚さに作り、ま
た必要に応じてシリコン半導体のコンタクト(7)を形
成し、その上にセルファライン方式によりゲイト電極(
11)を、減圧CVD法により半導体膜を作った。加え
てSiO□膜のオーバーコート(10)を0.5〜2μ
mの厚さに形成した。この時この上面を平坦面とするた
めSi0g膜のかわりにPI口等を用いてもよい。アル
ミニュームの電極の穴あけ(8)、さらにアルミニュー
ムの電極、リード(8)を形成した。
ソース(5)、ドレイン(6)はチャネル形成領域(4
)がP型であっては1011”10”cm−’のN9型
の不純物例えばリン、砒素により形成した。ゲイト電極
をモリブデン、タングステン等の金属で行ってもよい。
また10110l9’以上の濃度にリン等を混入して、
低抵抗の半導体リードとしてもよい。この不純物が10
”cm−3以上、特に10”cm−’と多量に混入して
いる場合は、本発明の電気エネルギによる中和の効果は
みられなかった。他方、チャネル領域は不純物濃度が1
0′4〜10”cm−’の低濃度であり、極めて敏感で
ある。
電子またはホールのキャリアは単結晶では一般に構造敏
感性をもつことが知られていた。しかし本発明はかかる
構造敏感性が結晶構造に起因するのではなく、その中に
存在する再結合中心の反応に起因するものであることを
発見した。本発明はその結果、この敏感性を与える再結
合中心を中和消滅させようとしたものである。このため
、本発明においては、ここに水素を0.1モルパーセン
ト特に5〜20モルパーセント添加した。その結果、第
1図(八)の構造が出来上がった後、水素の添加により
キャリアのライフタイムが103〜105倍になった。
C−VダイオードによってもQss ”q 10” C
m−2のオーダのほぼ理論通りのC−■特性を示してい
た。水素ガス、塩素のようなハロゲン元素の化学的励起
は以下の方法に従った。即ち横型の直径5〜20cm特
に15cm(長さ2m)の石英管に対しその外側に高周
波誘導炉をリング状に水冷を可能にした鋼管をスパイラ
ル状に巻くことにより実施した。
周波数は1〜20MHzとした。さらにこの外側に抵抗
加熱炉をこの誘導炉の電磁波に対し直角になるように発
熱体を配置して行った。高周波炉は30〜100KHの
ものを用いた。この反応管の中に第1図(A)の半導体
装置を形成した基板例えばシリコン基板(直径10cm
)を5〜50枚ボートに林立させる形で装填した。更に
これを10− ’n+mHgの圧力にまで減圧した。そ
の後水素を導入し、常圧付近にまでもどした。さらに今
一度10−2〜10−’mmHgにまで真空にし、その
後10−1〜10n+n+I(gとした。反応系はたえ
ず一方より水素ガスを導入し、他方よりロータリーポン
プ等により真空引きを連続的に行った。
添加は抵抗加熱炉により基板を300〜500℃に加熱
し、その後誘導炉を電圧励起させた。電流励起をさせる
場合は、基板での金属壁または金属質の部分のみが局部
的に加熱されてしまい、好ましくなかった。このため、
反応炉気体の活性化は電圧励起とした。さらに温度が3
00℃以上であると水素原子は自由にこの固体中に侵入
型原子(インターステイシアル アトム)のため動きま
わることができる。このため十分な平衡状態の濃度にま
でこれらの原子を半導体中に添加できた。
この後、この温度を室温にまで下げた。この間も反応炉
気体の励起を続けていた。即ち、加熱十励起を5〜60
分特に30分続け、その後、室温での励起を5〜60分
特に15分行った。加熱温度はアルミニューム等の比較
的低い温度で合金化または溶融する材料がある場合は、
500℃が上限であったが、それ以外の場合はそれ以上
の温度(600〜1000℃)であってもよい。しかし
ひとつの大切なことは、水素は300〜500℃の温度
で半導体中の原子との結合をはずれH7として外に遊離
されやすい。
このため、高温における誘導キューリングを行う場合の
温度を室温にまで下げても誘導キューリングのだめの電
気エネルギを加え続ける必要がある。
更に反応容器内の圧力はグロー放電その他の高周波誘導
励起または誘導キューリングが可能な範囲で高い方が好
ましい。
そのため、本発明の効果は10−6〜10−’mmf1
gでもその効果が観察されたが、添加量を0.1モルパ
ーセントまたはそれ以上とするため0.01mmHg以
上特に0.1〜100mmHgとした。もちろん室温で
の高周波誘導を行ってもよい。0.001mmHg以下
においては、単結晶中に存在する低い密度の再結合中心
を中和する効果があった。しかしその場合実験的には約
1時間以上のキューリングを必要とした。
この周波数はマイクロ波であってもよい。特に周波数が
50〜100100Oであった場合は反応管内の圧力が
常圧であっても、その効果は著しくあり、好ましかった
。その場合、反応管は導波管とすると好ましい。TEM
モードを作る時、導波管の大きさは必然的に決められて
しまうため、電子レンジのようにマイクロ波をキューリ
ング用オーブン内に輻射して実施すると好ましい。誘導
キューリングを行っている際、反応管の圧力を昇圧また
は降圧してもよい。高温では外気と半導体中の気相−固
相での平衡状態が大きく、半導体中に多量に添加材を添
加できる。このため高温にした状態で誘導キューリング
をしつつ急冷することは徐冷に比べて効果が大きかった
。例えば900℃より室温に急冷すると、徐冷に比べて
3〜10倍の濃度に添加できた。反応性気体は水素のみ
またはヘリウムを若干添加したものでもよい。しかし水
素は不対結合手と結合するがヘリウムは中途半端な不対
結合手を叩いて互いの結合を促進するため、実際には最
初ヘリウムで励起し、その後水素で行うのが好ましい。
即ち、I(eでのキューリングを5〜15分、0.1〜
100 mmHg特に10mmHgで行い、その後、5
〜15分、0.01〜10mmHg特に0. lmmH
gで水素中でのキューリングを行った。また、実用的に
は水素100χまたは水素中に5〜30%ヘリウムまた
はネオンを混入させて励起ガスとした。
本発明方法を第1図のような半導体装置に実施したが、
かかる励起ガスの添加量の検定は半導体にかかる気体を
混入しその基板を真空中で加熱し、かかる気体を放出さ
せてその量を定量化するいわゆるガスクロマトクまたは
オージェの分光法により定量化した。その場合励起ガス
は0.1モルパーセント特に1〜20モルパーセント添
加されていることが判明した。もちろん20モルパーセ
ント以上を加えることはさらに好ましい。しかし一般に
は飽和傾向が見られた。
本発明方法は非単結晶のみではなく、単結晶の半導体に
対しても同様に適用できることはいうまでもない。しか
し特に非単結晶半導体の方がその効果は顕著であった。
以下の本発明の実施例においてもこれまで記載したと同
様の方法によって誘導キューリングを行った。
第り図(B)はSO3(シリコン−オン−サファイア)
の実施例である。アルミナ、サファイア、スピネル等の
基板(1)上の半導体を0.02〜2μmの厚さにエピ
タキシアル成長せしめ、さらにソース(5)、ドレイン
(6)、埋置したフィールド絶縁物(3)、半導体ダイ
レクトコンタクト(7)、セルファラインゲイト電極(
31)、ゲイト絶縁膜(12)、CVD Sto□膜(
10)の実施例である。この場合、基板のアルミナ成分
と半導体とが(9)の部分で接合し、非単結晶状態を呈
してしまう。このため、ソース、ドレインの形成が異常
拡散を起こしてしまった。このため、この半導体膜はそ
の厚さを0.01〜0.3μmの厚さに作ることがたと
えできても、実用上は役立たなかった。しかし本発明の
ように0.01〜0.5μmの厚さであっても、これら
の半導体デバイスを完成またはほとんど完成させた後励
起処理を行うならば、この不完全層(9)はその再結合
中心が1/100〜1/10000とその密度が減少し
、これまで知られている単結晶と同様に取り扱うことが
できるようになった。この励起処理は半導体基板とゲイ
ト絶縁膜との間に存在する界面準位またはゲイト絶縁膜
中に存在する不対結合手を中和する効果が著しくあり、
旧5−PETの作製法の向上にきわめて好ましい方法で
あった。
第2図は他の本発明の実施例である。
この第2図は、ひとつの)’ll5−Ft!Tの上側ま
たは上方面に対して第2のMIS−FRTを設け、これ
までより2〜4倍の高密度の集積回路(LSI、VLS
I)を製造しようとするものである。
以下に図面に従って説明する。
第2図(A)は半導体基板(1)上に酸化珪素のような
絶縁膜(2)を0.1〜2μmの厚さに形成した。
この場合、基板は半導体である必要は必ずしもない。そ
の後の熱処理実用上の熱伝導、加工等の条件を満たせば
絶縁物であってもよい。ここでは多結晶シリコンを用い
た。絶縁膜(7)は基板(1)を酸化して形成した。
さらにこの上面に減圧CVD法を用いて半導体シリコン
膜を0.1〜2μmの厚さで形成した。P型でその不純
物濃度はIQIB〜10”Cm−’であって、この半導
体膜を窒化珪素、酸化珪素の二重膜をマスクとした選択
酸化法によりフィールド絶縁物(3)を半導体層に埋置
して形成した。この際このフィールド絶縁物(3)と半
導体層とは概略同一平面になるようにフィールド絶縁膜
をエッチしてもよくまた珪化前に半導体層の一部を除去
しておいてもよい。
さらにゲイト絶縁膜(12)を100〜1000人の厚
さに形成した。このゲイト絶縁膜は半導体層の酸化によ
る熱酸化膜であっても、また酸化物とリンガラス、アル
ミナ、窒化珪素との二重構造であっても、またこのゲイ
ト絶縁物中にクラスタまたは膜を半導体または金属で形
成する不揮発性メモリとしてもよい。この後この上面に
第2の半導体層を0.1〜2μmの厚さに形成し選択的
に除去した。
この図面ではそのひとつはゲイト電極(11)他は第2
の)JIS−FETのソース(25)、ドレイン(24
)、チャネル領域(29)とした。ゲイト電極(11)
をマスクとして、第1の?ll5−FETのソース(5
)、ドレイン(6)をイオン注入法により形成した。も
ちろん熱拡散法を用いてもよい。さらに図面より明らか
なようにゲイト電極(11)は図示されていないフィー
ルド絶縁物(3)上を経て第20M1s−FETのソー
ス(25)に連結されている。
第2のMIS−FETは、第3の半導体層(21)を形
成して後、ゲイト電極(21)とその下のゲイト絶縁物
(22)とによりイオン注入法または熱拡散法を利用し
てソース、ドレインを拡散し作製した。この図面は、第
1のMIS−FETの斜め上方に第2の旧5−FETを
設けたものである。しかし、このMIS−FETの配置
、大きさおよびそれぞれの配線は設計の自由者に従って
なされるものである。更に(B)に示すように抵抗、キ
ャパシタを同時に同一基板に作り、また保護ダイオード
等のダイオードを作ってもよい。
第2図(B)は単結晶半導体基板(1)に対し選択酸化
によりフィールド絶縁物(3)を0.5〜2μmの厚さ
に形成している。加えて半導体等のゲイト電極(11)
 、 (11’ )を設け、ソース(4)、ドレイン(
31)。
ドレイン(5)を10′9〜10”cm−’の濃度にボ
ロンまたはリンを混入させてPチャネルまたはNチャネ
ル旧5−FETを形成させたものである。不純物領域(
31)は一方のMIS−FETのドレインであり、他方
の旧5−FETのソースとして作用させたインバータの
実施例である。さらにこの上面にオーバーコート用絶縁
膜(10)を0.5〜2μmの厚さに形成して、この上
面が平坦面であると、この上側に作る第3のMis−F
ETに対し微細加工が可能である。この後、この上面に
非単結晶半導体を0.2〜2μmの厚さに形成した。こ
の不純物濃度は10′4〜10I6CI11−3でP型
とし、チャネル領域(29)が動作状態で十分チャネル
として働くことを条件とさせた。さらにフォトマスクに
より非単結晶の抵抗(37)をこの第3のMIS−FE
Tのソースに連結し、リード(38)につなげた。ドレ
イン(37)はキャパシタの下側電極(34)に連結し
た。この上面のゲイト絶縁膜はキャパシタの誘電体であ
り、かつ第3のMIS−FETのゲイト絶縁物である。
この上面にゲイト電極(21)およびキャパシタの上側
電極(36)を形成した。この実施例ではこれらはアル
ミニューム金属を用いた。
第3のMis−FETの基板電極は基板バイヤスが印加
されるように第1のMis−FETのゲイト電極に連結
されており、ゲイト電極(11)は実質的にふたつの1
’ll5−FETのチャネル状態を制御できるようにし
である。もちろんこのキャネルilNM(29)とゲイ
ト電極(11)との間にゲイト絶縁物が形成されるなら
ば、第3の旧5−FETは下側と上側にゲイト電極を有
するダブルゲイト旧5−FETとなる。もちろん上側の
ゲイト電極を除去してもよい。加えて、同一基板にリー
ドのみでなく 、MIS−PETのようなアクティブエ
レメントまたは抵抗、キャパシタさらにダイオードを設
けることもできる。加えてこれら複数のエレメントを集
積化するならば、第1図に示した一層のみのエレメント
の形成に対し、その2〜10倍の密度とすることが可能
である。
本発明はもちろん、この(A) 、 (B)において既
に第1図の説明の詳記したように、”誘導キュア”をこ
れらのデバイスを完成させたり、または大部分完成させ
た後行うことにより単結晶半導体での再結合中心を除去
することのみならず、多結晶またはアモルファス特性の
半導体または絶縁物体さらにまたは半導体と絶縁物体と
の界面に存在する界面準位を、不活性気体で相殺または
水素等により中和できることにより改めて可能となるも
のである。
以上の説明において、これら第1図、第2図の半導体装
置がキュアされた後窒化珪素をプラズマ法で形成しオー
バーコー) (40)をするのが好ましい。なぜなら窒
化珪素は水素ヘリウム等の原子に対してもマスク作用を
有するため一度半導体装置内に添加された水素等を封じ
て外に出さないようにする効果があるからである。その
ため外部よりのナトリウム等の汚染防止に加えて信頼性
向上の効果が著しい。
本発明はこれらの根本原因である再結合中心の密度を単
結晶でない非単結晶(多結晶またはアモルファス)にお
いても十分小さくすることを可能とし、その結果初めて
完成したものである。
本発明の実施例においては、半導体材料としてはシリコ
ン半導体を中心として説明した。しかしこれはゲルマニ
ューム等であっても同様であり、GaP+ GaAs、
 GaAlAs、 S+C,BP等の化合物半導体であ
っても同様である。
加えて、半導体装置は単にMis−PI!Tに限定され
ることなく、バイポーラ型トランジスタまたはそれらを
集積化したIIL、SIT等のrc、LSIであっても
同様であり、すべての半導体装置に対して有効である。
【図面の簡単な説明】
第1図は本発明の実施例を示す縦断面図である。 第2図は本発明の他の実施例を示す縦断面図である。

Claims (1)

    【特許請求の範囲】
  1. (1)絶縁基板又は絶縁表面を有する基板の該絶縁表面
    上にソース、ドレイン及びチャネル領域を有した半導体
    装置において、ソース及びドレイン領域が不純物を10
    ^1^8〜10^2^1cm^−^3の濃度含み、チャ
    ネル領域の少なくとも一部が不純物を2×10^1^9
    cm^−^3以下の濃度含む非単結晶半導体よりなり、
    且つ上記半導体装置中に水素、不活性ガスまたは塩素の
    ような元素が添加されたことを特徴とする半導体装置。
JP3756787A 1987-02-20 1987-02-20 半導体装置 Pending JPS62216272A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3756787A JPS62216272A (ja) 1987-02-20 1987-02-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3756787A JPS62216272A (ja) 1987-02-20 1987-02-20 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12402178A Division JPS5550663A (en) 1978-10-07 1978-10-07 Semiconductor device and method of fabricating the same

Publications (1)

Publication Number Publication Date
JPS62216272A true JPS62216272A (ja) 1987-09-22

Family

ID=12501103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3756787A Pending JPS62216272A (ja) 1987-02-20 1987-02-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS62216272A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0274077A (ja) * 1988-09-09 1990-03-14 Sony Corp Mis型トランジスタ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5055281A (ja) * 1973-09-12 1975-05-15

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5055281A (ja) * 1973-09-12 1975-05-15

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0274077A (ja) * 1988-09-09 1990-03-14 Sony Corp Mis型トランジスタ

Similar Documents

Publication Publication Date Title
JPS6245712B2 (ja)
EP0030457B1 (en) Method of manufacturing a silicon wafer with interior microdefects capable of gettering
US4784975A (en) Post-oxidation anneal of silicon dioxide
KR100642627B1 (ko) 다결정 실리콘 구조물의 제조 방법
KR102453743B1 (ko) 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
JPH0357613B2 (ja)
JPS588128B2 (ja) 半導体装置作製方法
JP3204855B2 (ja) 半導体基板の製造方法
Cerofolini et al. A comparison of gettering techniques for very large scale integration
GB1566072A (en) Semiconductor device
KR100543252B1 (ko) Soi 기판
JPS62216272A (ja) 半導体装置
JP4090225B2 (ja) 半導体装置の製造方法、及び、基板処理方法
JPS6263475A (ja) 半導体装置
JPS62216273A (ja) 半導体装置
JPS61116874A (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JPH0644573B2 (ja) 珪素半導体装置作製方法
US20020098664A1 (en) Method of producing SOI materials
JP4609026B2 (ja) Soiウェーハの製造方法
JPH1074922A (ja) Soi基板の製造方法
JPH1012565A (ja) ダイヤモンド半導体装置及びその製造方法
JP2002343800A (ja) シリコン半導体装置及びその製造方法
Szekeres et al. RF plasma annealing of as-grown defects in the Si/SiO2 system
JPH06283550A (ja) 半導体装置作製方法
KR910008979B1 (ko) 금속열처리에 의한 고품위 다결정실리콘 박막형성방법