JP3244097B2 - 多層構造の誘電体分離半導体基板の製造方法 - Google Patents
多層構造の誘電体分離半導体基板の製造方法Info
- Publication number
- JP3244097B2 JP3244097B2 JP03941194A JP3941194A JP3244097B2 JP 3244097 B2 JP3244097 B2 JP 3244097B2 JP 03941194 A JP03941194 A JP 03941194A JP 3941194 A JP3941194 A JP 3941194A JP 3244097 B2 JP3244097 B2 JP 3244097B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- polycrystalline silicon
- groove
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 61
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 47
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 26
- 239000000075 oxide glass Substances 0.000 claims description 24
- 239000004071 soot Substances 0.000 claims description 17
- 239000012298 atmosphere Substances 0.000 claims description 16
- 238000005245 sintering Methods 0.000 claims description 10
- 239000011882 ultra-fine particle Substances 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000002994 raw material Substances 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 32
- 229910052796 boron Inorganic materials 0.000 description 32
- 239000012535 impurity Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000002955 isolation Methods 0.000 description 13
- 238000005498 polishing Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008423 Si—B Inorganic materials 0.000 description 1
- WECBSQZGFPFDBC-UHFFFAOYSA-N [Si].[B]=O Chemical compound [Si].[B]=O WECBSQZGFPFDBC-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007496 glass forming Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000005373 porous glass Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 238000004017 vitrification Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は多層構造の誘電体分離半
導体基板の製造方法に関し、特に誘電体膜で分離したデ
バイス領域を有するパワー、インテリジェントＬＳＩ半
導体基板に適用して有用なものである。
導体基板の製造方法に関し、特に誘電体膜で分離したデ
バイス領域を有するパワー、インテリジェントＬＳＩ半
導体基板に適用して有用なものである。
【０００２】
【従来の技術】従来、この種の誘電体分離半導体基板は
特開昭６１−２４２０３３号「半導体基板の接合方法」
を用いて製造した発表論文ＩＳＰＳＤ'91 、ｐ.203〜
「Application of Dielectric Isolation Technology B
ased on Soot Bonding（スートボンディング技術を用い
た誘電体分離法の応用）」に記載している図１３に示す
構造により実現していた。
特開昭６１−２４２０３３号「半導体基板の接合方法」
を用いて製造した発表論文ＩＳＰＳＤ'91 、ｐ.203〜
「Application of Dielectric Isolation Technology B
ased on Soot Bonding（スートボンディング技術を用い
た誘電体分離法の応用）」に記載している図１３に示す
構造により実現していた。
【０００３】すなわち、図１３に示すように、この種の
誘電体分離半導体基板は、表面から、単結晶シリコンの
島１、誘電体膜２、多結晶シリコン層３、シリコン酸化
物ガラス膜４及び支持基板５を順に積層して構成してい
る。このとき、シリコン酸化物ガラス層４を形成するシ
リコン酸化物ガラス中には、一般に、ほう素（Ｂ）、燐
（Ｐ）若しくはゲルマニウム（Ｇｅ）等の種々の不純物
を含ませている。これは製造を容易にするためである。
誘電体分離半導体基板は、表面から、単結晶シリコンの
島１、誘電体膜２、多結晶シリコン層３、シリコン酸化
物ガラス膜４及び支持基板５を順に積層して構成してい
る。このとき、シリコン酸化物ガラス層４を形成するシ
リコン酸化物ガラス中には、一般に、ほう素（Ｂ）、燐
（Ｐ）若しくはゲルマニウム（Ｇｅ）等の種々の不純物
を含ませている。これは製造を容易にするためである。
【０００４】
【発明が解決しようとする課題】上述の如き従来技術に
係る誘電体分離半導体基板のシリコン酸化物ガラス層４
内の不純物は、シリコン中を高速で拡散する。比較的シ
リコン中を拡散する速度が遅い燐（Ｐ）、ほう素（Ｂ）
でも図１４に示すように、例えば、１２００℃で、２０
時間の熱処理で図中に実線で示す燐は４０μｍ、図中に
点線で示すほう素は１５μｍ（モル濃度２０mol ％以下
の場合）拡散する。
係る誘電体分離半導体基板のシリコン酸化物ガラス層４
内の不純物は、シリコン中を高速で拡散する。比較的シ
リコン中を拡散する速度が遅い燐（Ｐ）、ほう素（Ｂ）
でも図１４に示すように、例えば、１２００℃で、２０
時間の熱処理で図中に実線で示す燐は４０μｍ、図中に
点線で示すほう素は１５μｍ（モル濃度２０mol ％以下
の場合）拡散する。
【０００５】このために、単結晶シリコンの島１を有す
る構造の場合、これら不純物が多結晶シリコンの中を表
面の方へ拡散し、雰囲気、あるいは島１を取り囲む誘電
体膜２を介して不純物が島１へドープすることになる。
る構造の場合、これら不純物が多結晶シリコンの中を表
面の方へ拡散し、雰囲気、あるいは島１を取り囲む誘電
体膜２を介して不純物が島１へドープすることになる。
【０００６】また、多結晶シリコン層３とシリコン酸化
物ガラス層４が直接接触しているために、多層構造の誘
電体分離半導体基板を高温で不活性ガス雰囲気でアニー
ルするプロセスを行う場合、ガラスに含まれている燐、
ほう素、ゲルマニウムなどの不純物が多結晶シリコン中
を拡散して半導体基板外にアウトディフュージョンし、
雰囲気を介して燐、ほう素、ゲルマニウムなどの不純物
がデバイスを形成する領域である島１に拡散するという
問題があった。
物ガラス層４が直接接触しているために、多層構造の誘
電体分離半導体基板を高温で不活性ガス雰囲気でアニー
ルするプロセスを行う場合、ガラスに含まれている燐、
ほう素、ゲルマニウムなどの不純物が多結晶シリコン中
を拡散して半導体基板外にアウトディフュージョンし、
雰囲気を介して燐、ほう素、ゲルマニウムなどの不純物
がデバイスを形成する領域である島１に拡散するという
問題があった。
【０００７】本発明は、上記従来技術に鑑み、不活性ガ
ス雰囲気の高温アニーリング時においてもシリコン酸化
物ガラス層に含ませている不純物が単結晶シリコンの島
にオートドープしないように工夫した多層構造の誘電体
分離半導体基板及びその製造方法を提供することを目的
とする。
ス雰囲気の高温アニーリング時においてもシリコン酸化
物ガラス層に含ませている不純物が単結晶シリコンの島
にオートドープしないように工夫した多層構造の誘電体
分離半導体基板及びその製造方法を提供することを目的
とする。
【０００８】
【課題を解決するための手段】上記目的を達成する本発
明の構成は、次の点を特徴とする。
明の構成は、次の点を特徴とする。
【０００９】１） 多層構造の誘電体分離半導体基板の製造方法にお
いて、Ｖ溝付の単結晶シリコン基板のＶ溝側表面に誘電
体膜を形成し、ついで多結晶シリコン層を堆積した後、
Ｓｉ−Ｂ−Ｏスート超微粒子をバーナ走査して前記多結
晶シリコン層の上に吹き付けて堆積させ、さらに前記Ｓ
ｉ−Ｂ−Ｏスート超微粒子堆積層であるシリコン酸化物
ガラス層の上に支持基板を載置し、酸素雰囲気で焼結し
て張り合わせるとともに多結晶シリコン層とシリコン酸
化物ガラス層との界面に熱酸化膜からなる絶縁膜を形成
した後、Ｖ溝付の単結晶シリコン基板のＶ溝側とは反対
の表面からＶ溝が露出するまで単結晶シリコンを除去し
て誘電体膜で分離した多数の単結晶シリコンの島を形成
すること。 ２） 多層構造の誘電体分離半導体基板の製造方法にお
いて、Ｖ溝付の単結晶シリコン基板のＶ溝側表面に誘電
体膜を形成し、ついでＣＶＤ装置で多結晶シリコン層を
堆積した後、ＣＶＤ装置内でそのまま原料を代えて多結
晶シリコン層上に絶縁膜を形成し、その後Ｓｉ−Ｂ−Ｏ
スート超微粒子をバーナ走査し、前記絶縁膜の上に吹き
付けて堆積させ、さらに前記Ｓｉ−Ｂ−Ｏスート超微粒
子堆積層であるシリコン酸化物ガラス層の上に支持基板
を載置し、酸素雰囲気で焼結して張り合わせた後、Ｖ溝
付の単結晶シリコン基板のＶ溝側とは反対の表面からＶ
溝が露出するまで単結晶シリコンを除去して誘電体膜で
分離した多数の単結晶シリコンの島を形成すること。
いて、Ｖ溝付の単結晶シリコン基板のＶ溝側表面に誘電
体膜を形成し、ついで多結晶シリコン層を堆積した後、
Ｓｉ−Ｂ−Ｏスート超微粒子をバーナ走査して前記多結
晶シリコン層の上に吹き付けて堆積させ、さらに前記Ｓ
ｉ−Ｂ−Ｏスート超微粒子堆積層であるシリコン酸化物
ガラス層の上に支持基板を載置し、酸素雰囲気で焼結し
て張り合わせるとともに多結晶シリコン層とシリコン酸
化物ガラス層との界面に熱酸化膜からなる絶縁膜を形成
した後、Ｖ溝付の単結晶シリコン基板のＶ溝側とは反対
の表面からＶ溝が露出するまで単結晶シリコンを除去し
て誘電体膜で分離した多数の単結晶シリコンの島を形成
すること。 ２） 多層構造の誘電体分離半導体基板の製造方法にお
いて、Ｖ溝付の単結晶シリコン基板のＶ溝側表面に誘電
体膜を形成し、ついでＣＶＤ装置で多結晶シリコン層を
堆積した後、ＣＶＤ装置内でそのまま原料を代えて多結
晶シリコン層上に絶縁膜を形成し、その後Ｓｉ−Ｂ−Ｏ
スート超微粒子をバーナ走査し、前記絶縁膜の上に吹き
付けて堆積させ、さらに前記Ｓｉ−Ｂ−Ｏスート超微粒
子堆積層であるシリコン酸化物ガラス層の上に支持基板
を載置し、酸素雰囲気で焼結して張り合わせた後、Ｖ溝
付の単結晶シリコン基板のＶ溝側とは反対の表面からＶ
溝が露出するまで単結晶シリコンを除去して誘電体膜で
分離した多数の単結晶シリコンの島を形成すること。
【００１０】
【実施例】以下本発明の実施例を図面に基づき詳細に説
明する。
明する。
【００１１】図１は本発明の実施例に係る誘電体分離半
導体基板を概念的に示す説明図である。同図に示すよう
に、本実施例に係る誘電体分離半導体基板は、表面か
ら、単結晶シリコンの島１、誘電体膜２、多結晶シリコ
ン層３、絶縁膜６、シリコン酸化物ガラス層４及び支持
基板５を形成して多層構造としたものである。このと
き、シリコン酸化物ガラス層４のシリコン酸化物ガラス
としてシリコン−ほう素−酸化系ガラスを用いている。
また、絶縁膜６は、シリコン酸化膜あるいは窒化シリコ
ン膜で形成してある。
導体基板を概念的に示す説明図である。同図に示すよう
に、本実施例に係る誘電体分離半導体基板は、表面か
ら、単結晶シリコンの島１、誘電体膜２、多結晶シリコ
ン層３、絶縁膜６、シリコン酸化物ガラス層４及び支持
基板５を形成して多層構造としたものである。このと
き、シリコン酸化物ガラス層４のシリコン酸化物ガラス
としてシリコン−ほう素−酸化系ガラスを用いている。
また、絶縁膜６は、シリコン酸化膜あるいは窒化シリコ
ン膜で形成してある。
【００１２】次に、本発明の実施例に係る誘電体分離半
導体基板の製造方法に係る第１の実施例を説明する。
導体基板の製造方法に係る第１の実施例を説明する。
【００１３】図２に示すように、水酸化カリウム（ＫＯ
Ｈ）などの化学液による異方性エッチングなどを用いて
（１００）方位の単結晶シリコン基板１ａの表面に深さ
６８μｍのＶの字形をした溝を形成するとともに、その
Ｖ溝付の単結晶シリコン基板１ａを、例えば、熱酸化し
て約１μｍの誘電体膜２を形成する。
Ｈ）などの化学液による異方性エッチングなどを用いて
（１００）方位の単結晶シリコン基板１ａの表面に深さ
６８μｍのＶの字形をした溝を形成するとともに、その
Ｖ溝付の単結晶シリコン基板１ａを、例えば、熱酸化し
て約１μｍの誘電体膜２を形成する。
【００１４】その後、図３に示すように、反応ガスとし
てジクロロシラン（ＳｉＨ2 Ｃｌ2)を、キャリアガスと
して水素ガス（Ｈ2 ）をモル濃度比２位にして約１０分
間、常圧熱ＣＶＤにより多結晶シリコン層３を堆積す
る。この多結晶シリコン層３の表面は、Ｖ溝をほぼ反映
させた形で大きな数１０μｍの凹凸ができると同時に表
面粗さにして数μｍの小さな凹凸も形成される。
てジクロロシラン（ＳｉＨ2 Ｃｌ2)を、キャリアガスと
して水素ガス（Ｈ2 ）をモル濃度比２位にして約１０分
間、常圧熱ＣＶＤにより多結晶シリコン層３を堆積す
る。この多結晶シリコン層３の表面は、Ｖ溝をほぼ反映
させた形で大きな数１０μｍの凹凸ができると同時に表
面粗さにして数μｍの小さな凹凸も形成される。
【００１５】このときの多結晶シリコン層３の厚さは後
述する分離研磨代よりも若干厚く堆積しておく。多結晶
シリコン層３の堆積厚さが２０μｍの場合、その多結晶
シリコン層３の堆積により引き起こされる基板の反りは
口径６インチの場合１５μｍであった。
述する分離研磨代よりも若干厚く堆積しておく。多結晶
シリコン層３の堆積厚さが２０μｍの場合、その多結晶
シリコン層３の堆積により引き起こされる基板の反りは
口径６インチの場合１５μｍであった。
【００１６】その後、図４に示すように、水素と酸素
（その混合比はＨ2 ：1.７ｌ／分、Ｏ 2 ：5.０ｌ／分）
をバーナ出口近傍で燃焼して得られる火炎の中に四塩化
ケイ素ＳｉＣｌ4 、２００cc／分（３7.５〜３8.５℃）
をアルゴンガスでバブリングして、三塩化ほう素（ＢＣ
ｌ3 ）９５cc／分（透明ガラス化後のＢ2 Ｏ3 理論モル
濃度２０mol ％）をバーナーに送り込み、バーナ走査ピ
ッチ２mm、バーナ速度９０mm／秒で走査して、Ｓｉ−Ｂ
−Ｏスート超微粒子を、そのＶ溝付の単結晶シリコン基
板１ａの多結晶シリコン層３に直接吹き付けることによ
り堆積する。かかる堆積によりシリコン酸化物ガラス層
４を形成する。なお、図中の符号７はボイドである。
（その混合比はＨ2 ：1.７ｌ／分、Ｏ 2 ：5.０ｌ／分）
をバーナ出口近傍で燃焼して得られる火炎の中に四塩化
ケイ素ＳｉＣｌ4 、２００cc／分（３7.５〜３8.５℃）
をアルゴンガスでバブリングして、三塩化ほう素（ＢＣ
ｌ3 ）９５cc／分（透明ガラス化後のＢ2 Ｏ3 理論モル
濃度２０mol ％）をバーナーに送り込み、バーナ走査ピ
ッチ２mm、バーナ速度９０mm／秒で走査して、Ｓｉ−Ｂ
−Ｏスート超微粒子を、そのＶ溝付の単結晶シリコン基
板１ａの多結晶シリコン層３に直接吹き付けることによ
り堆積する。かかる堆積によりシリコン酸化物ガラス層
４を形成する。なお、図中の符号７はボイドである。
【００１７】その後図５に示すように、支持基板５を載
置して燃焼する。燃焼は酸素とヘリウムの混合ガス中で
行う。１２００℃前後の温度まで数℃／分〜数１０℃／
分の温度で上昇させるが、その途中の９００℃位の温度
で１０時間ほど保持する。
置して燃焼する。燃焼は酸素とヘリウムの混合ガス中で
行う。１２００℃前後の温度まで数℃／分〜数１０℃／
分の温度で上昇させるが、その途中の９００℃位の温度
で１０時間ほど保持する。
【００１８】この原料組成では、９００℃ではまだ開気
孔質のガラス状であることから充分に酸素がいきわた
り、ほう素が多結晶シリコン層３に侵入することなく、
図６に示すように、多結晶シリコン層３とＳｉ−Ｂ−Ｏ
スート超微粒子層であるシリコン酸化物ガラス層４の界
面に熱酸化膜からなる絶縁膜６を形成することができ
る。
孔質のガラス状であることから充分に酸素がいきわた
り、ほう素が多結晶シリコン層３に侵入することなく、
図６に示すように、多結晶シリコン層３とＳｉ−Ｂ−Ｏ
スート超微粒子層であるシリコン酸化物ガラス層４の界
面に熱酸化膜からなる絶縁膜６を形成することができ
る。
【００１９】その後、通常の焼結条件に戻して焼結す
る。すなわち、１２００℃前後まで数℃／分〜数１０℃
／分の温度で上昇させる。焼結が進むにつれて開気孔の
ガラスは閉気孔質を経て完全な透明ガラスになり、図６
に示すように、支持基板５とＶ溝付の単結晶シリコン基
板１ａが完全に接着される。
る。すなわち、１２００℃前後まで数℃／分〜数１０℃
／分の温度で上昇させる。焼結が進むにつれて開気孔の
ガラスは閉気孔質を経て完全な透明ガラスになり、図６
に示すように、支持基板５とＶ溝付の単結晶シリコン基
板１ａが完全に接着される。
【００２０】更に、図７に示すように、Ｖ溝付の単結晶
シリコン基板１ａのＶ溝とは反対側の表面からＶ溝が露
出するまで研磨を行う。単結晶シリコンの島１の深さ
は、この基板に素子を形成した場合の耐圧と密接な関係
があり、この島１の深さが深いほどその耐圧は高い。従
って、その研磨代はＶ溝が露出するぎりぎりまでにする
ことが望ましいが、実際は、基板の反りなどの特性やそ
の研磨技術により決定される。本実施例では基板の反り
形状が滑らかな球面の一部をなしていることから分離研
磨精度は高く、±３μｍ位であった。
シリコン基板１ａのＶ溝とは反対側の表面からＶ溝が露
出するまで研磨を行う。単結晶シリコンの島１の深さ
は、この基板に素子を形成した場合の耐圧と密接な関係
があり、この島１の深さが深いほどその耐圧は高い。従
って、その研磨代はＶ溝が露出するぎりぎりまでにする
ことが望ましいが、実際は、基板の反りなどの特性やそ
の研磨技術により決定される。本実施例では基板の反り
形状が滑らかな球面の一部をなしていることから分離研
磨精度は高く、±３μｍ位であった。
【００２１】分離研磨後の多層構造の誘電体分離半導体
基板を図９に示す。
基板を図９に示す。
【００２２】上記実施例において、シリコン中のほう素
の拡散速さは図１４に示すように、例えばシリコン酸化
膜中の拡散速さと比べると２桁も速い。熱酸化雰囲気で
はほう素が酸化膜を透過してシリコンの方へ侵入してい
くことはない。
の拡散速さは図１４に示すように、例えばシリコン酸化
膜中の拡散速さと比べると２桁も速い。熱酸化雰囲気で
はほう素が酸化膜を透過してシリコンの方へ侵入してい
くことはない。
【００２３】このメカニズムを図１０に図式化して示
す。このように熱酸化雰囲気では、ほう素が自然酸化膜
（少なくても１００Å＝0.０１μｍの厚さは形成され
る）中をゆっくりと進む一方、熱酸化膜の成長は図１５
で示すように相対的に速く、しかもその成長はシリコン
の中へ侵入して成長するために、ほう素は熱酸化膜を通
過してシリコンあるいは単結晶シリコンへ侵入していか
ない。このように熱酸化膜が不純物の障壁として機能す
る。
す。このように熱酸化雰囲気では、ほう素が自然酸化膜
（少なくても１００Å＝0.０１μｍの厚さは形成され
る）中をゆっくりと進む一方、熱酸化膜の成長は図１５
で示すように相対的に速く、しかもその成長はシリコン
の中へ侵入して成長するために、ほう素は熱酸化膜を通
過してシリコンあるいは単結晶シリコンへ侵入していか
ない。このように熱酸化膜が不純物の障壁として機能す
る。
【００２４】分離研磨後の最初の熱処理が酸素雰囲気で
行われる場合には、図１１に示すように、単結晶シリコ
ンの島１の露出表面に熱酸化膜８ができ、しかも単結晶
シリコンの島１の表面にも熱酸化膜８が形成され、この
熱酸化膜８が不純物のバリアとして機能することから何
の問題もない。
行われる場合には、図１１に示すように、単結晶シリコ
ンの島１の露出表面に熱酸化膜８ができ、しかも単結晶
シリコンの島１の表面にも熱酸化膜８が形成され、この
熱酸化膜８が不純物のバリアとして機能することから何
の問題もない。
【００２５】しかし、例え、従来の基板においてシリコ
ン酸化物ガラス層４の不純物成分をほう素のみに限定し
たとしても、不活性雰囲気でアニールする場合その不純
物が拡散速度の高いシリコン中を何の障壁もなく拡散
し、最後には基板の表面に達し、そこからアウトディフ
ュージョンし、この不純物が単結晶シリコンの島１にド
ープすることになる。
ン酸化物ガラス層４の不純物成分をほう素のみに限定し
たとしても、不活性雰囲気でアニールする場合その不純
物が拡散速度の高いシリコン中を何の障壁もなく拡散
し、最後には基板の表面に達し、そこからアウトディフ
ュージョンし、この不純物が単結晶シリコンの島１にド
ープすることになる。
【００２６】そこで、多結晶シリコン層３とシリコン酸
化物ガラス層４の間に拡散を遅らせる絶縁膜６をあらか
じめ設けておくことにより、不純物であるほう素の多結
晶シリコン層３内への拡散が防止できる。その上、その
絶縁膜６が不純物の拡散を防止できれば、多結晶シリコ
ン層３の厚さを薄くできることから、多結晶シリコン層
３の堆積に要する時間短縮のみならず堆積により引き起
こされる反りが大幅に低減され、ＬＳＩの大量生産に適
した半導体基板を実用化できる。
化物ガラス層４の間に拡散を遅らせる絶縁膜６をあらか
じめ設けておくことにより、不純物であるほう素の多結
晶シリコン層３内への拡散が防止できる。その上、その
絶縁膜６が不純物の拡散を防止できれば、多結晶シリコ
ン層３の厚さを薄くできることから、多結晶シリコン層
３の堆積に要する時間短縮のみならず堆積により引き起
こされる反りが大幅に低減され、ＬＳＩの大量生産に適
した半導体基板を実用化できる。
【００２７】また、Ｖ溝付の単結晶シリコン基板側を分
離研磨後の本実施例に係る多層構造の誘電体分離半導体
基板の反りは６インチの口径で１２０μｍであった。分
離研磨したこの基板を不活性ガスの窒素雰囲気で１２０
０℃で２０時間熱処理をした。その基板断面観察したと
ころ、Ｖ溝部の多結晶シリコン層３の厚さが所定どうり
の７〜１３μｍの範囲にあり、断面をＳＩＭＳ分析した
ところシリコン酸化物ガラス層４と多結晶シリコン層３
との間に、約0.２μｍ厚さの熱酸化膜からなる絶縁膜６
が形成されていた。
離研磨後の本実施例に係る多層構造の誘電体分離半導体
基板の反りは６インチの口径で１２０μｍであった。分
離研磨したこの基板を不活性ガスの窒素雰囲気で１２０
０℃で２０時間熱処理をした。その基板断面観察したと
ころ、Ｖ溝部の多結晶シリコン層３の厚さが所定どうり
の７〜１３μｍの範囲にあり、断面をＳＩＭＳ分析した
ところシリコン酸化物ガラス層４と多結晶シリコン層３
との間に、約0.２μｍ厚さの熱酸化膜からなる絶縁膜６
が形成されていた。
【００２８】ほう素はこの絶縁膜６の中を0.１μｍも拡
散しておらず、多結晶シリコン層３へのほう素の拡散は
認められなかった。従って、基板表面までほう素が拡散
していることはない。また、ほう素が単結晶シリコンの
島１へ拡散していかないことは１００Ωcmの高抵抗のＮ
タイプ基板を用いて上記と同様の工程及び不活性ガス雰
囲気１２００℃、２０時間の熱処理を経て斜め研磨後、
電気抵抗分布を測定しても単結晶シリコンの島１の方へ
は一切侵入していないことを確認した。
散しておらず、多結晶シリコン層３へのほう素の拡散は
認められなかった。従って、基板表面までほう素が拡散
していることはない。また、ほう素が単結晶シリコンの
島１へ拡散していかないことは１００Ωcmの高抵抗のＮ
タイプ基板を用いて上記と同様の工程及び不活性ガス雰
囲気１２００℃、２０時間の熱処理を経て斜め研磨後、
電気抵抗分布を測定しても単結晶シリコンの島１の方へ
は一切侵入していないことを確認した。
【００２９】このように熱酸化膜中を拡散するのが遅い
ほう素をスートの中に不純物として用い、しかも多結晶
シリコン層３堆積の後、界面に絶縁膜６として熱酸化膜
が形成されるようにしておくことにより、薄い多結晶シ
リコン層３で、しかも不活性ガス雰囲気で高温、長時間
の熱処理をしてもほう素が表面に拡散していかない良好
な結果が得られた。
ほう素をスートの中に不純物として用い、しかも多結晶
シリコン層３堆積の後、界面に絶縁膜６として熱酸化膜
が形成されるようにしておくことにより、薄い多結晶シ
リコン層３で、しかも不活性ガス雰囲気で高温、長時間
の熱処理をしてもほう素が表面に拡散していかない良好
な結果が得られた。
【００３０】〔比較例１〕一方、焼結時９００℃の低温
で１０時間保持せず多結晶シリコン層３に熱酸化膜であ
る絶縁膜６を形成することなく１２００℃前後の温度ま
で数℃〜数１０℃／分の温度で上昇させ焼結をおこなっ
た試料を分離研磨後、上記実施例と同じように１２００
℃、２０時間、不活性ガスで熱処理した結果、ほう素が
多結晶シリコン層３の露出表面はもちろん、単結晶シリ
コンの島１にもほう素が検出された。
で１０時間保持せず多結晶シリコン層３に熱酸化膜であ
る絶縁膜６を形成することなく１２００℃前後の温度ま
で数℃〜数１０℃／分の温度で上昇させ焼結をおこなっ
た試料を分離研磨後、上記実施例と同じように１２００
℃、２０時間、不活性ガスで熱処理した結果、ほう素が
多結晶シリコン層３の露出表面はもちろん、単結晶シリ
コンの島１にもほう素が検出された。
【００３１】もし、絶縁膜６である酸化膜を形成しない
場合には１２００℃、２０時間の熱処理でもほう素が表
面まで拡散しないためには研磨代＋１５μｍ＝２８μｍ
以上の多結晶シリコン層３の堆積が必要であり、熱処理
条件が高温あるいは長時間である場合には、その多結晶
シリコン層３の厚さはさらに厚くする必要がある。一
方、前記実施例で述べたように酸化膜を形成する場合に
は、多結晶シリコン層３の厚さは１０数μｍあれば十分
である。
場合には１２００℃、２０時間の熱処理でもほう素が表
面まで拡散しないためには研磨代＋１５μｍ＝２８μｍ
以上の多結晶シリコン層３の堆積が必要であり、熱処理
条件が高温あるいは長時間である場合には、その多結晶
シリコン層３の厚さはさらに厚くする必要がある。一
方、前記実施例で述べたように酸化膜を形成する場合に
は、多結晶シリコン層３の厚さは１０数μｍあれば十分
である。
【００３２】
【００３３】ほう素を多く混入することによりシリコン
酸化物ガラス層４の熱膨張率をシリコンに近づけること
ができるから、基板の反りを大幅に低減できる。
酸化物ガラス層４の熱膨張率をシリコンに近づけること
ができるから、基板の反りを大幅に低減できる。
【００３４】しかし、通常、拡散速度は不純物濃度依存
性があり、濃度が高いほど拡散が速まるためにほう素を
多く入れることは好ましくない。しかし、多結晶シリコ
ン層３に絶縁膜６を形成しておくことにより、Ｓｉ−Ｂ
−Ｏスート超微粒子に多量のほう素を混入しても多結晶
シリコン層３に拡散せず、もちろん分離研磨後の基板表
面へ露出することがないために、ほう素の混入を多くす
ることが可能である。ほう素を多くしたときの一例を以
下に示す。
性があり、濃度が高いほど拡散が速まるためにほう素を
多く入れることは好ましくない。しかし、多結晶シリコ
ン層３に絶縁膜６を形成しておくことにより、Ｓｉ−Ｂ
−Ｏスート超微粒子に多量のほう素を混入しても多結晶
シリコン層３に拡散せず、もちろん分離研磨後の基板表
面へ露出することがないために、ほう素の混入を多くす
ることが可能である。ほう素を多くしたときの一例を以
下に示す。
【００３５】前記ＳｉＣｌ4 のガス流量２００cc／分か
ら１５０cc／分に減少させたとき、相対的にほう素が増
し拡散係数の濃度依存性に基づきほう素の拡散速度は前
記条件の場合と比べ、1.５倍ほど高くなる。従って、多
結晶シリコン層３の絶縁膜６がない場合は多結晶シリコ
ン層３の厚さを1.５倍ほど厚くしておく必要がある。同
様に分離研磨した基板の反りは多結晶シリコン層３を厚
く堆積しないで済む効果により３０μｍの反りに低下
（減少量９０μｍ）させることができ、これまでの厚い
多結晶シリコン層３の７０μｍという堆積の場合は反り
１００μｍと比べて７０μｍの反りの改善ができ、ＬＳ
Ｉ製造プロセスの生産ベースで許容される反りの大きさ
１００μｍをクリアすることが可能となったこともこの
多結晶シリコン層３に絶縁膜６を形成したこと、シリコ
ン酸化物ガラス層４に絶縁膜６である酸化膜での拡散速
度が著しく遅いほう素のみを添加したことによる。
ら１５０cc／分に減少させたとき、相対的にほう素が増
し拡散係数の濃度依存性に基づきほう素の拡散速度は前
記条件の場合と比べ、1.５倍ほど高くなる。従って、多
結晶シリコン層３の絶縁膜６がない場合は多結晶シリコ
ン層３の厚さを1.５倍ほど厚くしておく必要がある。同
様に分離研磨した基板の反りは多結晶シリコン層３を厚
く堆積しないで済む効果により３０μｍの反りに低下
（減少量９０μｍ）させることができ、これまでの厚い
多結晶シリコン層３の７０μｍという堆積の場合は反り
１００μｍと比べて７０μｍの反りの改善ができ、ＬＳ
Ｉ製造プロセスの生産ベースで許容される反りの大きさ
１００μｍをクリアすることが可能となったこともこの
多結晶シリコン層３に絶縁膜６を形成したこと、シリコ
ン酸化物ガラス層４に絶縁膜６である酸化膜での拡散速
度が著しく遅いほう素のみを添加したことによる。
【００３６】さらに、ＣＶＤ装置で多結晶シリコン層３
を堆積した後、ＣＶＤ装置内で、そのまま原料を代えて
ＳｉＯ2 或いはＳｉＮの膜を形成しても同様の効果があ
る。例えば、多結晶シリコン層３の堆積に使用したジク
ロロシラン（ＳｉＨ2 Ｃｌ2）はそのままにして、キャ
リアガスとしてＨ2 からＮＨ4 に代えてジクロロシラン
（ＳｉＨ2 Ｃｌ2 ）とＮＨ4 とのモル濃度比を１／５か
ら１／２０位にして数１０分間、９００度で堆積すると
Ｓｉ3 Ｎ4 の膜が１０００オングストローム形成され
る。
を堆積した後、ＣＶＤ装置内で、そのまま原料を代えて
ＳｉＯ2 或いはＳｉＮの膜を形成しても同様の効果があ
る。例えば、多結晶シリコン層３の堆積に使用したジク
ロロシラン（ＳｉＨ2 Ｃｌ2）はそのままにして、キャ
リアガスとしてＨ2 からＮＨ4 に代えてジクロロシラン
（ＳｉＨ2 Ｃｌ2 ）とＮＨ4 とのモル濃度比を１／５か
ら１／２０位にして数１０分間、９００度で堆積すると
Ｓｉ3 Ｎ4 の膜が１０００オングストローム形成され
る。
【００３７】この場合の膜の成長メカニズムは、図１０
に示すように最初のシリコン内部に形成されることはな
い。その後スート超微粒子を吹きかけ、支持基板５を載
置して通常の焼結を行う。分離研磨して１３００℃、２
０時間、不活性雰囲気で通常のデバイスプロセスでは行
われないような高温で長時間であったが、ほう素は多結
晶シリコン層３に拡散することもなく、当然単結晶シリ
コンの島５にはほう素は検出されなかった。この方法で
は、特に熱酸化工程を増やすことなく焼結の前段階で絶
縁膜６を形成することができるために製造時間の短縮と
工程数の低減が可能である。
に示すように最初のシリコン内部に形成されることはな
い。その後スート超微粒子を吹きかけ、支持基板５を載
置して通常の焼結を行う。分離研磨して１３００℃、２
０時間、不活性雰囲気で通常のデバイスプロセスでは行
われないような高温で長時間であったが、ほう素は多結
晶シリコン層３に拡散することもなく、当然単結晶シリ
コンの島５にはほう素は検出されなかった。この方法で
は、特に熱酸化工程を増やすことなく焼結の前段階で絶
縁膜６を形成することができるために製造時間の短縮と
工程数の低減が可能である。
【００３８】
【発明の効果】以上実施例とともに具体的に説明したよ
うに、本発明によれば、本来の目的である不活性雰囲気
での不純物のオートドープを防止する目的を達成するこ
とはもちろん、 多結晶シリコン層の厚さを薄くでき
る、 シリコン酸化物ガラス中のほう素含有率の決定
の自由度が増す、 反りの低減が可能であるなどの効
果も奏する。
うに、本発明によれば、本来の目的である不活性雰囲気
での不純物のオートドープを防止する目的を達成するこ
とはもちろん、 多結晶シリコン層の厚さを薄くでき
る、 シリコン酸化物ガラス中のほう素含有率の決定
の自由度が増す、 反りの低減が可能であるなどの効
果も奏する。
【００３９】特に、多結晶シリコン層に支持基板を載置
してこの支持基板を焼結する際に絶縁膜を形成する場合
には、この絶縁膜の形成工程が独立していない分、生産
効率が向上する。
してこの支持基板を焼結する際に絶縁膜を形成する場合
には、この絶縁膜の形成工程が独立していない分、生産
効率が向上する。
【００４０】
【００４１】さらに、ＣＶＤ装置内でそのまま原料を代
えて絶縁膜を形成する場合には、特に熱酸化工程を増や
すことなく焼結の前段階で絶縁膜を形成することができ
る。
えて絶縁膜を形成する場合には、特に熱酸化工程を増や
すことなく焼結の前段階で絶縁膜を形成することができ
る。
【図面の簡単な説明】
【図１】本発明の実施例に係る誘電体分離半導体基板を
概念的に示す説明図。
概念的に示す説明図。
【図２】上記実施例に係る誘電体分離半導体基板の製造
工程における一態様を示す説明図。
工程における一態様を示す説明図。
【図３】図２の次の工程における態様を示す説明図。
【図４】図３の次の工程における態様を示す説明図。
【図５】図４の次の工程における態様を示す説明図。
【図６】図５の次の工程における態様を示す説明図。
【図７】図６の次の工程における態様を示す説明図。
【図８】図７の次の工程における態様を示す説明図。
【図９】図８の次の工程における態様を示す説明図。
【図１０】ほう素の拡散と熱酸化膜の成長の様子を示す
説明図。
説明図。
【図１１】従来のスートガラスの組成をＳｉ−Ｂ−Ｏに
した場合における熱酸化後の基板を示す説明図。
した場合における熱酸化後の基板を示す説明図。
【図１２】従来技術に係る誘電体分離半導体基板を概念
的に示す説明図。
的に示す説明図。
【図１３】シリコン及びシリコン酸化膜中におけるほう
素の拡散深さを示す特性図。
素の拡散深さを示す特性図。
【図１４】熱酸化による熱酸化膜厚さを示す特性図であ
る。
る。
１ 単結晶シリコンの島 ２ 誘電体膜 ３ 多結晶シリコン層 ４ シリコン酸化物ガラス層 ５ 支持基板 ６ 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/762
Claims (2)
- 【請求項１】 多層構造の誘電体分離半導体基板の製造
方法において、Ｖ溝付の単結晶シリコン基板のＶ溝側表
面に誘電体膜を形成し、ついで多結晶シリコン層を堆積
した後、Ｓｉ−Ｂ−Ｏスート超微粒子をバーナ走査して
前記多結晶シリコン層の上に吹き付けて堆積させ、さら
に前記Ｓｉ−Ｂ−Ｏスート超微粒子堆積層であるシリコ
ン酸化物ガラス層の上に支持基板を載置し、酸素雰囲気
で焼結して張り合わせるとともに多結晶シリコン層とシ
リコン酸化物ガラス層との界面に熱酸化膜からなる絶縁
膜を形成した後、Ｖ溝付の単結晶シリコン基板のＶ溝側
とは反対の表面からＶ溝が露出するまで単結晶シリコン
を除去して誘電体膜で分離した多数の単結晶シリコンの
島を形成することを特徴とする多層構造の誘電体分離半
導体基板の製造方法。 - 【請求項２】 多層構造の誘電体分離半導体基板の製造
方法において、Ｖ溝付の単結晶シリコン基板のＶ溝側表
面に誘電体膜を形成し、ついでＣＶＤ装置で多結晶シリ
コン層を堆積した後、ＣＶＤ装置内でそのまま原料を代
えて多結晶シリコン層上に絶縁膜を形成し、その後Ｓｉ
−Ｂ−Ｏスート超微粒子をバーナ走査し、前記絶縁膜の
上に吹き付けて堆積させ、さらに前記Ｓｉ−Ｂ−Ｏスー
ト超微粒子堆積層であるシリコン酸化物ガラス層の上に
支持基板を載置し、酸素雰囲気で焼結して張り合わせた
後、Ｖ溝付の単結晶シリコン基板のＶ溝側とは反対の表
面からＶ溝が露出するまで単結晶シリコンを除去して誘
電体膜で分離した多数の単結晶シリコンの島を形成する
ことを特徴とする多層構造の誘電体分離半導体基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03941194A JP3244097B2 (ja) | 1994-03-10 | 1994-03-10 | 多層構造の誘電体分離半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03941194A JP3244097B2 (ja) | 1994-03-10 | 1994-03-10 | 多層構造の誘電体分離半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07249679A JPH07249679A (ja) | 1995-09-26 |
| JP3244097B2 true JP3244097B2 (ja) | 2002-01-07 |
Family
ID=12552258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03941194A Expired - Fee Related JP3244097B2 (ja) | 1994-03-10 | 1994-03-10 | 多層構造の誘電体分離半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3244097B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3073082B1 (fr) * | 2017-10-31 | 2019-10-11 | Soitec | Procede de fabrication d'un film sur un support presentant une surface non plane |
-
1994
- 1994-03-10 JP JP03941194A patent/JP3244097B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07249679A (ja) | 1995-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003830B1 (ko) | 실리콘판 또는 이산화실리콘판의 접착방법 | |
| US3909332A (en) | Bonding process for dielectric isolation of single crystal semiconductor structures | |
| EP0061388B1 (en) | Binary germanium-silicon interconnect structure for integrated circuits | |
| US4433008A (en) | Doped-oxide diffusion of phosphorus using borophosphosilicate glass | |
| KR970013012A (ko) | 반도체기판 및 그의 제작방법 | |
| US4344985A (en) | Method of passivating a semiconductor device with a multi-layer passivant system by thermally growing a layer of oxide on an oxygen doped polycrystalline silicon layer | |
| JP3244097B2 (ja) | 多層構造の誘電体分離半導体基板の製造方法 | |
| JPS59126639A (ja) | 半導体装置用基板の製造方法 | |
| CN1022653C (zh) | 硅单晶薄片制造晶体管的方法 | |
| JPH08236615A (ja) | 誘電体分離基板及びその製造方法 | |
| WO2022054429A1 (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JPS62160718A (ja) | 半導体デバイスの製造方法 | |
| JPH04354165A (ja) | 太陽電池の製造方法 | |
| JPH0974055A (ja) | 複合半導体基板 | |
| JP2823115B2 (ja) | 複合半導体基板の製造方法 | |
| JPH09115790A (ja) | 複合半導体基板 | |
| JP2022067962A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JPH08213451A (ja) | 複合半導体基板およびその製造方法 | |
| JPH08264642A (ja) | 誘電体分離基板およびその製造方法 | |
| JP2735150B2 (ja) | 複合半導体基板の製造方法 | |
| JPS636138B2 (ja) | ||
| JPH08264640A (ja) | 複合半導体基板 | |
| KR850001097B1 (ko) | 고주파 반도체 소자의 제조방법 | |
| JPH07142571A (ja) | 複合半導体基板及びその製造方法 | |
| JP2809431B2 (ja) | ほう素拡散方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |