JPH08264642A - 誘電体分離基板およびその製造方法 - Google Patents
誘電体分離基板およびその製造方法Info
- Publication number
- JPH08264642A JPH08264642A JP6443695A JP6443695A JPH08264642A JP H08264642 A JPH08264642 A JP H08264642A JP 6443695 A JP6443695 A JP 6443695A JP 6443695 A JP6443695 A JP 6443695A JP H08264642 A JPH08264642 A JP H08264642A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric isolation
- substrate
- glass layer
- isolation substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 従来の誘電体分離基板における欠点を解消
し、デバイスプロセスにおいてオートドープが起こら
ず、設計どおりの電気抵抗および不純物プロファイルを
有する素子の製作が可能な誘電体分離基板を提供するこ
とを目的とする。 【構成】 相互に分離された複数の島状半導体層と、こ
れを支持する支持基板とが、ガラス層によって接合され
た誘電体分離基板において、前記ガラス層のうち、素子
形成表面に露出した部分の表面層の不純物濃度が、ガラ
ス層の内部の不純物濃度に比べ低いことを特徴とする誘
電体分離基板。
し、デバイスプロセスにおいてオートドープが起こら
ず、設計どおりの電気抵抗および不純物プロファイルを
有する素子の製作が可能な誘電体分離基板を提供するこ
とを目的とする。 【構成】 相互に分離された複数の島状半導体層と、こ
れを支持する支持基板とが、ガラス層によって接合され
た誘電体分離基板において、前記ガラス層のうち、素子
形成表面に露出した部分の表面層の不純物濃度が、ガラ
ス層の内部の不純物濃度に比べ低いことを特徴とする誘
電体分離基板。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板及びその製
造方法に係り、特に高機能あるいは高性能な半導体デバ
イスを作り込むのに適した誘電体分離方式に係る基板及
び誘電体分離技術に関する。
造方法に係り、特に高機能あるいは高性能な半導体デバ
イスを作り込むのに適した誘電体分離方式に係る基板及
び誘電体分離技術に関する。
【０００２】
【従来の技術】半導体単結晶領域を相互に分離する方法
として知られている誘電体分離技術は、標準的な接合分
離技術に比べてデバイス間の絶縁分離が極めて良好であ
り、適用回路の制限が少ないことから、高耐圧や大電流
のパワ−ＩＣに適している。典型的な誘電体分離方式と
してＥＰＩＣ（Ｅpitaxial Passivated Integrated Cir
cuit）方式が知られているが、大口径ウェハへの対応
や、製造コスト等の問題から他の方法が種々検討されて
いる。複数の半導体基板を貼り合わせて基板を製造する
ＳＯＩ（Silicon On Insulator）技術もその一つであ
る。基板の貼り合わせ方法としては、例えば、特開昭６
１−２４２０３３号公報、特開昭６２−１７７９３８号
公報に開示された方法がある。
として知られている誘電体分離技術は、標準的な接合分
離技術に比べてデバイス間の絶縁分離が極めて良好であ
り、適用回路の制限が少ないことから、高耐圧や大電流
のパワ−ＩＣに適している。典型的な誘電体分離方式と
してＥＰＩＣ（Ｅpitaxial Passivated Integrated Cir
cuit）方式が知られているが、大口径ウェハへの対応
や、製造コスト等の問題から他の方法が種々検討されて
いる。複数の半導体基板を貼り合わせて基板を製造する
ＳＯＩ（Silicon On Insulator）技術もその一つであ
る。基板の貼り合わせ方法としては、例えば、特開昭６
１−２４２０３３号公報、特開昭６２−１７７９３８号
公報に開示された方法がある。
【０００３】
【発明が解決しようとする課題】従来の、この種の貼り
合わせ方法によって製造される基板は、図１に示すよう
に、通常はＳｉＯ2 等の絶縁膜で覆われた島状半導体層
がガラス層によって支持基板に接合されている。この製
造法によれば、反りの少ない大口径ウェハを比較的低コ
ストで得ることができるが、まだ問題が残されている。
合わせ方法によって製造される基板は、図１に示すよう
に、通常はＳｉＯ2 等の絶縁膜で覆われた島状半導体層
がガラス層によって支持基板に接合されている。この製
造法によれば、反りの少ない大口径ウェハを比較的低コ
ストで得ることができるが、まだ問題が残されている。
【０００４】即ち、このような構成では、最終的に得ら
れる誘電体分離基板の表面にガラス層が露出するので、
ガラス層に含まれるホウ素、リン等の不純物がその後の
デバイスプロセス中に周囲に拡散して炉を汚染したり、
素子部表面から不純物が素子形成用の半導体層に拡散す
る現象（オートドープ）が起こりやすく、所定の電気特
性および所定の不純物プロファイルが得られない場合が
ある。
れる誘電体分離基板の表面にガラス層が露出するので、
ガラス層に含まれるホウ素、リン等の不純物がその後の
デバイスプロセス中に周囲に拡散して炉を汚染したり、
素子部表面から不純物が素子形成用の半導体層に拡散す
る現象（オートドープ）が起こりやすく、所定の電気特
性および所定の不純物プロファイルが得られない場合が
ある。
【０００５】また、さらに特公昭５８−４５１８２号公
報には、絶縁膜とガラス層の間にポリシリコン層を設
け、ガラス層からの不純物が島状半導体層に拡散するの
を妨ぐ効果を有する誘電体分離基板についての記載があ
る。この基板では、確かに素子形成領域である島状半導
体層内への拡散は少ないとしても、ポリシリコン中には
不純物が拡散して抵抗値を低下させるので、各島状半導
体層の間での絶縁分離性が悪化することがある。また、
特にポリシリコンの粒界には不純物が存在するが、洗浄
しても除去することが困難であり、ポリシリコンが素子
部表面に露出していると前述のオートドープと同様な現
象が起こり問題である。さらに、ポリシリコン層を設け
ることにより、内部応力が大きくなるため、反りが大き
くなることもある。
報には、絶縁膜とガラス層の間にポリシリコン層を設
け、ガラス層からの不純物が島状半導体層に拡散するの
を妨ぐ効果を有する誘電体分離基板についての記載があ
る。この基板では、確かに素子形成領域である島状半導
体層内への拡散は少ないとしても、ポリシリコン中には
不純物が拡散して抵抗値を低下させるので、各島状半導
体層の間での絶縁分離性が悪化することがある。また、
特にポリシリコンの粒界には不純物が存在するが、洗浄
しても除去することが困難であり、ポリシリコンが素子
部表面に露出していると前述のオートドープと同様な現
象が起こり問題である。さらに、ポリシリコン層を設け
ることにより、内部応力が大きくなるため、反りが大き
くなることもある。
【０００６】本発明は、上記の従来の誘電体分離基板に
おける欠点を解消し、その後のデバイスプロセスにおい
てオートドープが起こらず、設計どおりの電気抵抗およ
び不純物プロファイルを有する素子の製作が可能な誘電
体分離基板を提供することを目的とする。
おける欠点を解消し、その後のデバイスプロセスにおい
てオートドープが起こらず、設計どおりの電気抵抗およ
び不純物プロファイルを有する素子の製作が可能な誘電
体分離基板を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、相互に分離さ
れた複数の島状半導体層と、これを支持する支持基板と
が、ガラス層によって接合された誘電体分離基板におい
て、前記ガラス層のうち、素子形成表面に露出した部分
の表面層の不純物濃度が、ガラス層の内部の不純物濃度
に比べ低いことを特徴とする誘電体分離基板に関する。
れた複数の島状半導体層と、これを支持する支持基板と
が、ガラス層によって接合された誘電体分離基板におい
て、前記ガラス層のうち、素子形成表面に露出した部分
の表面層の不純物濃度が、ガラス層の内部の不純物濃度
に比べ低いことを特徴とする誘電体分離基板に関する。
【０００８】さらに本発明はまた、誘電体分離基板の製
造方法であって、相互に分離された複数の島状半導体層
と、これを支持する支持基板とが、ガラス層によって接
合された誘電体分離基板の素子形成表面を、高純度酸化
シリコン層で覆う工程と、熱処理工程と、前記高純度酸
化シリコン層を除去する工程とを有することを特徴とす
る誘電体分離基板の製造方法に関する。
造方法であって、相互に分離された複数の島状半導体層
と、これを支持する支持基板とが、ガラス層によって接
合された誘電体分離基板の素子形成表面を、高純度酸化
シリコン層で覆う工程と、熱処理工程と、前記高純度酸
化シリコン層を除去する工程とを有することを特徴とす
る誘電体分離基板の製造方法に関する。
【０００９】本発明の誘電体分離基板についてさらに説
明すると、図２に示すように島状に分離された半導体層
１１がガラス層１３によって支持基板１５に接合されて
いる。ガラス層の一部は素子形成表面（図の上面）に露
出しており、各島状半導体層を分離している。島状半導
体層とガラス層が接触する界面は、通常、図のように熱
酸化膜を含む絶縁膜１２で覆われている。このガラス層
は、ホウ素等のＰ型不純物を含んだＳｉＯ2 （酸化シリ
コン）からなり、例えばホウ素を含む場合は、Ｓｉ／Ｂ
比（モル比）で１．２〜４程度である。
明すると、図２に示すように島状に分離された半導体層
１１がガラス層１３によって支持基板１５に接合されて
いる。ガラス層の一部は素子形成表面（図の上面）に露
出しており、各島状半導体層を分離している。島状半導
体層とガラス層が接触する界面は、通常、図のように熱
酸化膜を含む絶縁膜１２で覆われている。このガラス層
は、ホウ素等のＰ型不純物を含んだＳｉＯ2 （酸化シリ
コン）からなり、例えばホウ素を含む場合は、Ｓｉ／Ｂ
比（モル比）で１．２〜４程度である。
【００１０】本発明では、素子形成表面に露出したガラ
ス層の表面層１７における該不純物濃度が低くなってい
ることが特徴である。尚、ここで表面層とは、表面から
深さ０μｍ〜約１μｍ程度をいう。この範囲が、その後
の熱処理において不純物が表面から拡散するのに特に関
与するのである。本発明では、表面から深さ０μｍの不
純物濃度が１０18atoms/cm3 以下で表面から深さ１．０
μｍの不純物濃度が１０20atoms/cm3 以下、特に好まし
くは表面から深さ０μｍの不純物濃度が１０16atoms/cm
3 以下、表面から深さ１．０μｍの不純物濃度が１０19
atoms/cm3 以下である。
ス層の表面層１７における該不純物濃度が低くなってい
ることが特徴である。尚、ここで表面層とは、表面から
深さ０μｍ〜約１μｍ程度をいう。この範囲が、その後
の熱処理において不純物が表面から拡散するのに特に関
与するのである。本発明では、表面から深さ０μｍの不
純物濃度が１０18atoms/cm3 以下で表面から深さ１．０
μｍの不純物濃度が１０20atoms/cm3 以下、特に好まし
くは表面から深さ０μｍの不純物濃度が１０16atoms/cm
3 以下、表面から深さ１．０μｍの不純物濃度が１０19
atoms/cm3 以下である。
【００１１】図２においては、ガラス層は素子形成表面
だけでなく、端部においても表面に露出しているが、端
部に露出したガラス層の表面層の不純物濃度も、素子形
成表面と同様に低減されていても良い。
だけでなく、端部においても表面に露出しているが、端
部に露出したガラス層の表面層の不純物濃度も、素子形
成表面と同様に低減されていても良い。
【００１２】
【作用】本発明では、誘電体分離基板表面に露出してい
るガラス層の表面層において、ホウ素等のＰ型不純物濃
度が低くなっている。従って、その後のデバイスプロセ
スで加熱処理を行っても、ガラス層の表面層から不純物
が外部に拡散することがない。即ち、通常の加熱処理温
度および時間では、表面層の不純物のみが外部拡散に関
与するが、本発明では表面層の不純物濃度が極めて低い
ので不純物が外部に拡散することがない。また、ガラス
層の内層の不純物が外部にまで拡散するには、先ず表面
層まで拡散したのちに外部に拡散することになるが、表
面層にまで拡散するのに時間を要するので通常のプロセ
ス温度および時間では内層の不純物が外部に拡散するこ
とはない。従って本発明によれば、その後のデバイスプ
ロセスで加熱処理を行っても、不純物が周囲に拡散して
炉を汚染したりする事がなく、オートドープも起こらな
いので、素子を形成する半導体層において所定の電気特
性および所定の不純物プロファイルを得ることができ
る。
るガラス層の表面層において、ホウ素等のＰ型不純物濃
度が低くなっている。従って、その後のデバイスプロセ
スで加熱処理を行っても、ガラス層の表面層から不純物
が外部に拡散することがない。即ち、通常の加熱処理温
度および時間では、表面層の不純物のみが外部拡散に関
与するが、本発明では表面層の不純物濃度が極めて低い
ので不純物が外部に拡散することがない。また、ガラス
層の内層の不純物が外部にまで拡散するには、先ず表面
層まで拡散したのちに外部に拡散することになるが、表
面層にまで拡散するのに時間を要するので通常のプロセ
ス温度および時間では内層の不純物が外部に拡散するこ
とはない。従って本発明によれば、その後のデバイスプ
ロセスで加熱処理を行っても、不純物が周囲に拡散して
炉を汚染したりする事がなく、オートドープも起こらな
いので、素子を形成する半導体層において所定の電気特
性および所定の不純物プロファイルを得ることができ
る。
【００１３】本発明の製造方法においては、表面に露出
したガラス層を高純度酸化シリコン層で覆い、次いで加
熱処理を行う。この工程により、ガラス層の表面層に存
在する不純物は、拡散により、高純度酸化シリコン層に
移動する。この結果ガラス層の表面層の不純物濃度が低
下する。ついでこの高純度酸化シリコン層を除去する
と、ガラス層の表面層の不純物濃度が低下した誘電体分
離基板を得ることができる。
したガラス層を高純度酸化シリコン層で覆い、次いで加
熱処理を行う。この工程により、ガラス層の表面層に存
在する不純物は、拡散により、高純度酸化シリコン層に
移動する。この結果ガラス層の表面層の不純物濃度が低
下する。ついでこの高純度酸化シリコン層を除去する
と、ガラス層の表面層の不純物濃度が低下した誘電体分
離基板を得ることができる。
【００１４】本発明では、さらに端部をも高純度酸化シ
リコン層で覆い、次いで加熱処理を行うことにより端部
のガラス層の表面層の不純物濃度をも低下させることが
できる。
リコン層で覆い、次いで加熱処理を行うことにより端部
のガラス層の表面層の不純物濃度をも低下させることが
できる。
【００１５】
【実施例】以下実施例に基づいて図面を参照しながら本
発明を具体的に説明する。図３（ａ）に示すような、絶
縁膜（ＳｉＯ2 （熱酸化膜））１２で覆われた島状半導
体層１１がガラス層１３によって支持基板１５に接合さ
れている誘電体分離基板を用意する。この基板は例えば
特開昭６１−２４２０３３号公報に記載されているよう
にして製造することができる。即ち、シリコン基板の表
面に分離用のＶ溝を形成した後、基板を熱酸化してＶ溝
の表面に絶縁膜１２としてＳｉＯ2 膜（熱酸化膜）を形
成する。次いで、この表面に、ケイ素化合物を主成分と
する原料を酸水素炎中で燃焼させることで得られるＳｉ
Ｏ2 を主成分とするすす状物質を堆積する。具体的に
は、例えば、ガス状のＳｉＣｌ4 （供給量２１０ｍｌ／
ｍｉｎ）及びガス状のＢＣｌ3 （供給量１０５ｍｌ／ｍ
ｉｎ）を、水素（０．８５ｌ／ｍｉｎ）と酸素（５ｌ／
ｍｉｎ）からなる燃焼炎（酸水素炎）中に供給し、分解
して得られるすす状物質を、Ｖ溝の付いた半導体基板表
面に２００μｍの厚さで堆積させる。そして、別に用意
した支持基板であるシリコン基板１５を、すす状物質の
堆積の上に重ね合わせ、加熱炉内において、酸素雰囲気
中等で１２８０℃に昇温し加熱すると、すす状物質が焼
結し、厚さ２０μｍまで体積収縮すると同時に均一にガ
ラス化しガラス層１３ができるとともに、、二枚のシリ
コン基板同士が均一に貼り合わされる。最後に、前記半
導体基板を裏面から、前記の溝が露出するまで、即ちガ
ラス層が露出するまで研磨すると、前記半導体基板が素
子形成領域として互いに島状に分離され、複数の島状半
導体層１１を有する誘電体分離基板が得られる。
発明を具体的に説明する。図３（ａ）に示すような、絶
縁膜（ＳｉＯ2 （熱酸化膜））１２で覆われた島状半導
体層１１がガラス層１３によって支持基板１５に接合さ
れている誘電体分離基板を用意する。この基板は例えば
特開昭６１−２４２０３３号公報に記載されているよう
にして製造することができる。即ち、シリコン基板の表
面に分離用のＶ溝を形成した後、基板を熱酸化してＶ溝
の表面に絶縁膜１２としてＳｉＯ2 膜（熱酸化膜）を形
成する。次いで、この表面に、ケイ素化合物を主成分と
する原料を酸水素炎中で燃焼させることで得られるＳｉ
Ｏ2 を主成分とするすす状物質を堆積する。具体的に
は、例えば、ガス状のＳｉＣｌ4 （供給量２１０ｍｌ／
ｍｉｎ）及びガス状のＢＣｌ3 （供給量１０５ｍｌ／ｍ
ｉｎ）を、水素（０．８５ｌ／ｍｉｎ）と酸素（５ｌ／
ｍｉｎ）からなる燃焼炎（酸水素炎）中に供給し、分解
して得られるすす状物質を、Ｖ溝の付いた半導体基板表
面に２００μｍの厚さで堆積させる。そして、別に用意
した支持基板であるシリコン基板１５を、すす状物質の
堆積の上に重ね合わせ、加熱炉内において、酸素雰囲気
中等で１２８０℃に昇温し加熱すると、すす状物質が焼
結し、厚さ２０μｍまで体積収縮すると同時に均一にガ
ラス化しガラス層１３ができるとともに、、二枚のシリ
コン基板同士が均一に貼り合わされる。最後に、前記半
導体基板を裏面から、前記の溝が露出するまで、即ちガ
ラス層が露出するまで研磨すると、前記半導体基板が素
子形成領域として互いに島状に分離され、複数の島状半
導体層１１を有する誘電体分離基板が得られる。
【００１６】次いで、図３（ｂ）に示すように、素子形
成表面に高純度酸化シリコン層を形成する。この高純度
酸化シリコン層は、高純度のＳｉＯ2 からなり、不純物
を含まず、また、含んでいたとしても１０14atoms/cm3
以下であるようなものが好ましい。また、高純度酸化シ
リコン層は、熱酸化以外の方法で成膜させることが好ま
しい。高温を必要とする成膜プロセスを用いると、成膜
時にオートドープが起こるので、５００℃程度以下の低
温で製膜できるプロセスを採用するのが特に好ましい。
このような方法としては、プラズマＣＶＤ（chemical v
apour deposition）、蒸着、有機シリコン化合物のオゾ
ン存在下での熱化学分解法等のプロセスを挙げることが
できる。
成表面に高純度酸化シリコン層を形成する。この高純度
酸化シリコン層は、高純度のＳｉＯ2 からなり、不純物
を含まず、また、含んでいたとしても１０14atoms/cm3
以下であるようなものが好ましい。また、高純度酸化シ
リコン層は、熱酸化以外の方法で成膜させることが好ま
しい。高温を必要とする成膜プロセスを用いると、成膜
時にオートドープが起こるので、５００℃程度以下の低
温で製膜できるプロセスを採用するのが特に好ましい。
このような方法としては、プラズマＣＶＤ（chemical v
apour deposition）、蒸着、有機シリコン化合物のオゾ
ン存在下での熱化学分解法等のプロセスを挙げることが
できる。
【００１７】この高純度酸化シリコン層の厚さとして
は、０．２μｍ以上あれば良い。薄すぎると、ガラス層
の表面層の不純物濃度を十分に低下させることができな
いからである。厚すぎると除去に時間を要するので、通
常は１μｍ程度以下である。
は、０．２μｍ以上あれば良い。薄すぎると、ガラス層
の表面層の不純物濃度を十分に低下させることができな
いからである。厚すぎると除去に時間を要するので、通
常は１μｍ程度以下である。
【００１８】ここでは、有機シリコン化合物のオゾン存
在下での熱化学分解法（ＣＶＤ法、化学気相堆積法）に
よって０．３μｍの厚さで高純度酸化シリコン層を形成
した例を説明する。即ち、例えばテトラエトキシシラン
等の有機シリコン化合物とオゾンの混合ガスを反応管中
に供給すると、反応管中に保持した３００℃〜６００℃
に加熱したシリコン基板表面で反応が起こり酸化シリコ
ンが生成する。この酸化シリコンが積み重なって高純度
酸化シリコン層となる。このようにして得られる高純度
酸化シリコン層は、不純物が非常に少なく、電気的に絶
縁体である石英に近い特徴を有する層である。
在下での熱化学分解法（ＣＶＤ法、化学気相堆積法）に
よって０．３μｍの厚さで高純度酸化シリコン層を形成
した例を説明する。即ち、例えばテトラエトキシシラン
等の有機シリコン化合物とオゾンの混合ガスを反応管中
に供給すると、反応管中に保持した３００℃〜６００℃
に加熱したシリコン基板表面で反応が起こり酸化シリコ
ンが生成する。この酸化シリコンが積み重なって高純度
酸化シリコン層となる。このようにして得られる高純度
酸化シリコン層は、不純物が非常に少なく、電気的に絶
縁体である石英に近い特徴を有する層である。
【００１９】次いで図３（ｃ）に示すように、熱処理を
行うとガラス層の表面層の不純物が高純度酸化シリコン
層に拡散・移動し、ガラス層の表面層の不純物濃度が低
下する。熱処理は１０００℃以上、好ましくは１１００
℃以上で行う。高温で行った方が処理時間が短くて済む
からである。しかし、余り高温ではガラス層が溶融して
島状半導体層が動く場合があるので、通常は１３００℃
以下で行う。処理時間は、処理温度によって異なるが、
１１００℃で行う場合は２時間程度である。
行うとガラス層の表面層の不純物が高純度酸化シリコン
層に拡散・移動し、ガラス層の表面層の不純物濃度が低
下する。熱処理は１０００℃以上、好ましくは１１００
℃以上で行う。高温で行った方が処理時間が短くて済む
からである。しかし、余り高温ではガラス層が溶融して
島状半導体層が動く場合があるので、通常は１３００℃
以下で行う。処理時間は、処理温度によって異なるが、
１１００℃で行う場合は２時間程度である。
【００２０】次いで、図３（ｄ）に示すように、表面の
高純度酸化シリコン層を除去する。除去の手段は特に制
限はないが、例えば、水１０部に５０％のフッ化水素水
１部を加えたエッチング液に図３（ｃ）の状態の基板を
５分間程度浸漬することによって、高純度酸化シリコン
層を取り除くことができる。
高純度酸化シリコン層を除去する。除去の手段は特に制
限はないが、例えば、水１０部に５０％のフッ化水素水
１部を加えたエッチング液に図３（ｃ）の状態の基板を
５分間程度浸漬することによって、高純度酸化シリコン
層を取り除くことができる。
【００２１】この実施例によって製造した基板のガラス
層のホウ素濃度を測定した。この結果を図４に示した。
ホウ素の測定は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏ
ｎＭａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ、２次イオン質
量分析法）によって行った。尚、当初のガラス層の組成
は、Ｓｉ／Ｂ比が１．８であり、島状のシリコン層はＮ
型シリコンである。
層のホウ素濃度を測定した。この結果を図４に示した。
ホウ素の測定は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏ
ｎＭａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ、２次イオン質
量分析法）によって行った。尚、当初のガラス層の組成
は、Ｓｉ／Ｂ比が１．８であり、島状のシリコン層はＮ
型シリコンである。
【００２２】図４から明らかに、ガラス層の表面層の不
純物濃度が十分に低下していることが判る。また、この
図４中の比較例は、実施例において最初に用意した誘電
体分離基板（図３（ａ））と同一のものである。
純物濃度が十分に低下していることが判る。また、この
図４中の比較例は、実施例において最初に用意した誘電
体分離基板（図３（ａ））と同一のものである。
【００２３】〔デバイス工程での評価〕次に、本発明の
誘電体分離基板の効果を実際のデバイスプロセスによっ
て示す。ここでは、通常のデバイスプロセスの第一工程
で行われることが多い熱酸化膜形成工程を取り上げて説
明する。
誘電体分離基板の効果を実際のデバイスプロセスによっ
て示す。ここでは、通常のデバイスプロセスの第一工程
で行われることが多い熱酸化膜形成工程を取り上げて説
明する。
【００２４】先の実施例で製造した本発明の誘電体分離
基板と、比較例として示した従来の誘電体分離基板の両
者を、酸素と水蒸気の存在下、１１００℃の温度で処理
し、島状シリコン層の表面に熱酸化膜を０．５μｍの厚
さで形成した（図５）。
基板と、比較例として示した従来の誘電体分離基板の両
者を、酸素と水蒸気の存在下、１１００℃の温度で処理
し、島状シリコン層の表面に熱酸化膜を０．５μｍの厚
さで形成した（図５）。
【００２５】この工程でのオートドープの程度を調べる
ために、島状シリコン層中のホウ素の濃度を測定した。
この結果は図６に示すように、実施例ではシリコン層の
表面でもホウ素濃度が１０14atoms/cm3 以下（測定限
界）であり、オートドープが起きていないのに対し、比
較例では熱酸化膜及びシリコン層の表面にホウ素が拡散
しておりオートドープが起こっていることが判る。
ために、島状シリコン層中のホウ素の濃度を測定した。
この結果は図６に示すように、実施例ではシリコン層の
表面でもホウ素濃度が１０14atoms/cm3 以下（測定限
界）であり、オートドープが起きていないのに対し、比
較例では熱酸化膜及びシリコン層の表面にホウ素が拡散
しておりオートドープが起こっていることが判る。
【００２６】また島状シリコン層の表面のＰ型Ｎ型を調
べたところ、実施例では初期と同様にＮ型であったが、
比較例ではＰ型となっていた。即ち、比較例ではオート
ドープによってホウ素が拡散した結果、Ｐ型からＮ型に
反転しており所定の素子が得られないことが示された。
べたところ、実施例では初期と同様にＮ型であったが、
比較例ではＰ型となっていた。即ち、比較例ではオート
ドープによってホウ素が拡散した結果、Ｐ型からＮ型に
反転しており所定の素子が得られないことが示された。
【００２７】
【発明の効果】本発明では、誘電体分離基板表面に露出
しているガラス層の表面層において、ホウ素等のＰ型不
純物濃度が低い。そこで、その後のデバイスプロセスで
加熱処理を行っても、ガラス層の表面層から不純物が外
部に拡散することがないので、不純物が周囲に拡散して
炉を汚染したりする事がなく、オートドープも起こらな
い。本発明によれば分離基板を用いると、その後のデバ
イスプロセスにおいてオートドープが起こらず、設計ど
おりの電気抵抗および不純物プロファイルを有する素子
の製作が可能な誘電体分離基板を提供することができ
る。
しているガラス層の表面層において、ホウ素等のＰ型不
純物濃度が低い。そこで、その後のデバイスプロセスで
加熱処理を行っても、ガラス層の表面層から不純物が外
部に拡散することがないので、不純物が周囲に拡散して
炉を汚染したりする事がなく、オートドープも起こらな
い。本発明によれば分離基板を用いると、その後のデバ
イスプロセスにおいてオートドープが起こらず、設計ど
おりの電気抵抗および不純物プロファイルを有する素子
の製作が可能な誘電体分離基板を提供することができ
る。
【００２８】本発明の製造方法においては、表面に露出
したガラス層を高純度酸化シリコン層で覆い、次いで加
熱処理を行うとういう簡単な工程により、ガラス層の表
面層に存在する不純物を低下させることができる。
したガラス層を高純度酸化シリコン層で覆い、次いで加
熱処理を行うとういう簡単な工程により、ガラス層の表
面層に存在する不純物を低下させることができる。
【図１】従来の誘電体分離技術によって製造された誘電
体分離基板を示す図である。
体分離基板を示す図である。
【図２】本発明の１つの実施態様を示す図である。
【図３】本発明の製造工程を示す図である。
【図４】実施例によって製造したの誘電体分離基板、お
よび比較例の誘電体分離基板のガラス層中のホウ素濃度
を示す図である。
よび比較例の誘電体分離基板のガラス層中のホウ素濃度
を示す図である。
【図５】実施例によって製造したの誘電体分離基板、お
よび比較例の誘電体分離基板に対し、熱酸化膜形成の工
程を施した基板を示す図である。
よび比較例の誘電体分離基板に対し、熱酸化膜形成の工
程を施した基板を示す図である。
【図６】実施例によって製造したの誘電体分離基板、お
よび比較例の誘電体分離基板に対し、熱酸化膜形成した
後、シリコン層中のホウ素濃度を測定した結果を示す図
である。
よび比較例の誘電体分離基板に対し、熱酸化膜形成した
後、シリコン層中のホウ素濃度を測定した結果を示す図
である。
１１ 島状半導体層 １２ 絶縁膜 １３ ガラス層 １４ 高純度酸化シリコン層 １５ 支持基板 １６ 熱酸化膜 １７ ガラス層の表面層
Claims (2)
- 【請求項１】 相互に分離された複数の島状半導体層
と、これを支持する支持基板とが、ガラス層によって接
合された誘電体分離基板において、 前記ガラス層のうち、素子形成表面に露出した部分の表
面層の不純物濃度が、ガラス層の内部の不純物濃度に比
べ低いことを特徴とする誘電体分離基板。 - 【請求項２】 相互に分離された複数の島状半導体層
と、これを支持する支持基板とが、ガラス層によって接
合された誘電体分離基板の素子形成表面を、 高純度酸化シリコン層で覆う工程と、 熱処理工程と、 前記高純度酸化シリコン層を除去する工程とを有するこ
とを特徴とする請求項１に記載の誘電体分離基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6443695A JPH08264642A (ja) | 1995-03-23 | 1995-03-23 | 誘電体分離基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6443695A JPH08264642A (ja) | 1995-03-23 | 1995-03-23 | 誘電体分離基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264642A true JPH08264642A (ja) | 1996-10-11 |
Family
ID=13258233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6443695A Pending JPH08264642A (ja) | 1995-03-23 | 1995-03-23 | 誘電体分離基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08264642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019531249A (ja) * | 2016-09-29 | 2019-10-31 | コーニング インコーポレイテッド | レーザ加熱によるガラス物品の組成変更およびその製造方法 |
-
1995
- 1995-03-23 JP JP6443695A patent/JPH08264642A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019531249A (ja) * | 2016-09-29 | 2019-10-31 | コーニング インコーポレイテッド | レーザ加熱によるガラス物品の組成変更およびその製造方法 |
| US11236017B2 (en) | 2016-09-29 | 2022-02-01 | Corning Incorporated | Compositional modification of glass articles through laser heating and methods for making the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771016A (en) | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor | |
| EP0061388B1 (en) | Binary germanium-silicon interconnect structure for integrated circuits | |
| US3886569A (en) | Simultaneous double diffusion into a semiconductor substrate | |
| US4978379A (en) | Method of joining semiconductor substrates | |
| JPH08264642A (ja) | 誘電体分離基板およびその製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| KR930010973B1 (ko) | Soi 웨이퍼의 제조방법 | |
| JP3244097B2 (ja) | 多層構造の誘電体分離半導体基板の製造方法 | |
| JPH08264641A (ja) | 誘電体分離基板およびその製造方法 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| JPH08264635A (ja) | 誘電体分離基板の製造方法 | |
| JP4023367B2 (ja) | 半導体膜形成方法、及び半導体膜製造方法 | |
| JPH065618A (ja) | バイポーラ型トランジスタの製造方法 | |
| JP2022067962A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JPH05259154A (ja) | 半導体装置の製造方法 | |
| JPH0974055A (ja) | 複合半導体基板 | |
| JPS636138B2 (ja) | ||
| JP2022046971A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| US5714406A (en) | Method for forming film on semiconductor substrate by thermal CVD method | |
| JPH05152235A (ja) | 半導体基板の製造方法 | |
| JPH09115790A (ja) | 複合半導体基板 | |
| JPS62219916A (ja) | 半導体装置の製造方法 | |
| JPH08264640A (ja) | 複合半導体基板 | |
| CN110391173A (zh) | 绝缘体上覆硅基板的制造方法及半导体装置 | |
| JPH0374842A (ja) | 半導体装置の製造方法 |