JPH05152235A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH05152235A JPH05152235A JP31291791A JP31291791A JPH05152235A JP H05152235 A JPH05152235 A JP H05152235A JP 31291791 A JP31291791 A JP 31291791A JP 31291791 A JP31291791 A JP 31291791A JP H05152235 A JPH05152235 A JP H05152235A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- silicon
- substrate
- resistance
- vacuum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 バイポーラトランジスタの基板として用いら
れる高抵抗の半導体基板の製造方法に関し、シリコン中
の不純物を外方拡散させることによりシリコンの純度を
向上させ，廉価な比抵抗の低いシリコン基板を高抵抗基
板に変換することを目的とする。 【構成】 硼素及び／又は燐を含むシリコン基板を減圧
された水素雰囲気中で９５０℃以上に加熱することを特
徴として構成する。
れる高抵抗の半導体基板の製造方法に関し、シリコン中
の不純物を外方拡散させることによりシリコンの純度を
向上させ，廉価な比抵抗の低いシリコン基板を高抵抗基
板に変換することを目的とする。 【構成】 硼素及び／又は燐を含むシリコン基板を減圧
された水素雰囲気中で９５０℃以上に加熱することを特
徴として構成する。
Description
【０００１】
【産業上の利用分野】本発明はバイポーラトランジスタ
の基板として用いられる高抵抗の半導体基板の製造方法
に関する。
の基板として用いられる高抵抗の半導体基板の製造方法
に関する。
【０００２】バイポーラトランジスタを形成する基板
は，コレクタ容量の低減，コレクタ耐圧の向上のために
高抵抗のシリコン基板であることが必要である。しか
し，シリコン中の不純物を，特に硼素と燐を除去するこ
とが困難なことから，高抵抗のシリコン基板は高価であ
る。
は，コレクタ容量の低減，コレクタ耐圧の向上のために
高抵抗のシリコン基板であることが必要である。しか
し，シリコン中の不純物を，特に硼素と燐を除去するこ
とが困難なことから，高抵抗のシリコン基板は高価であ
る。
【０００３】このため，比較的抵抗の低い廉価なシリコ
ン基板を高抵抗の基板に変換する方法が求められてい
る。
ン基板を高抵抗の基板に変換する方法が求められてい
る。
【０００４】
【従来の技術】従来，高抵抗の半導体基板は, 比抵抗が
略２００Ωcm以上のポリシリコンを原料として，ＦＺ法
により製造されるのが普通である。かかるＦＺ法によれ
ば不純物の混入が少なく，高抵抗のシリコン単結晶を製
造することができる。
略２００Ωcm以上のポリシリコンを原料として，ＦＺ法
により製造されるのが普通である。かかるＦＺ法によれ
ば不純物の混入が少なく，高抵抗のシリコン単結晶を製
造することができる。
【０００５】しかし，原料のポリシリコンは燐，硼素を
含むから，前もってこれらの不純物をフローテングゾー
ン法を繰り返して除去する必要がある。このため，高抵
抗のシリコン基板は非常に高価である。
含むから，前もってこれらの不純物をフローテングゾー
ン法を繰り返して除去する必要がある。このため，高抵
抗のシリコン基板は非常に高価である。
【０００６】他方，通常の半導体集積回路には廉価なＣ
Ｚ法により製造されるＣＺシリコン単結晶が用いられ
る。しかし，ＣＺ法では単結晶製造中の汚染を避けるこ
とができず，特定伝導型の高抵抗基板を，例えば１００
Ωcm以上の比抵抗を有するシリコン基板を一定範囲の抵
抗値に制御して安定に製造することは難しい。このた
め，廉価なシリコン基板として比抵抗が数十Ωcmと低抵
抗のものが広く製造され，使用されている。
Ｚ法により製造されるＣＺシリコン単結晶が用いられ
る。しかし，ＣＺ法では単結晶製造中の汚染を避けるこ
とができず，特定伝導型の高抵抗基板を，例えば１００
Ωcm以上の比抵抗を有するシリコン基板を一定範囲の抵
抗値に制御して安定に製造することは難しい。このた
め，廉価なシリコン基板として比抵抗が数十Ωcmと低抵
抗のものが広く製造され，使用されている。
【０００７】
【発明が解決しようとする課題】上述したように従来の
方法で製造されたシリコン基板は，高抵抗のものは高価
であり，他方廉価なものは比抵抗が低いという問題があ
る。
方法で製造されたシリコン基板は，高抵抗のものは高価
であり，他方廉価なものは比抵抗が低いという問題があ
る。
【０００８】本発明は，シリコン中の不純物を外方拡散
させることによりシリコンの純度を向上させ，廉価な比
抵抗の低いシリコン基板を高抵抗基板に変換する半導体
基板の製造方法を提供することを目的とする。
させることによりシリコンの純度を向上させ，廉価な比
抵抗の低いシリコン基板を高抵抗基板に変換する半導体
基板の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
の本発明の構成は，硼素及び／又は燐を含むシリコン基
板を減圧された水素ガス又は水素の混合ガス雰囲気中で
９５０℃以上に加熱することを特徴として構成する。
の本発明の構成は，硼素及び／又は燐を含むシリコン基
板を減圧された水素ガス又は水素の混合ガス雰囲気中で
９５０℃以上に加熱することを特徴として構成する。
【００１０】
【作用】シリコン基板を熱処理することによりシリコン
中の不純物が外方拡散してシリコン基板の純度が向上す
ることは広く知られている。しかし，通常の不活性ガス
の雰囲気中では，シリコン中の不純物の拡散速度が極め
て小さいために，外方拡散により純度が向上する範囲は
基板表面から数十μｍの範囲に限られている。従って，
数百μｍの厚さのシリコン基板の全体，或いはバイポー
ラトランジスタ回路やＣＭＯＳトランジスタ回路が形成
される深さまでの層を高純度化するには至らなかった。
中の不純物が外方拡散してシリコン基板の純度が向上す
ることは広く知られている。しかし，通常の不活性ガス
の雰囲気中では，シリコン中の不純物の拡散速度が極め
て小さいために，外方拡散により純度が向上する範囲は
基板表面から数十μｍの範囲に限られている。従って，
数百μｍの厚さのシリコン基板の全体，或いはバイポー
ラトランジスタ回路やＣＭＯＳトランジスタ回路が形成
される深さまでの層を高純度化するには至らなかった。
【００１１】本発明では，熱処理の雰囲気に水素ガス又
は水素を含むガスを用いる。雰囲気に水素を含むとき，
９５０℃以上の熱処理温度において，水素を含まない通
常の雰囲気で行う熱処理よりもシリコン中の不純物の拡
散速度が大きくなるのである。本発明の発明者の行った
実験によれば，９５０℃，１５分間の熱処理により通常
よりも略１０倍厚い外方拡散により高純度化した層が形
成された。
は水素を含むガスを用いる。雰囲気に水素を含むとき，
９５０℃以上の熱処理温度において，水素を含まない通
常の雰囲気で行う熱処理よりもシリコン中の不純物の拡
散速度が大きくなるのである。本発明の発明者の行った
実験によれば，９５０℃，１５分間の熱処理により通常
よりも略１０倍厚い外方拡散により高純度化した層が形
成された。
【００１２】従って，数百μｍの厚さのＣＺシリコン基
板であっても，適当な温度と時間，例えば１０００℃，
３時間の熱処理によりシリコン基板は高純度化され，１
００Ωcm以上の比抵抗を有する高抵抗半導体基板とな
る。
板であっても，適当な温度と時間，例えば１０００℃，
３時間の熱処理によりシリコン基板は高純度化され，１
００Ωcm以上の比抵抗を有する高抵抗半導体基板とな
る。
【００１３】
【実施例】本発明を実施例を参照して説明する。厚さ６
００μｍ，直径１００mm，硼素を添加した比抵抗４０Ω
cmの片面が研磨されたＣＺシリコン基板を，弗酸に浸漬
して表面の酸化膜を除去した後，真空加熱炉に設置す
る。
００μｍ，直径１００mm，硼素を添加した比抵抗４０Ω
cmの片面が研磨されたＣＺシリコン基板を，弗酸に浸漬
して表面の酸化膜を除去した後，真空加熱炉に設置す
る。
【００１４】次いで，真空加熱炉を１０-6Torrの真空と
した後，水素ガスを導入して５０Torrに保つ。次いで，
シリコン基板を１０００℃に３０分間保持する。その後
冷却して真空加熱炉から取り出す。
した後，水素ガスを導入して５０Torrに保つ。次いで，
シリコン基板を１０００℃に３０分間保持する。その後
冷却して真空加熱炉から取り出す。
【００１５】かかる処理により製造されたシリコン基板
は１００Ωcmの比抵抗を有した。従って，バイポーラト
ランジスタの製造に適しており，通常のバイポーラ集積
回路の製造工程に用いると接合容量の少ない，また耐圧
の高いバイポーラトランジスタを使用した半導体装置を
製造することができる。
は１００Ωcmの比抵抗を有した。従って，バイポーラト
ランジスタの製造に適しており，通常のバイポーラ集積
回路の製造工程に用いると接合容量の少ない，また耐圧
の高いバイポーラトランジスタを使用した半導体装置を
製造することができる。
【００１６】また，ＣＭＯＳ集積回路も通常の方法で製
造することができる。さらに，本実施例で製造された高
抵抗半導体基板を用いて，ウェルを設けずにＣＭＯＳ構
造を構成することができる。例えば，チャネルカットさ
れた熱酸化膜からなる素子分離帯で分離された領域に，
一導電型のＭＯＳトランジスタを形成し，別の素子分離
帯で分離された領域に他の導電型のＭＯＳトランジスタ
を形成する。これらのトランジスタのソース，ドレイン
領域を浅く形成することにより，例えばチャネルが形成
される不純物層の上に設ける構造とすることにより，ソ
ース，ドレインからの空乏層の広がりを浅く制限するこ
とができ，高抵抗基板での絶縁分離がなされる。なお，
基板の抵抗は高いから，これらの各素子から基板へのリ
ーク電流は小さく，回路の誤動作は適当な設計により回
避することができる。
造することができる。さらに，本実施例で製造された高
抵抗半導体基板を用いて，ウェルを設けずにＣＭＯＳ構
造を構成することができる。例えば，チャネルカットさ
れた熱酸化膜からなる素子分離帯で分離された領域に，
一導電型のＭＯＳトランジスタを形成し，別の素子分離
帯で分離された領域に他の導電型のＭＯＳトランジスタ
を形成する。これらのトランジスタのソース，ドレイン
領域を浅く形成することにより，例えばチャネルが形成
される不純物層の上に設ける構造とすることにより，ソ
ース，ドレインからの空乏層の広がりを浅く制限するこ
とができ，高抵抗基板での絶縁分離がなされる。なお，
基板の抵抗は高いから，これらの各素子から基板へのリ
ーク電流は小さく，回路の誤動作は適当な設計により回
避することができる。
【００１７】
【発明の効果】本発明によれば，拡散熱処理の際にシリ
コン中の不純物の拡散速度が大きいから，不純物濃度の
高いシリコン基板を適当な温度と時間の下で外方拡散に
より高純度化することができるので，比抵抗の高いシリ
コン基板を容易に製造する方法を実現でき，半導体装置
の性能向上に寄与するところが大きい。
コン中の不純物の拡散速度が大きいから，不純物濃度の
高いシリコン基板を適当な温度と時間の下で外方拡散に
より高純度化することができるので，比抵抗の高いシリ
コン基板を容易に製造する方法を実現でき，半導体装置
の性能向上に寄与するところが大きい。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１２月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はバイポーラトランジスタ
の基板として用いられる高抵抗の半導体基板の製造方法
に関する。
の基板として用いられる高抵抗の半導体基板の製造方法
に関する。
【０００２】バイポーラトランジスタを形成する基板
は，コレクタ容量の低減，コレクタ耐圧の向上のために
高抵抗のシリコン基板であることが必要である。しか
し，シリコン中の不純物を，特に硼素と燐を除去するこ
とが困難なことから，高抵抗のシリコン基板は高価であ
る。
は，コレクタ容量の低減，コレクタ耐圧の向上のために
高抵抗のシリコン基板であることが必要である。しか
し，シリコン中の不純物を，特に硼素と燐を除去するこ
とが困難なことから，高抵抗のシリコン基板は高価であ
る。
【０００３】このため，比較的抵抗の低い廉価なシリコ
ン基板を高抵抗の基板に変換する方法が求められてい
る。
ン基板を高抵抗の基板に変換する方法が求められてい
る。
【０００４】
【従来の技術】従来，高抵抗の半導体基板は, 比抵抗が
略２００Ωcm以上のポリシリコンを原料として，ＦＺ法
により製造されるのが普通である。かかるＦＺ法によれ
ば不純物の混入が少なく，高抵抗のシリコン単結晶を製
造することができる。
略２００Ωcm以上のポリシリコンを原料として，ＦＺ法
により製造されるのが普通である。かかるＦＺ法によれ
ば不純物の混入が少なく，高抵抗のシリコン単結晶を製
造することができる。
【０００５】しかし，原料のポリシリコンは燐，硼素を
含むから，前もってこれらの不純物をフローテングゾー
ン法を繰り返して除去する必要がある。このため，高抵
抗のシリコン基板は非常に高価である。
含むから，前もってこれらの不純物をフローテングゾー
ン法を繰り返して除去する必要がある。このため，高抵
抗のシリコン基板は非常に高価である。
【０００６】他方，通常の半導体集積回路には廉価なＣ
Ｚ法により製造されるＣＺシリコン単結晶が用いられ
る。しかし，ＣＺ法では単結晶製造中の汚染を避けるこ
とができず，特定伝導型の高抵抗基板を，例えば１００
Ωcm以上の比抵抗を有するシリコン基板を一定範囲の抵
抗値に制御して安定に製造することは難しい。このた
め，廉価なシリコン基板として比抵抗が数十Ωcmと低抵
抗のものが広く製造され，使用されている。
Ｚ法により製造されるＣＺシリコン単結晶が用いられ
る。しかし，ＣＺ法では単結晶製造中の汚染を避けるこ
とができず，特定伝導型の高抵抗基板を，例えば１００
Ωcm以上の比抵抗を有するシリコン基板を一定範囲の抵
抗値に制御して安定に製造することは難しい。このた
め，廉価なシリコン基板として比抵抗が数十Ωcmと低抵
抗のものが広く製造され，使用されている。
【０００７】
【発明が解決しようとする課題】上述したように従来の
方法で製造されたシリコン基板は，高抵抗のものは高価
であり，他方廉価なものは比抵抗が低いという問題があ
る。
方法で製造されたシリコン基板は，高抵抗のものは高価
であり，他方廉価なものは比抵抗が低いという問題があ
る。
【０００８】本発明は，シリコン中の不純物を外方拡散
させることによりシリコンの純度を向上させ，廉価な比
抵抗の低いシリコン基板を高抵抗基板に変換する半導体
基板の製造方法を提供することを目的とする。
させることによりシリコンの純度を向上させ，廉価な比
抵抗の低いシリコン基板を高抵抗基板に変換する半導体
基板の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
の本発明の構成は，硼素及び／又は燐を含むシリコン基
板を減圧された水素ガス又は水素の混合ガス雰囲気中で
９５０℃以上に加熱することを特徴として構成する。
の本発明の構成は，硼素及び／又は燐を含むシリコン基
板を減圧された水素ガス又は水素の混合ガス雰囲気中で
９５０℃以上に加熱することを特徴として構成する。
【００１０】
【作用】シリコン基板を熱処理することによりシリコン
中の不純物が外方拡散してシリコン基板の純度が向上す
ることは広く知られている。しかし，通常の不活性ガス
の雰囲気中では，シリコン中の不純物の拡散速度が極め
て小さいために，外方拡散により純度が向上する範囲は
基板表面から数十μｍの範囲に限られている。従って，
数百μｍの厚さのシリコン基板の全体，或いはバイポー
ラトランジスタ回路やＣＭＯＳトランジスタ回路が形成
される深さまでの層を高純度化するには至らなかった。
中の不純物が外方拡散してシリコン基板の純度が向上す
ることは広く知られている。しかし，通常の不活性ガス
の雰囲気中では，シリコン中の不純物の拡散速度が極め
て小さいために，外方拡散により純度が向上する範囲は
基板表面から数十μｍの範囲に限られている。従って，
数百μｍの厚さのシリコン基板の全体，或いはバイポー
ラトランジスタ回路やＣＭＯＳトランジスタ回路が形成
される深さまでの層を高純度化するには至らなかった。
【００１１】本発明では，熱処理の雰囲気に水素ガス又
は水素を含むガスを用いる。雰囲気に水素を含むとき，
９５０℃以上の熱処理温度において，水素を含まない通
常の雰囲気で行う熱処理よりもシリコン中の不純物の拡
散速度が大きくなるのである。本発明の発明者の行った
実験によれば，９５０℃，１５分間の熱処理により通常
よりも略１０倍厚い外方拡散により高純度化した層が形
成された。
は水素を含むガスを用いる。雰囲気に水素を含むとき，
９５０℃以上の熱処理温度において，水素を含まない通
常の雰囲気で行う熱処理よりもシリコン中の不純物の拡
散速度が大きくなるのである。本発明の発明者の行った
実験によれば，９５０℃，１５分間の熱処理により通常
よりも略１０倍厚い外方拡散により高純度化した層が形
成された。
【００１２】従って，数百μｍの厚さのＣＺシリコン基
板であっても，適当な温度と時間，例えば１０００℃，
３時間の熱処理によりシリコン基板は高純度化され，１
００Ωcm以上の比抵抗を有する高抵抗半導体基板とな
る。
板であっても，適当な温度と時間，例えば１０００℃，
３時間の熱処理によりシリコン基板は高純度化され，１
００Ωcm以上の比抵抗を有する高抵抗半導体基板とな
る。
【００１３】
【実施例】本発明を実施例を参照して説明する。厚さ６
００μｍ，直径１００mm，硼素を添加した比抵抗４０Ω
cmの片面が研磨されたＣＺシリコン基板を，弗酸に浸漬
して表面の酸化膜を除去した後，真空加熱炉に設置す
る。
００μｍ，直径１００mm，硼素を添加した比抵抗４０Ω
cmの片面が研磨されたＣＺシリコン基板を，弗酸に浸漬
して表面の酸化膜を除去した後，真空加熱炉に設置す
る。
【００１４】次いで，真空加熱炉を１０-6Torrの真空と
した後，水素ガスを導入して５０Torrに保つ。次いで，
シリコン基板を１０００℃に３０分間保持する。その後
冷却して真空加熱炉から取り出す。
した後，水素ガスを導入して５０Torrに保つ。次いで，
シリコン基板を１０００℃に３０分間保持する。その後
冷却して真空加熱炉から取り出す。
【００１５】かかる処理により製造されたシリコン基板
は１００Ωcmの比抵抗を有した。従って，バイポーラト
ランジスタの製造に適しており，通常のバイポーラ集積
回路の製造工程に用いると接合容量の少ない，また耐圧
の高いバイポーラトランジスタを使用した半導体装置を
製造することができる。
は１００Ωcmの比抵抗を有した。従って，バイポーラト
ランジスタの製造に適しており，通常のバイポーラ集積
回路の製造工程に用いると接合容量の少ない，また耐圧
の高いバイポーラトランジスタを使用した半導体装置を
製造することができる。
【００１６】また，ＣＭＯＳ集積回路も通常の方法で製
造することができる。さらに，本実施例で製造された高
抵抗半導体基板を用いて，ウェルを設けずにＣＭＯＳ構
造を構成することができる。例えば，チャネルカットさ
れた熱酸化膜からなる素子分離帯で分離された領域に，
一導電型のＭＯＳトランジスタを形成し，別の素子分離
帯で分離された領域に他の導電型のＭＯＳトランジスタ
を形成する。これらのトランジスタのソース，ドレイン
領域を浅く形成することにより，例えばチャネルが形成
される不純物層の上に設ける構造とすることにより，ソ
ース，ドレインからの空乏層の広がりを浅く制限するこ
とができ，高抵抗基板での絶縁分離がなされる。なお，
基板の抵抗は高いから，これらの各素子から基板へのリ
ーク電流は小さく，回路の誤動作は適当な設計により回
避することができる。
造することができる。さらに，本実施例で製造された高
抵抗半導体基板を用いて，ウェルを設けずにＣＭＯＳ構
造を構成することができる。例えば，チャネルカットさ
れた熱酸化膜からなる素子分離帯で分離された領域に，
一導電型のＭＯＳトランジスタを形成し，別の素子分離
帯で分離された領域に他の導電型のＭＯＳトランジスタ
を形成する。これらのトランジスタのソース，ドレイン
領域を浅く形成することにより，例えばチャネルが形成
される不純物層の上に設ける構造とすることにより，ソ
ース，ドレインからの空乏層の広がりを浅く制限するこ
とができ，高抵抗基板での絶縁分離がなされる。なお，
基板の抵抗は高いから，これらの各素子から基板へのリ
ーク電流は小さく，回路の誤動作は適当な設計により回
避することができる。
【００１７】
【発明の効果】本発明によれば，拡散熱処理の際にシリ
コン中の不純物の拡散速度が大きいから，不純物濃度の
高いシリコン基板を適当な温度と時間の下で外方拡散に
より高純度化することができるので，比抵抗の高いシリ
コン基板を容易に製造する方法を実現でき，半導体装置
の性能向上に寄与するところが大きい。
コン中の不純物の拡散速度が大きいから，不純物濃度の
高いシリコン基板を適当な温度と時間の下で外方拡散に
より高純度化することができるので，比抵抗の高いシリ
コン基板を容易に製造する方法を実現でき，半導体装置
の性能向上に寄与するところが大きい。
Claims (1)
- 【請求項１】 硼素及び／又は燐を含むシリコン基板を
減圧された水素雰囲気中で９５０℃以上に加熱すること
を特徴とする高抵抗の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31291791A JPH05152235A (ja) | 1991-11-28 | 1991-11-28 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31291791A JPH05152235A (ja) | 1991-11-28 | 1991-11-28 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152235A true JPH05152235A (ja) | 1993-06-18 |
Family
ID=18035023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31291791A Withdrawn JPH05152235A (ja) | 1991-11-28 | 1991-11-28 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152235A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327339B1 (ko) * | 1999-09-21 | 2002-03-06 | 윤종용 | 어닐링을 수반한 반도체 웨이퍼의 제조방법 및 반도체 소자의 제조방법 |
| US8906792B2 (en) | 2012-04-27 | 2014-12-09 | Tokyo Electron Limited | Impurity diffusion method, substrate processing apparatus, and method of manufacturing semiconductor device |
-
1991
- 1991-11-28 JP JP31291791A patent/JPH05152235A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327339B1 (ko) * | 1999-09-21 | 2002-03-06 | 윤종용 | 어닐링을 수반한 반도체 웨이퍼의 제조방법 및 반도체 소자의 제조방법 |
| US8906792B2 (en) | 2012-04-27 | 2014-12-09 | Tokyo Electron Limited | Impurity diffusion method, substrate processing apparatus, and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0250630B2 (ja) | ||
| TW201019399A (en) | A microwave activation annealing process | |
| CN103548118A (zh) | 制造半导体器件的方法 | |
| KR890011102A (ko) | 얇은 접합의 형성방법 및 상기 얇은 접합을 갖는 반도체장치 | |
| JPH05152235A (ja) | 半導体基板の製造方法 | |
| JP2560038B2 (ja) | 半導体素子の製造方法 | |
| JPH0196923A (ja) | エピタキシャル成長方法 | |
| JPS63119268A (ja) | 半導体装置の製造方法 | |
| US4010290A (en) | Method of fabricating an ensulated gate field-effect device | |
| JPS5933874A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製法 | |
| JP3130660B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH02203564A (ja) | 炭化珪素半導体装置 | |
| JP3130661B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| Gottlieb et al. | The epitaxial deposition of silicon on insulating substrates for MOS circuitry | |
| KR100396459B1 (ko) | 다결정 실리콘 증착방법 | |
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| JPH08264642A (ja) | 誘電体分離基板およびその製造方法 | |
| JPH02302043A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP2540724B2 (ja) | 半導体装置の作製方法 | |
| JPS58182835A (ja) | 薄膜トランジスタ用基板の処理方法 | |
| JPH027516A (ja) | 半導体に於ける不純物の拡散方法 | |
| TW202040750A (zh) | 形成rf絕緣體上覆矽元件之方法 | |
| JPH0494120A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |