KR930010973B1 - Soi 웨이퍼의 제조방법 - Google Patents

Soi 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR930010973B1
KR930010973B1 KR1019900011792A KR900011792A KR930010973B1 KR 930010973 B1 KR930010973 B1 KR 930010973B1 KR 1019900011792 A KR1019900011792 A KR 1019900011792A KR 900011792 A KR900011792 A KR 900011792A KR 930010973 B1 KR930010973 B1 KR 930010973B1
Authority
KR
South Korea
Prior art keywords
bulk silicon
manufacturing
soi wafer
insulating layer
silicon substrate
Prior art date
Application number
KR1019900011792A
Other languages
English (en)
Other versions
KR920003421A (ko
Inventor
김경태
이재형
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900011792A priority Critical patent/KR930010973B1/ko
Publication of KR920003421A publication Critical patent/KR920003421A/ko
Application granted granted Critical
Publication of KR930010973B1 publication Critical patent/KR930010973B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

내용 없음.

Description

SOI 웨이퍼의 제조방법
제1도는 본 발명의 일실시예에 따른 단면 구조도.
제2도는 제1도에 도시한 단면구조를 형성하는 제조공정도.
제3도는 본 발명의 다른 실시예에 따른 단면구조도.
제4도는 제 3도에 도시한 단면구조를 형성하는 제조공정도.
본 발명은 반도체 장치에 있어서 웨이퍼의 제조방법에 관한 것으로 특히, 각각의 기판을 접합시킴에 의한 SOI(Silicon on Insulator)웨이퍼의 제조방법에 관한 것이다.
통상적인 VLSI 제조기술로 벌크 실리콘 기판상에 소자를 제조할 경우 소자의 동작시 실제로 이용되는 실리콘층의 두께는 매우 얇고 나머지는 단순히 기계적인 기판 역활을 하게 된다. 그에 따라 소자 동작시 잉여 실리콘 기판에서 기생효과가 발생하여 소자의 전기적 특성에 악영향을 끼치게 된다. 그리고 각 소자간의 분리 또한 큰 문제점으로 대두되고 있으며 통상의 기술로는 조만간 집적도의 한계에 부딪칠 수 밖에 없는 실정이다. 이에 따라 새로운 재료와 소자의 개발 및 신기술 개발이 요청되고 있는 바, 상기한 바와 같은 문제점 및 한계점들을 극복하기 위한 방안의 하나로 종래의 실리콘 기술을 그대로 이용하는 SOI 제조기술이 제안되었다.
SOI(Silicon-on Insulator)란 기판위에 절연층을 형성한뒤 상기 절연층 상면에 얇은 단결정 실리콘층을 형성한 것을 총칭하는 것으로서, 얇은 단결정 실리콘층이 절연층상면에 형성되기 때문에 소자의 전기적 특성이 양호할 뿐만 아니라 소자간의 분리에도 획기적인 잇점이 있으며, 3차원 집적회로(3D-ICS)의 실현을 위한 기반 기술이 된다. 상기한 SOI 기술을 VLSI 공정에 적용하기 위해서는 먼저 SOI웨이퍼 제조기술이 관건이 된다.
SOI웨이퍼를 제조하는 방법은 첫째로, 벌크실리콘내에 높은 에너지로 산소를 주입한 후 열처리 공정을 실시하여 상기 벌크실리콘 내부에 주입된 산소와 실리콘의 결합에 의한 절연층을 직접 형성하는 방법과,둘째로, 벌크실리콘 상면에 절연층을 형성하고 상기 절연층 상면에 다결정 실리콘을 도포한 후 상기 다결정 실리콘을 재결정화하여 단결정 실리콘층을 만들어 주는 방법과, 셋째로, 상면에 절연층을 형성한 단결정 벌크실리콘 기판 두장을 상기 절연층이 마주보도록 집합시킨 후 한쪽 벌크실리콘 기판을 소정 두께가 될때까지 식각하는 방법등이 있다.
특히 집합기술을 이용한 상기 셋째 방법에는 다음과 같은 두가지 방법이 많이 사용되고 있다. 즉, 두장의 단결정 벌크실리콘 기판 상면에 흡습성이 강한 절연층을 형성한 후 상기 두 절연층이 마주보도록 포갠 다음 소정의 열처리 공정을 실시하거나 상기 두 기판에 강한 전기장을 인가해 줌으로써 접합시키는 방법과 두장의 단결정 벌크실리콘 기판 상면에 절연층을 형성한 후 상기 절연층 표면에 BPSG(Boro Phospho Silicate Glass), TEOS(Tetra-Ethyl-Ortho Silicate)나 PSG 글래스(Phossporus-Siliate-Glass)를 도포한 후 상기 두 기판을 포개어 소정의 열처리 공정을 실시함으로써 접합시키는 방법이 그것이다.
그러나 상기한 방법 중 첫번째의 정전기적(Electrostatic)결합에 의한 접합의 경우 접합력 불균일성과 접합 내부에 빈공간이 발생되어 후속되는 VLSI제조공정에 곤란을 야기시킨다는 문제점이 있으며, 두번째의 방법은 열처리 공정시의 온도가 900℃ 이상의 고온이기 때문에 그로인한 열적 스트레스를 받아 웨이퍼에 휨(flex)이나 슬립(slip)현상이 발생할 우려가 크다는 문제점이 있었다.
따라서 본 발명의 목적은 SOI웨이퍼의 제조방법에 있어서 접합력이 균일하고 접합내부에 빈 공간이 발생되지 않은 SOI웨이퍼의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 SOI웨이퍼의 제조방법에 있어서 보다 낮은 온도에서 접합이 가능한 SOI웨이퍼의 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 SOI웨이퍼의 제조방법에 있어서 보다 용이한 공정으로 우수한 접합상태를 가지는 SOI웨이퍼의 제조방법을 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명은, 두 벌크실리콘 기판을 접합시키기 위한 접합물질로 메타보릭산(Metaboric acid : HBO2)와 같은 저융점의 절연물질로 사용함을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제1도는 본 발명의 일실시예에 따른 SOI웨이퍼의 단면도로서, 단결정의 벌크실리콘 기판(20)상면에 제1절연층(22a, 22b)과 제2절연층(24a, 24b)을 중간층으로 하여 상기 벌크실리콘기판(20) 최상면에 형성된 단결정 실리콘기판(26)을 나타내고 있다. 여기서 상기 제1절연층(22a, 22b)은 실리콘 산화물(SiO2) 또는 실리콘 질화물(Si3N4)로 형성하며, 상기 제2절연층(24a, 24b)은 메타보릭산(Metaboric acid : MBO2)으로 형성한다.
제2a-c도는 본 발명의 일실시예에 따른 SOI웨이퍼의 제조공정도이다.
제2a도에서 두장의 제1 및 제2 단결정 벌크실리콘기판(20a, 20b)상면에 각각 실리콘 산화막(Sio2) 또는 실리콘 질화막(Si3N4)을 제1절연층(22a, 22b)으로 형성한 후 메타보릭산(MBO2을 제2절연층(24a, 24b)으로 형성한다. 여기서 상기 제1 및 제2 벌크실리콘기판(20a, 20b)은 불순물 농도가 낮은 단결정 실리콘기판이어야 하며 n 또는 P형의 도전형을 가질 수 있다.
그 다음 상기 제2(B)도에 도시한 바와 같이 상기 제2절연층(24a, 24b)이 서로 마주보도록 제1 및 제2 벌크실리콘기판(20a, 20b)을 포갠후 400℃―600℃의 온도에서 1시간 정도 열처리 공정을 실시한다. 이때 상기 메타보릭산의 융점이 200℃―400℃이므로 상기 열처리 공정에 의해 상기 메타모릭산층(24a, 24b)이 녹음으로써 제1 및 제2 벌크실리콘기판(20a, 20b)이 접합된다.
그 다음 상기 제2(C)도에서 상기 제2 벌크실리콘기판(20b)을 소정의 두께가 될때까지 에치 백(etch-back)공정을 실시하여 상기 제1 벌크실리콘기판(20a)의 상면에 소정 두께를 가지는 단결정 실리콘 기판(26)을 형성한다.
제3도는 본 발명의 다른 실시예에 따른 SOI웨이퍼의 단면도로서, 단결정의 벌크실리콘기판(40)상면에 제1절연층(42a), 두개의 제2절연층(44a, 44b), 실리콘산화막(47) 및 도우핑영역(46)을 중간층으로 하여 상기 벌크실리콘기판(40) 최상면에 형성된 단결정 실리콘기판(48)을 나타내고 있다.
제4a-d도는 본 발명의 다른 실시예에 따른 SOI웨이퍼의 제조공정도로서, 상기 제1 및 제2a-c도가 제1 및 제2 벌크실리콘 기판상에 각각 제1 절연층을 형성한 후 공정을 실시하는 것인데 비해, 상기 제 3 도 및 제4a-d도는 두장의 벌크실리콘기판중 하나에만 제1절연층을 형성한 후 공정을 실시하는 것이다.
상기 제4a도에서 제1단결정 벌크실리콘기판(40a) 상면에 실리콘 산화막(SiO2) 또는 실리콘 질화막 (Si3N4)을 제1절연층(42)으로 형성한 후 메타보릭산을 제2절연층(44a)으로 형성한다. 한편 제2단결정 벌크실리콘기판(40b) 상면에는 바로 메타보릭산을 제2절연층(44b)으로 형성한다. 여기서 상기 제1 및 제2단결정 벌크실리콘기판(40a, 40b)은 n 또는 P형의 도전형을 가지는 저농도의 단결정 실리콘기판이다. 이때 제2단결정 벌크실리콘(40b)의 표면에 형성된 제2절연층(44b)내에 존재하는 보론(B)의 확산에 의해 상기 제2실리콘 기판(40b)내에 고농도의 보론 도우핑영역(46)이 형성된다.
그다음 상기 제4b도에 도시한 바와 같이, 각각의 제2절연층(44a, 44b)이 서로 마주보도록 상기 제1 및 제2단결정 벌크실리콘기판(40a, 40b)을 포갠후 400℃―600℃의 온도에서 1시간 정도 열처리 공정을 실시한다. 이때 상기 메타보릭산의 융점이 200℃―400℃이므로 상기 열처리 공정에 의해 상기 메타보릭산층(44a, 44b)이 녹음으로써 두기판(40a, 40b)이 접합된다. 이때 두 벌크실리콘기판(40a, 40b)의 접합을 위한 열처리 공정이 낮은 온도에서 실시되기 때문에 우수한 SOI웨이퍼를 얻을 수 있다.
또한 상기 열처리 공정시 제3절연층내의 산소와 도우핑영역(46)내의 실리콘이 반응하여 실리콘산화막(47)이 형성되는데, 이때 반응식은 하기와 같다.
2HBO2＋2Si→2SiO2＋2B＋H2
그다음 상기 제4c도에서, 저농도의 제2단결정 벌크실리콘기판(40b)과 그 내부에 형성된 고농도의 도우핑영역(47)과의 농도차를 이용하여, 상기 도우핑영역(47)을 제외한 제2단결정 벌크실리콘기판(40b)을 선택적으로 에치백한다.
그 다음 상기 노출된 도우핑영역(47)상면에 단결정 에피텍시(Epitaxy) 실리콘층(48)을 소정의 두께로 형성하여 SOI웨이퍼를 완성한다.
상술한 바와 같이 본 발명은 SOI웨이퍼의 제조방법에 있어서 종래의 정전기적 결합에 의한 접합력 불균일성과 접합내부에 발성하는 빈공간을, 저융점의 절연물질을 녹여 두 기판을 접합시킴으로써 제거하여 접합력이 균일하고 접합내부에 빈공간이 없는 SOI웨이퍼를 얻을 수 있는 효과가 있다.
또한 종래에는 900℃이상의 높은 열처리 온도가 필요하였으나 본 발명에서는 400℃―600℃의 낮은 열처리 온도로 SOI웨이퍼를 제조함으로써 휨이나 슬립현상이 없는 우수한 SOI웨이퍼의 제작이 가능한 효과가 있다.

Claims (6)

  1. SOI웨이퍼의 제조방법에 있어서, 제1 및 제2 벌크실리콘기판 (20a, 20b) 각각의 일 표면에 제1졀연층(22a, 22b)을 형성하고 그 상면에 메타보릭산으로 이루어진 제2절연층(24a, 24b)을 적층하는 제1공정과, 상기 제2절연층(24a, 24b)이 서로 접촉하도록 상기 제1 및 제2 벌크실리콘기판(20a, 20b)을 포갠 후 소정의 열처리를 실시하는 제2공정과, 상기 제1 및 제2 벌크실리콘기판(20a, 20b)중 어느 하나의 기판이 소정의 두께를 가지도록 에치백을 실시한는 제3공정에 연속적으로 이루어짐을 특징으로 하는 SOI웨이퍼의 제조방법.
  2. 제1항에 있어서, 상기 제1 및 제2 벌크실리콘기판(20a, 20b)이 불순물 농도가 낮은 단결정 실리콘으로 형성됨을 특징으로 하는 SOI웨이퍼의 제조방법.
  3. 제1항에 있어서, 상기 제2공정의 열처리 공정시의 온도가 400℃―600℃임을 특징으로 하는 SOI웨이퍼의 제조방법.
  4. SOI웨이퍼의 제조방법에 있어서, 제1절연층(42)이 형성되어 있는 제1 벌크실리콘기판(40a)과 표면이 노출되어 있는 제2 벌크실리콘기판(40b) 각각에 메타보릭산으로 이루어진 제2절연층(44a, 44b)을 적층하는 제1공정과, 상기 제1 및 제2 벌크실리콘기판(40a, 40b) 각각의 제2절연층(44a, 44b)이 서로 접촉하도록 포갠후 소정의 열처리를 실시gk는 제2공정과, 상기 제2 벌크실리콘기판(40b)이 소정의 두께를 가지도록 에치백을 실시하는 제3공정과, 상기 에치백 공정후의 제2 벌크실리콘기판(40b)의 상면에 단결정 실리콘 에티택셜층(48)을 제4공정이 연속적으로 이루어짐을 특징으로하는 SOI웨이퍼의 제조방법.
  5. 제7항에 있어서, 상기 제1 및 제2 벌크실리콘기판(40a, 40b)이 불순물 농도가 낮은 단결정 실리콘으로 형성됨을 특징으로 하는 SOI웨이퍼의 제조방법.
  6. 제7항에 있어서, 상기 제1공정시에 제2절연층(44b)내부에 존재하는 불순물이 그 하부의 제2 벌크실리콘기판(40b) 내부로 확산되어 도우핑영역(46)을 형성함을 특징으로 하는 SOI웨이퍼의 제조방법.
KR1019900011792A 1990-07-31 1990-07-31 Soi 웨이퍼의 제조방법 KR930010973B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900011792A KR930010973B1 (ko) 1990-07-31 1990-07-31 Soi 웨이퍼의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900011792A KR930010973B1 (ko) 1990-07-31 1990-07-31 Soi 웨이퍼의 제조방법

Publications (2)

Publication Number Publication Date
KR920003421A KR920003421A (ko) 1992-02-29
KR930010973B1 true KR930010973B1 (ko) 1993-11-18

Family

ID=19301908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900011792A KR930010973B1 (ko) 1990-07-31 1990-07-31 Soi 웨이퍼의 제조방법

Country Status (1)

Country Link
KR (1) KR930010973B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380525B2 (en) * 2016-08-04 2022-07-05 Thinkon New Technology Japan Corporation Ring for electrode

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392983B1 (ko) * 2001-01-11 2003-07-31 송오성 에스오아이 기판의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380525B2 (en) * 2016-08-04 2022-07-05 Thinkon New Technology Japan Corporation Ring for electrode

Also Published As

Publication number Publication date
KR920003421A (ko) 1992-02-29

Similar Documents

Publication Publication Date Title
US4169000A (en) Method of forming an integrated circuit structure with fully-enclosed air isolation
US3922705A (en) Dielectrically isolated integral silicon diaphram or other semiconductor product
US4771016A (en) Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
US4897362A (en) Double epitaxial method of fabricating semiconductor devices on bonded wafers
US4507158A (en) Trench isolated transistors in semiconductor films
US4875086A (en) Silicon-on-insulator integrated circuits and method
KR101018835B1 (ko) 매립 산화물층에서의 압축성 물질로 인한 인장 변형실리콘을 구비한 반도체 디바이스
JPH077144A (ja) Ｓｏｉトランジスタおよびそれを形成する方法
US4891092A (en) Method for making a silicon-on-insulator substrate
JP3033655B2 (ja) 半導体装置及び半導体装置の製造方法
US4106050A (en) Integrated circuit structure with fully enclosed air isolation
JP2624186B2 (ja) 貼り合わせシリコン基板の製造方法
KR930010973B1 (ko) Soi 웨이퍼의 제조방법
US4216491A (en) Semiconductor integrated circuit isolated through dielectric material
US3531857A (en) Method of manufacturing substrate for semiconductor integrated circuit
JPS59108325A (ja) 半導体装置の製造方法
JPH01251635A (ja) 誘電体分離型半導体装置
JP2839088B2 (ja) 半導体装置
JPH05275666A (ja) Ｓｏｉ構造体の製造方法
JPS6021540A (ja) 半導体装置の製造方法
JPS6231507B2 (ko)
JPH03180070A (ja) 半導体装置及びその製造方法
JPS58159348A (ja) 半導体装置の分離方法
JPS61256739A (ja) 半導体装置の製造方法
JP3189387B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee