KR920003421A - Soi웨이퍼의 제조방법 - Google Patents

Soi웨이퍼의 제조방법 Download PDF

Info

Publication number
KR920003421A
KR920003421A KR1019900011792A KR900011792A KR920003421A KR 920003421 A KR920003421 A KR 920003421A KR 1019900011792 A KR1019900011792 A KR 1019900011792A KR 900011792 A KR900011792 A KR 900011792A KR 920003421 A KR920003421 A KR 920003421A
Authority
KR
South Korea
Prior art keywords
soi wafer
bulk silicon
single crystal
manufacturing
insulating layers
Prior art date
Application number
KR1019900011792A
Other languages
English (en)
Other versions
KR930010973B1 (ko
Inventor
김경태
이재형
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900011792A priority Critical patent/KR930010973B1/ko
Publication of KR920003421A publication Critical patent/KR920003421A/ko
Application granted granted Critical
Publication of KR930010973B1 publication Critical patent/KR930010973B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

내용 없음

Description

SOI웨이퍼의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따른 단면도.

Claims (13)

  1. SOI웨이퍼의 제조방법에 있어서, 각각의 제1및 제2벌크실리콘 기판(20a, 20b)의 각 상면에 제1절연층 (22a, 22b)을 형성한 후 저 융점을 가지는 제2절연층 (24a, 24b)을 형성하는 제1공정과, 상기 제2절연층 (24a, 24b)이 서로 접촉하도록 상기 제1및 제2벌크실리콘 기판(24a, 24b)을 포갠후 소정의 열처리를 실시하는 제2공정과, 상기 제1 및 제2벌크실리콘 기판(20a, 20b)중 하나의 기판이 소정의 두께를 가지도록 에치 백을 실시하는 제3공정이 순차적으로 이루어짐을 특징으로 하는 SOI웨이퍼의 제조방법.
  2. 제1항에 있어서, 상기 제1및 제2벌크실리콘 기판 (20a, 20b)이 불순물 농도가 낮은 단결정 실리콘으로 형성됨 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  3. 제1항에 있어서, 상기 제2절연층 (24a, 24b)의 융점이 400℃이하임을 특징으로 하는 SOI웨이퍼의 제조방법.
  4. 제1항에 있어서, 상기 제2절연층 (24a, 24b)이 메타보릭 산(HBO2)임을 특징으로 하는 SOI웨이퍼의 제조방법.
  5. 제1항 내지 제4항중 어느 한 항에 있어서, 에치백이 실시되지 않은 제1또는 제2벌크실리콘 기판(20a, 20b)이 SOI웨이퍼의 기판이고, 에치백이 실시된 제2또는 제1벌크실리콘 기판(20b, 20a)이 SOI웨이퍼의 단결정 실리콘 층이고, 상기 SOI 웨이퍼 기판과 단결정 실리콘층 사이의 제1및 제2절연층 (22a, 22b, 24a, 24b)이 SOI웨이퍼의 절연층임을 특징으로 하는 SOI웨이퍼의 제조방법.
  6. 제1항에 있어서, 상기 제2공정의 열처리 공정시의 온도가 400℃-600℃임을 특징으로 하는 SOI웨이퍼의 제조방법.
  7. SOI웨이퍼의 제조방법에 있어서, 제1벌크실리콘 기판(40a) 상면에 제1절연층 (2)및 저융점을 가지는 제2절연층(44a)을 순차적으로 형성하고, 제2벌크실리콘 기판(40b) 상면에 저융점을 가지는 제3절연층 (44b)을 형성하는 상기 제3절연층 (44b)하면에 고농도의 도우핑영역(46)을 형성하는 제1공정과, 상기 제2절연층 (44a)과 제3절연층(44b)이 서로 접촉하도록 상기 제1및 제2벌크실리콘 기판 (40a, 40b)을 포갠후 소정의 열처리를 실시하는 제2공정과, 상기 제2벌크실리콘 기판(40b)이 소정의 두께를 가지도록 에치백을 실시하는 제3공정과, 상기 에치백 공정후의 제2벌크실리콘 기판(40b) 상면에 단결정 실리콘 에피택셜층(48)을 형성하는 제4공정이 순차적으로 이루어짐을 특징으로 하는 SOI웨이퍼의 제조방법.
  8. 제7항에 있어서, 상기 제1및 제2벌크실리콘 기판(40a, 40b)이 불순물 농도가 낮은 단결정 실리콘으로 형성됨을 특징으로 하는 SOI웨이퍼의 제조방법.
  9. 제7항에 있어서, 상기 제2및 제3절연층 (44a, 44b)의 융점이 400℃이하임을 특징으로 하는 SOI웨이퍼의 제조방법.
  10. 제7항에 있어서, 상기 제2 및 제3절연층 (44a, 44b)이 메타보릭사(HBO2)임을 특징으로 하는 SOI웨이퍼의 제조방법.
  11. 제7항에 있어서, 상기 제1공정에서 형성되는 도우핑영역(46)이 상기 제3절연층 (44b)의 불순물의 확산에 의한 것임을 특징으로 하는 SOI웨이퍼의 제조방법.
  12. 제7항 내지 제10항중 어느 한 항에 있어서, 에치백이 실시되지 않은 제1벌크실리콘 기판(40a)이 SOI웨이퍼의 기판이고, 에치백이 실시된 제2벌크실리콘 기판(40b) 및 단결정 실리콘 에피텍셜층(48)이 SOI웨이퍼의 단결정 실리콘층이고, 상기 SOI웨이퍼의 기판과 단결정 실리콘층 사이의 제1, 제2 및 제3절연층 (42, 44a, 44b)이 SOI웨이퍼의 절연층임을 특징으로 하는 SOI웨이퍼의 제조방법.
  13. 제7항에 있어서, 상기 제2공정의 열처리 공정시의 온도가 400℃-600℃임을 특징으로 하는 SOI웨이퍼의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019900011792A 1990-07-31 1990-07-31 Soi 웨이퍼의 제조방법 KR930010973B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900011792A KR930010973B1 (ko) 1990-07-31 1990-07-31 Soi 웨이퍼의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900011792A KR930010973B1 (ko) 1990-07-31 1990-07-31 Soi 웨이퍼의 제조방법

Publications (2)

Publication Number Publication Date
KR920003421A true KR920003421A (ko) 1992-02-29
KR930010973B1 KR930010973B1 (ko) 1993-11-18

Family

ID=19301908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900011792A KR930010973B1 (ko) 1990-07-31 1990-07-31 Soi 웨이퍼의 제조방법

Country Status (1)

Country Link
KR (1) KR930010973B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392983B1 (ko) * 2001-01-11 2003-07-31 송오성 에스오아이 기판의 제조방법
CN109564869A (zh) * 2016-08-04 2019-04-02 日本新工芯技株式会社 电极用环

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392983B1 (ko) * 2001-01-11 2003-07-31 송오성 에스오아이 기판의 제조방법
CN109564869A (zh) * 2016-08-04 2019-04-02 日本新工芯技株式会社 电极用环
CN109564869B (zh) * 2016-08-04 2024-01-30 日本新工芯技株式会社 电极用环

Also Published As

Publication number Publication date
KR930010973B1 (ko) 1993-11-18

Similar Documents

Publication Publication Date Title
US4878957A (en) Dielectrically isolated semiconductor substrate
KR890015355A (ko) 반도체 장치의 제조방법
US4684435A (en) Method of manufacturing thin film transistor
KR940022915A (ko) 트랜지스터 및 그 제조방법
KR970004078A (ko) 반도체소자 및 그 제조방법
KR970052024A (ko) 에스 오 아이 기판 제조방법
KR920003421A (ko) Soi웨이퍼의 제조방법
KR940002952A (ko) 반도체 장치 및 그 제조방법
JPS62202559A (ja) 半導体装置及びその製造方法
JPS6459940A (en) Manufacture of semiconductor device
KR900019156A (ko) 반도체장치의 제법 및 그 제법에 따른 반도체장치
JPS6455853A (en) Semiconductor device and manufacture thereof
JPS57164560A (en) Manufacture of semiconductor integrated circuit device
JPS5821868A (ja) 多結晶シリコン薄膜トランジスタの製造方法
JPS57130448A (en) Manufacture of semiconductor device
JP3182769B2 (ja) Ｃｍｏｓ半導体装置の製造方法
JPS6421965A (en) Mos transistor
KR930003366A (ko) 반도체 장치의 소자 분리방법
JPH0283536A (ja) 液晶表示装置
KR880009445A (ko) 반도체 장치의 제조방법
JPS61247072A (ja) 薄膜トランジスタ
JPH03286537A (ja) 薄膜トランジスタ及びその製造方法
JPS62219916A (ja) 半導体装置の製造方法
JPH04293242A (ja) 薄膜トランジスタの製造方法
JPS6118348B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee