JPH03286537A - 薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本願の発明は、ボトムゲート型と称されており、ゲート
電極が半導体薄膜の下層に位置している薄膜トランジス
タの製造方法に関するものである。

〔発明の概要］ 請求項１の発明は、上記の様な薄膜トランジスタの製造
方法において、不純物を含有する絶縁膜上にゲート電極
を形成し、絶縁膜から半導体薄膜中へ不純物を拡散させ
てソース・ドレイン層を形成することによって、ボトム
ゲート型であるにも拘らず特性のばらつきが少ない薄膜
トランジスタを簡易に製造することができる様にしたも
のである。

請求項２の発明は、上記の様な薄膜トランジスタの製造
方法において、不純物を含有する第１の絶縁股上にゲー
ト電極を形成し、ゲート電極の上面のゲート絶縁膜より
も厚い第２の絶縁膜をゲート電極の側面に形成し、第１
の絶縁膜から半導体薄膜中へ不純物を拡散させてソース
・ドレイン層を形成することによって、ボトムゲート型
であるにも拘らず特性のばらつきが少なくリーク電流も
少ない薄膜トランジスタを簡易に製造することができる
様にしたものである。

〔従来の技術〕

薄膜トランジスタは、積層ＣＭＯ３型ＳＲＡＭの負荷素
子や液晶デイスプレィの駆動用トランジスタ等としての
応用範囲が広がっている。

ところで、薄膜トランジスタの構造として、ゲート電極
が半導体薄膜の下層に位置するいわゆるボトムゲート型
と上層に位置するいわゆるトップゲート型とがあるが、
構造上からも製造プロセス上からもボトムゲート型が有
利と考えられている。

これは、例え（Ｉ積層ＣＭＯ３型ＳＲＡＭでは、ゲート
電極を下層のバルクトランジスタと共通にすることがで
き、コンタクト孔の開孔も容易であること等番こよる。

しかしボトムゲート型では、ソース・ドレイン層を形成
するための不純物のイオン注入に際して、ゲート電極を
マスクにすることができない。このため、レジストマス
ク等を使用していた。

［発明が解決しようとする課題］ ところが、この様にレジストマスク等を別に使用すると
、マスク工程が多くなるのみならず、ゲート電極に対し
てソース・ドレイン層を自己整合的に形成することがで
きず両者間に位置ずれが生しる。

この様な位置ずれは、ゲート電極とソース・トレイン層
との重畳部による寄生容量等の原因になり、薄膜トラン
ジスタの特性にばらつきを生しる。

一方、ドレイン電界を緩和してリーク電流を低減させる
ための一つの手段として、ゲート電極とソース・ドレイ
ン層との間にオフセントを設けることか考えられている
。

しかし、上述の様な位置ずれがあると、このオフセント
にもばらつきを生し、リーク電流の少ない薄膜トランジ
スタを製造することができない。

〔課題を解決するための手段］ 請求項１の薄膜トランジスタの製造方法は、不純物を含
有する絶縁膜１２上にゲート電極１３を形成し、前記ゲ
ート電極１３の表面にゲート絶縁Ｍ１４を形成し、前記
ゲート絶縁膜１４を覆う様に半導体薄膜１５を形成し、
前記絶縁膜１２から前記半導体薄膜１５中へ前記不純物
を拡散させてソース・ドレイン層１６を形成する様にし
ている。

請求項２の薄膜トランジスタの製造方法は、不純物を含
有する第１の絶縁膜１２上にゲート電極１３を形成し、
前記ゲート電極１３の上面にはゲート絶縁膜１４を、側
面には前記ゲート絶縁膜１４よりも厚い第２の絶縁膜１
８を夫々形成し、前記ゲート絶縁膜１４と前記第２の絶
縁ＴＰＪ１８とを覆う様に半導体薄膜１５を形成し、前
記第■の絶縁膜１２から前記半導体薄膜１５中へ前記不
純物を拡散させてソース・トレイン層１６を形成する様
にしている。

Ｃ作用］ 請求項１の薄膜トランジスタの製造方法では、ソース・
トレイン層１６の形成乙こ際して、半導体薄膜１５中を
ゲート電極１３の両側方からゲート電極１３の上面の中
央部へ向かって不純物が拡散する。

従って、ゲート電極１３の上面上やその近傍に活性層１
７を形成することができ、マスクを用いずに自己整合的
０こソース・トレイン層１６を形成することができる。

請求項２の薄膜トランジスタの製造方法では、請求項１
の薄膜トランジスタの製造方法と同様に、マスクを用い
ずに自己整合的にソース・ドレイン層１６を形成するこ
とができる。

しかも、第２の絶縁膜１８がゲート絶縁膜１４よりも厚
い状態でソース・トレイン層１６を形成することができ
るので、ゲート電極１３とソース・ドレイン層１６との
間に正確なオフセットを設けることができる。

〔実施例〕

以下、本願の発明の第１及び第２実施例を、第１図及び
第２図を参照しながら説明する。

第１図が、第１実施例を示している。この第１実施例で
は、第１Ａ図に示す様に、下地ｌｌ上に不純物添加ガラ
ス膜１２を形成する。不純物添加ガラスとしては、ｎチ
ャネルの場合はＰＳＧ　、　Ａｓ５Ｇ等を用い、Ｐチャ
ネルの場合はＢＳＧ等を用いる。

下地１１は、積層ＣＭＯ３型ＳＲＡＭではバルクｎＭＯ
３）ランジスタであり、液晶デイスプレィやイメージセ
ンサ等では石英基板や低融点ガラス基板等である。

その後、不純物添加ガラス膜１２上に多結晶Ｓｉ膜１３
でゲート電極を形成し、この多結晶Ｓｉ膜１３に対する
高速酸化や熱酸化によって、ゲート絶縁膜としてのＳｉ
Ｏ□膜１４膜形４晶Ｓｉ膜１３の表面に形成する。

なお、不純物添加ガラス膜１２にゲート電極のパターン
で溝を形成しておき、不純物添加ガラス膜１２と多結晶
Ｓｉ膜１３との上面同士が面一になる様に、多結晶Ｓｉ
膜１３を不純物添加カラス膜Ｉ２内に埋め込んでもよい
。

次に、第１Ｂ図に示す様に、ＳｉＯ□膜１４膜形４膜形
４多結晶Ｓ１薄膜１５を形成し、エキシマレーザアニー
ル、ランプアニール、拡散炉アニール等による熱処理を
行う。

なお、薄膜トランジスタの微細化のためには、上述の熱
処理のうちで、エキシマレーザアニールが最も好ましく
、アークランプやハロゲンランプ等によるランプアニー
ルが次に好ましい。

上述の熱処理の結果、不純物添加ガラス膜１２中の不純
物が多結晶Ｓｉ薄膜１５中へ固相拡散し、第１Ｃ図に示
す様に、ソース・ドレイン層としての低抵抗層１６が多
結晶５ｉｆｆ膜１５中に形成される。

多結晶Ｓｉ薄膜１５のうちで不純物添加ガラス膜１２に
接触しているのは多結晶Ｓｉ膜１３の両側方の部分であ
り、多結晶Ｓ１膜１３の上面上の部分は接触していない
。

このため、不純物添加ガラス膜１２から多結晶Ｓ１薄膜
１５中への不純物の固相拡散は、多結晶Ｓｉ膜１３の両
側方から多結晶Ｓ１膜１３の上面の中央部へ向かって進
行する。従って、多結晶Ｓｉ膜１３の上面上に、活性層
としての高抵抗層１７を自己整合的に残すことができる
。

その後、多結晶Ｓｉｉ膜１膜中５中結合手の水素化によ
る終端等のバンシヘーションを行って、薄膜トランジス
タを完成させる。

第２図は、第２実施例を示している。この第２実施例で
も、第２Ａ図に示す様に、多結晶Ｓｉ膜１３でゲート電
極を形成するまでは、上述の第１実施例と同様に行う。

次に、第２Ｂ図に示す様に３０００人程度程度さのＳｉ
Ｏ□膜１８をＣＶＤで全面に堆積させ、更にこのＳｉＯ
□膜１８をＲＩＥでエッチバンクすることによって、第
２Ｃ図に示す様にＳｉＯ□膜Ｉ８から戊る側壁スペーサ
を多結晶Ｓ】膜１３ムこ形成する。

そして、多結晶Ｓｉ膜１３に対する高速酸化や熱酸化を
行って、５ｉＯｚ膜１８に覆われていない多結晶Ｓ１膜
１３の上面にゲート絶縁膜としてのＳｉＯ□膜１４膜形
４膜形４従って、側壁スペーサであるＳ１０□膜１８は
ゲート絶縁膜である５ｉｎ２膜］４よりも厚い。

その後は、第２Ｄ図に示す様に、第１実施例と同様に、
多結晶Ｓｉ薄膜１５を形成し、熱処理による不純物添加
ガラス膜１２から多結晶Ｓｉ薄膜１５中への不純物の固
相拡散によって、低抵抗層１６と高抵抗層Ｉ７とを多結
晶５ｉＦｉｆ膜１５乙こ形成する。

この第２実施例でも、第１実施例と同様に低抵抗層１６
と高抵抗層１７とを自己整合的に形成することができる
が、５ｉＯｚ膜１８が厚いので、第２Ｄ図からも明らか
な様に、多結晶Ｓｉ膜１３と低抵抗層１６との間に正確
なオフセントを設けることができる。

なお、不純物添加ガラス膜１２の不純物濃度を高くし、
不純物濃度が低い不純物添加ガラス膜をＳｉＯ□膜１８
の代りに用いれば、ＬＤＤ構造を実現することができる
。

また、不純物の固相拡散のための熱処理の前に、Ｓｉ”
のイオン注入による多結晶Ｓｉｉ膜１５の非晶質化と６
００　’Ｃ程度の温度の固相成長アニールとを加えてお
けば、多結晶Ｓｉ！膜１５の移動度等が向上して、薄膜
トランジスタの性能を向上させることができる。

〔発明の効果〕

請求項１の薄膜トランジスタの製造方法では、マスクを
用いずに自己整合的にソース・ドレイン層を形成するこ
とができるので、ボトムゲート型であるにも拘らず特定
のばらつきが少ない薄膜トランジスタを簡易に製造する
ことができる。

請求項２の薄膜トランジスタの製造方法では、マスクを
用いずに自己整合的にソース・ドレイン層を形成するこ
とができ、しかもゲート電極とソース・ドレイン層との
間に正確なオフセットを設けることができるので、ボト
ムケート型であるにも拘らず特性のばらつきが少なくリ
ーク電流も少ない薄膜トランジスタを簡易に製造するこ
とができる。

【図面の簡単な説明】

第１図及び第２図は本願の発明の夫々第１及び第２実施
例を順次に示す側断面図である。 なお図面に用いた符号において、 １２−−−−−−−一・−−−−−−一不純物添加ガラ
ス膜１３−・−−−−−−−−−−−−−一多結晶Ｓｉ
膜１４−−−−−−−−−−−−・−一−−−−Ｓ　ｉ
　Ｏ□膜１５−−−−−−−−−−−−−−−−一多結
晶Ｓｉ薄膜１６・−−一一−−−−−−−−−−−−−
−低抵抗層１７−−−−−−−−−−−−−−−−−−
１８−−−−−−−−−−−−−−−−−８ｉＯｚ膜で
ある。

Claims (1)

1. 【特許請求の範囲】 １、不純物を含有する絶縁膜上にゲート電極を形成し、 前記ゲート電極の表面にゲート絶縁膜を形成し、前記ゲ
   ート絶縁膜を覆う様に半導体薄膜を形成し、 前記絶縁膜から前記半導体薄膜中へ前記不純物を拡散さ
   せてソース・ドレイン層を形成する薄膜トランジスタの
   製造方法。 ２、不純物を含有する第１の絶縁膜上にゲート電極を形
   成し、 前記ゲート電極の上面にはゲート絶縁膜を、側面には前
   記ゲート絶縁膜よりも厚い第２の絶縁膜を夫々形成し、 前記ゲート絶縁膜と前記第２の絶縁膜とを覆う様に半導
   体薄膜を形成し、 前記第１の絶縁膜から前記半導体薄膜中へ前記不純物を
   拡散させてソース・ドレイン層を形成する薄膜トランジ
   スタの製造方法。