JP3028552B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JP3028552B2 JP3028552B2 JP2088671A JP8867190A JP3028552B2 JP 3028552 B2 JP3028552 B2 JP 3028552B2 JP 2088671 A JP2088671 A JP 2088671A JP 8867190 A JP8867190 A JP 8867190A JP 3028552 B2 JP3028552 B2 JP 3028552B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- insulating film
- gate electrode
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本願の発明は、ボトムゲート型と称されており、ゲー
ト電極が半導体薄膜の下層に位置している薄膜トランジ
スタ及びその製造方法に関するものである。
ト電極が半導体薄膜の下層に位置している薄膜トランジ
スタ及びその製造方法に関するものである。
本願の発明は、上記の様な薄膜トランジスタ及びその
製造方法において、不純物を含有する第１の絶縁膜上に
ゲート電極を形成し、ゲート電極の上面のゲート絶縁膜
よりも厚い第２の絶縁膜をゲート電極の側面に形成し、
第１の絶縁膜から半導体薄膜中へ不純物を拡散させてソ
ース・ドレイン層を形成することによって、ボトムゲー
ト型であるにも拘らず特性のばらつきが少なくリーク電
流も少ない薄膜トランジスタを簡易に製造することがで
きる様にしたものである。
製造方法において、不純物を含有する第１の絶縁膜上に
ゲート電極を形成し、ゲート電極の上面のゲート絶縁膜
よりも厚い第２の絶縁膜をゲート電極の側面に形成し、
第１の絶縁膜から半導体薄膜中へ不純物を拡散させてソ
ース・ドレイン層を形成することによって、ボトムゲー
ト型であるにも拘らず特性のばらつきが少なくリーク電
流も少ない薄膜トランジスタを簡易に製造することがで
きる様にしたものである。
薄膜トランジスタは、積層CMOS型SRAMの負荷素子や液
晶ディスプレイの駆動用トランジスタ等としての応用範
囲が広がっている。
晶ディスプレイの駆動用トランジスタ等としての応用範
囲が広がっている。
ところで、薄膜トランジスタの構造として、ゲート電
極が半導体薄膜の下層に位置するいわゆるボトムゲート
型と上層に位置するいわゆるトップゲート型とがある
が、構造上からも製造プロセス上からもボトムゲート型
が有利と考えられている。
極が半導体薄膜の下層に位置するいわゆるボトムゲート
型と上層に位置するいわゆるトップゲート型とがある
が、構造上からも製造プロセス上からもボトムゲート型
が有利と考えられている。
これは、例えば積層CMOS型SRAMでは、ゲート電極を下
層のバルクトランジスタと共通にすることができ、コン
タクト孔の開孔も容易であること等による。
層のバルクトランジスタと共通にすることができ、コン
タクト孔の開孔も容易であること等による。
しかしボトムゲート型では、ソース・ドレイン層を形
成するための不純物のイオン注入に際して、ゲート電極
をマスクにすることができない。このため、レジストマ
スク等を使用していた。
成するための不純物のイオン注入に際して、ゲート電極
をマスクにすることができない。このため、レジストマ
スク等を使用していた。
ところが、この様にレジストマスク等を別に使用する
と、マスク工程が多くなるのみならず、ゲート電極に対
してソース・ドレイン層を自己整合的に形成することが
できず両者間に位置ずれが生じる。
と、マスク工程が多くなるのみならず、ゲート電極に対
してソース・ドレイン層を自己整合的に形成することが
できず両者間に位置ずれが生じる。
この様な位置ずれは、ゲート電極とソース・ドレイン
層との重畳部による寄生容量等の原因になり、薄膜トラ
ンジスタの特性にばらつきを生じる。
層との重畳部による寄生容量等の原因になり、薄膜トラ
ンジスタの特性にばらつきを生じる。
一方、ドレイン電界を緩和してリーク電流を低減させ
るための一つの手段として、ゲート電極とソース・ドレ
イン層との間にオフセットを設けることが考えられてい
る。
るための一つの手段として、ゲート電極とソース・ドレ
イン層との間にオフセットを設けることが考えられてい
る。
しかし、上述の様な位置ずれがあると、このオフセッ
トにもばらつきを生じ、リーク電流の少ない薄膜トラン
ジスタを製造することができない。
トにもばらつきを生じ、リーク電流の少ない薄膜トラン
ジスタを製造することができない。
請求項１の薄膜トランジスタの製造方法は、不純物を
含有する第１の絶縁膜12上にゲート電極13を形成し、前
記ゲート電極13の上面にはゲート絶縁膜14を、側面には
前記ゲート絶縁膜14よりも厚い第２の絶縁膜18を夫々形
成し、前記ゲート絶縁膜14と前記第２の絶縁膜18とを覆
う様に半導体薄膜15を形成し、前記第１の絶縁膜12から
前記半導体薄膜15中へ前記不純物を拡散させてソース・
ドレイン層16を形成する様にしている。
含有する第１の絶縁膜12上にゲート電極13を形成し、前
記ゲート電極13の上面にはゲート絶縁膜14を、側面には
前記ゲート絶縁膜14よりも厚い第２の絶縁膜18を夫々形
成し、前記ゲート絶縁膜14と前記第２の絶縁膜18とを覆
う様に半導体薄膜15を形成し、前記第１の絶縁膜12から
前記半導体薄膜15中へ前記不純物を拡散させてソース・
ドレイン層16を形成する様にしている。
請求項２の薄膜トランジスタは、基板11と、前記基板
11上の不純物を含有する第１の絶縁膜12と、前記第１の
絶縁膜12上のゲート電極13と、前記ゲート電極13の上面
のゲート絶縁膜14と、前記ゲート電極13の側面の前記ゲ
ート絶縁膜14よりも厚い第２の絶縁膜18と、前記ゲート
絶縁膜14と前記第２の絶縁膜18とを覆う様に形成された
半導体薄膜15とから成る薄膜トランジスタにおいて、前
記第１の絶縁膜12から前記不純物を拡散させて形成した
ソース・ドレイン層16を前記半導体薄膜15が有してい
る。
11上の不純物を含有する第１の絶縁膜12と、前記第１の
絶縁膜12上のゲート電極13と、前記ゲート電極13の上面
のゲート絶縁膜14と、前記ゲート電極13の側面の前記ゲ
ート絶縁膜14よりも厚い第２の絶縁膜18と、前記ゲート
絶縁膜14と前記第２の絶縁膜18とを覆う様に形成された
半導体薄膜15とから成る薄膜トランジスタにおいて、前
記第１の絶縁膜12から前記不純物を拡散させて形成した
ソース・ドレイン層16を前記半導体薄膜15が有してい
る。
請求項１及び２の薄膜トランジスタ及びその製造方法
では、ソース・ドレイン層16の形成に際して、半導体薄
膜15中をゲート電極13の両側方からゲート電極13の上面
の中央部へ向かって不純物が拡散する。
では、ソース・ドレイン層16の形成に際して、半導体薄
膜15中をゲート電極13の両側方からゲート電極13の上面
の中央部へ向かって不純物が拡散する。
従って、ゲート電極13の上面上やその近傍に活性層17
を形成することができ、マスクを用いずに自己整合的に
ソース・ドレイン層16を形成することができる。
を形成することができ、マスクを用いずに自己整合的に
ソース・ドレイン層16を形成することができる。
しかも、第２の絶縁膜18がゲート絶縁膜14よりも厚い
状態でソース・ドレイン層16を形成することができるの
で、ゲート電極13とソース・ドレイン層16との間に正確
なオフセットを設けることができる。
状態でソース・ドレイン層16を形成することができるの
で、ゲート電極13とソース・ドレイン層16との間に正確
なオフセットを設けることができる。
以下、本願の発明の参考例及び一実施例を、第１図及
び第２図を参照しながら説明する。
び第２図を参照しながら説明する。
第１図が、参考例を示している。この参考例では、第
1A図に示す様に、下地11上に不純物添加ガラス膜12を形
成する。不純物添加ガラスとしては、ｎチャネルの場合
はPSG、AsSG等を用い、ｐチャネルの場合はBSG等を用い
る。
1A図に示す様に、下地11上に不純物添加ガラス膜12を形
成する。不純物添加ガラスとしては、ｎチャネルの場合
はPSG、AsSG等を用い、ｐチャネルの場合はBSG等を用い
る。
下地11は、積層CMOS型SRAMではバルクnMOSトランジス
タであり、液晶ディスプレイやイメージセンサ等では石
英基板や低融点ガラス基板等である。
タであり、液晶ディスプレイやイメージセンサ等では石
英基板や低融点ガラス基板等である。
その後、不純物添加ガラス膜12上に多結晶Si膜13でゲ
ート電極を形成し、この多結晶Si膜13に対する高速酸化
や熱酸化によって、ゲート絶縁膜としてのSiO2膜14を多
結晶Si膜13の表面に形成する。
ート電極を形成し、この多結晶Si膜13に対する高速酸化
や熱酸化によって、ゲート絶縁膜としてのSiO2膜14を多
結晶Si膜13の表面に形成する。
なお、不純物添加ガラス膜12にゲート電極のパターン
で溝を形成しておき、不純物添加ガラス膜12と多結晶Si
膜13との上面同士が面一になる様に、多結晶Si膜13を不
純物添加ガラス膜12内に埋め込んでもよい。
で溝を形成しておき、不純物添加ガラス膜12と多結晶Si
膜13との上面同士が面一になる様に、多結晶Si膜13を不
純物添加ガラス膜12内に埋め込んでもよい。
次に、第1B図に示す様に、SiO2膜14等を覆う様に多結
晶Si薄膜15を形成し、エキシマレーザアニール、ランプ
アニール等による熱処理を行う。
晶Si薄膜15を形成し、エキシマレーザアニール、ランプ
アニール等による熱処理を行う。
なお、薄膜トランジスタの微細化のためには、上述の
熱処理のうちで、エキシマレーザアニールが最も好まし
く、アークランプやハロゲンランプ等によるランプアニ
ールが次に好ましい。
熱処理のうちで、エキシマレーザアニールが最も好まし
く、アークランプやハロゲンランプ等によるランプアニ
ールが次に好ましい。
上述の熱処理の結果、不純物添加ガラス膜12中の不純
物が多結晶Si薄膜15中へ固相拡散し、第1C図に示す様
に、ソース・ドレイン層としての低抵抗層16が多結晶Si
薄膜15中に形成される。
物が多結晶Si薄膜15中へ固相拡散し、第1C図に示す様
に、ソース・ドレイン層としての低抵抗層16が多結晶Si
薄膜15中に形成される。
多結晶Si薄膜15のうちで不純物添加ガラス膜12に接触
しているのは多結晶Si膜13の両側方の部分であり、多結
晶Si膜13の上面上の部分は接触していない。
しているのは多結晶Si膜13の両側方の部分であり、多結
晶Si膜13の上面上の部分は接触していない。
このため、不純物添加ガラス膜12から多結晶Si薄膜15
中への不純物固相拡散は、多結晶Si膜13の両側方から多
結晶Si膜13の上面の中央部へ向かって進行する。従っ
て、多結晶Si膜13の上面上に、活性層として高抵抗層17
を自己整合的に残すことができる。
中への不純物固相拡散は、多結晶Si膜13の両側方から多
結晶Si膜13の上面の中央部へ向かって進行する。従っ
て、多結晶Si膜13の上面上に、活性層として高抵抗層17
を自己整合的に残すことができる。
その後、多結晶Si薄膜15中の未結合手の水素化による
終端等のパッシベーションを行って、薄膜トランジスタ
を完成させる。
終端等のパッシベーションを行って、薄膜トランジスタ
を完成させる。
第２図は、実施例を示している。この実施例でも、第
2A図に示す様に、多結晶Si膜13でゲート電極を形成する
までは、上述の参考例と同様に行う。
2A図に示す様に、多結晶Si膜13でゲート電極を形成する
までは、上述の参考例と同様に行う。
次に、第2B図に示す様に3000Å程度の厚さのSiO2膜18
をCVDで全面に堆積させ、更にこのSiO2膜18をRIEでエッ
チバックすることによって、第2C図に示す様にSiO2膜18
から成る側壁スペーサを多結晶Si膜13に形成する。
をCVDで全面に堆積させ、更にこのSiO2膜18をRIEでエッ
チバックすることによって、第2C図に示す様にSiO2膜18
から成る側壁スペーサを多結晶Si膜13に形成する。
そして、多結晶Si膜13に対する高速酸化や熱酸化を行
って、SiO2膜18に覆われていない多結晶Si膜13の上面に
ゲート絶縁膜としてのSiO2膜14を形成する。従って、側
壁スペーサであるSiO2膜18はゲート絶縁膜であるSiO2膜
14よりも厚い。
って、SiO2膜18に覆われていない多結晶Si膜13の上面に
ゲート絶縁膜としてのSiO2膜14を形成する。従って、側
壁スペーサであるSiO2膜18はゲート絶縁膜であるSiO2膜
14よりも厚い。
その後は、第2D図に示す様に、参考例と同様に、多結
晶Si薄膜15を形成し、熱処理による不純物添加ガラス膜
12から多結晶Si薄膜15中への不純物の固相拡散によっ
て、低抵抗層16と高抵抗層17とを多結晶Si薄膜15に形成
する。
晶Si薄膜15を形成し、熱処理による不純物添加ガラス膜
12から多結晶Si薄膜15中への不純物の固相拡散によっ
て、低抵抗層16と高抵抗層17とを多結晶Si薄膜15に形成
する。
この実施例でも、参考例と同様に低抵抗層16と高抵抗
層17とを自己整合的に形成することができるが、SiO2膜
18が厚いので、第2D図からも明らかな様に、多結晶Si膜
13と低抵抗層16との間に正確なオフセットを設けること
ができる。
層17とを自己整合的に形成することができるが、SiO2膜
18が厚いので、第2D図からも明らかな様に、多結晶Si膜
13と低抵抗層16との間に正確なオフセットを設けること
ができる。
なお、不純物添加ガラス膜12の不純物濃度を高くし、
不純物濃度が低い不純物添加ガラス膜をSiO2膜18の代り
に用いれば、LDD構造を実現することができる。
不純物濃度が低い不純物添加ガラス膜をSiO2膜18の代り
に用いれば、LDD構造を実現することができる。
また、不純物の固相拡散のための熱処理の前に、Si+
のイオン注入による多結晶Si薄膜15の非晶質化と600℃
程度の温度の固相成長アニールとを加えておけば、多結
晶Si薄膜15の移動度等が向上して、薄膜トランジスタの
特性を向上させることができる。
のイオン注入による多結晶Si薄膜15の非晶質化と600℃
程度の温度の固相成長アニールとを加えておけば、多結
晶Si薄膜15の移動度等が向上して、薄膜トランジスタの
特性を向上させることができる。
請求項１及び２の薄膜トランジスタ及びその製造方法
では、マスクを用いずに自己整合的にソース・ドレイン
層を形成することができ、しかもゲート電極とソース・
ドレイン層との間に正確なオフセットを設けることがで
きるので、ボトムゲート型であるにも拘らず特性のばら
つきが少なくリーク電流も少ない薄膜トランジスタを簡
易に製造することができる。
では、マスクを用いずに自己整合的にソース・ドレイン
層を形成することができ、しかもゲート電極とソース・
ドレイン層との間に正確なオフセットを設けることがで
きるので、ボトムゲート型であるにも拘らず特性のばら
つきが少なくリーク電流も少ない薄膜トランジスタを簡
易に製造することができる。
第１図及び第２図は本願の発明の夫々参考例及び一実施
例を順次に示す側断面図である。 なお図面に用いた符号において、 12……不純物添加ガラス膜 13……多結晶Si膜 14……SiO2膜 15……多結晶Si薄膜 16……低抵抗層 17……高抵抗層 18……SiO2膜 である。
例を順次に示す側断面図である。 なお図面に用いた符号において、 12……不純物添加ガラス膜 13……多結晶Si膜 14……SiO2膜 15……多結晶Si薄膜 16……低抵抗層 17……高抵抗層 18……SiO2膜 である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336
Claims (2)
- 【請求項１】不純物を含有する第１の絶縁膜上にゲート
電極を形成し、 前記ゲート電極の上面にはゲート絶縁膜を、側面には前
記ゲート絶縁膜よりも厚い第２の絶縁膜を夫々形成し、 前記ゲート絶縁膜と前記第２の絶縁膜とを覆う様に半導
体薄膜を形成し、 前記第１の絶縁膜から前記半導体薄膜中へ前記不純物を
拡散させてソース・ドレイン層を形成する薄膜トランジ
スタの製造方法。 - 【請求項２】基板と、 前記基板上の不純物を含有する第１の絶縁膜と、 前記第１の絶縁膜上のゲート電極と、 前記ゲート電極の上面のゲート絶縁膜と、 前記ゲート電極の側面の前記ゲート絶縁膜よりも厚い第
２の絶縁膜と、 前記ゲート絶縁膜と前記第２の絶縁膜とを覆う様に形成
された半導体薄膜と から成る薄膜トランジスタにおいて、 前記第１の絶縁膜から前記不純物を拡散させて形成した
ソース・ドレイン層を前記半導体薄膜が有することを特
徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2088671A JP3028552B2 (ja) | 1990-04-03 | 1990-04-03 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2088671A JP3028552B2 (ja) | 1990-04-03 | 1990-04-03 | 薄膜トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03286537A JPH03286537A (ja) | 1991-12-17 |
| JP3028552B2 true JP3028552B2 (ja) | 2000-04-04 |
Family
ID=13949284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2088671A Expired - Fee Related JP3028552B2 (ja) | 1990-04-03 | 1990-04-03 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028552B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479837B1 (en) | 1998-07-06 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor and liquid crystal display unit |
| KR100737910B1 (ko) * | 2000-11-27 | 2007-07-10 | 삼성전자주식회사 | 폴리실리콘형 박막트랜지스터 제조방법 |
-
1990
- 1990-04-03 JP JP2088671A patent/JP3028552B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03286537A (ja) | 1991-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| US8263443B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH10135475A (ja) | 半導体装置およびその作製方法 | |
| JPH10284728A (ja) | コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法 | |
| JP3287038B2 (ja) | 液晶表示装置 | |
| JPH06275724A (ja) | 半導体装置およびその製造方法 | |
| US5897344A (en) | Method of making a thin film semiconductor device | |
| JP3028552B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JP3346284B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS63260162A (ja) | 積層型ｃｍｏｓ半導体装置 | |
| JPH04277617A (ja) | 半導体装置の製造方法 | |
| JP3388195B2 (ja) | 半導体装置及びその製造方法 | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| KR100351869B1 (ko) | 회로내장티에프티-엘씨디제조방법 | |
| JPH01764A (ja) | 半導体装置 | |
| JPH0728043B2 (ja) | 半導体装置 | |
| JPH02122522A (ja) | 半導体装置とその製造方法 | |
| JP2659619B2 (ja) | 半導体装置 | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JP2787170B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3342666B2 (ja) | 半導体装置の作製方法 | |
| JP3375914B2 (ja) | 半導体装置の作製方法 | |
| JPH0563001A (ja) | 薄膜トランジスタの製造方法 | |
| JP3375915B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |