JPH08264640A

JPH08264640A - 複合半導体基板

Info

Publication number: JPH08264640A
Application number: JP6443495A
Authority: JP
Inventors: Kazuhiro Fujii; 一宏藤井; Tetsuo Kunisawa; 哲郎国沢; Toshihiko Abu; 俊彦阿武
Original assignee: Ube Industries Ltd
Current assignee: Ube Corp
Priority date: 1995-03-23
Filing date: 1995-03-23
Publication date: 1996-10-11

Abstract

(57)【要約】【目的】耐湿性に優れた複合半導体基板を提供するも
のである。【構成】１または相互に分離された複数個の半導体単
結晶領域と、これを支持する支持基板とが、ガラス物質
によって接合された複合半導体基板において、接合部の
端面がエッチング処理されている複合半導体基板。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パワー素子等を形成す
ることができる半導体装置用誘電体分離基板を含む複合
半導体基板に関するものである。

【０００２】

【従来技術およびその問題点】半導体単結晶領域を相互
に分離する方法として知られている誘電体分離技術は、
標準的な接合分離基板に比べてデバイス間の分離技術が
極めて良好であり、適用回路の制限が少ないことから、
高耐圧や大電流のパワーＩＣに適している。典型的な誘
電体分離方式としては、ＥＰＩＣ（Epitaxial Passivat
ed IntegratedCircuit ）方式が知られているが、大ウ
ェハ径への対応や、製造コスト等の問題から他の方法に
ついても種々検討されている。複数の半導体基板を貼り
合わせて基板を製造するＳＯＩ（Silicon On Insulato
r）技術もその一つである。中でも基板の貼り合わせに
ついての優れた方法として、例えば、特開昭６１−２４
２０３３号公報に開示された方法がある。

【０００３】前記公報は、四塩化珪素を主成分とする原
料を酸水素炎で燃焼して得られるすす状物質を半導体基
板表面に堆積し、支持基板を重ね合わせた後、ヘリウム
ガスと酸素ガスの混合雰囲気で加熱処理しすす状物質を
焼結して半導体基板を接合する方法を開示している。こ
の方法は、結晶欠陥の少ない、大ウェハ径の複合半導体
基板を比較的低コストで製造できる点で優れた方法であ
る。従来の、この種の貼り合わせ方法によって製造され
た複数個の半導体単結晶領域を有する基板は、図１に示
すように、通常はＳｉＯ₂等の絶縁膜１２で覆われた半
導体単結晶島１１がガラス物質層１３によって支持基板
１５に接合されている。

【０００４】しかしながら、半導体基板を実装するよう
な場合には過酷な環境に晒されることがあり、このため
耐環境特性、特に耐湿性が問題となる場合が生じてい
る。

【０００５】また、最近、さらに大きなウェハ径を有す
る半導体基板が求められるようになり、従来の上記公報
の方法によって接合された半導体基板の中には、大型ウ
ェハ化に伴う反り（外周部と中央部との高低の差）が大
きくなり、その結果、半導体基板に各種デバイスを作り
込む生産ラインにおいて搬送が困難になったり、微細な
フォトリソグラフィ精度を高めることが難しいという問
題点が生じている。

【０００６】

【発明の目的】本発明の目的は、上記の従来の複合半導
体基板における問題点を解消し、耐湿性に優れ、反りが
小さい複合半導体基板を提供することにある。

【０００７】

【問題点を解決するための手段】本発明は、１または相
互に分離された複数個の半導体単結晶領域と、これを支
持する支持基板とが、ガラス物質によって接合された複
合半導体基板において、接合部の端面がエッチング処理
されていることを特徴とする複合半導体基板に関する。

【０００８】本発明のシリコン、ホウ素および酸素を主
成分とするガラス物質において、シリコンとホウ素の原
子比（Ｓｉ／Ｂ比）ａが過度に大きい場合には接合時の
焼結温度を高くする必要があり焼結時間が長くなり製造
効率が悪くなると共に基板の反りが大きくなり、過度に
小さい場合には耐湿性が悪化するので、その比ａは０．
８≦ａ≦４．０の範囲、好ましくは１．０≦ａ≦４．０
の範囲が選択される。Ｓｉ／Ｂ比ａが１．４≦ａ≦３．
０の場合には、半導体基板とガラス物質層（前記すす状
物質を焼結して得られる。）との接合面に発生する微小
な空孔が少なく溝の充填状態が良好となり、耐湿性が向
上し、反りも低減するため特に好ましい。

【０００９】本発明の複合半導体基板の構成について図
２を参照しながら説明する。複数個の半導体単結晶領域
１１は相互に分離されており、互いに電気的に絶縁され
ている。図中に示しているように、半導体単結晶領域１
１の周囲は通常絶縁膜１２によって覆われている。な
お、本図では半導体多結晶又はアモルファス半導体から
なる層１４が絶縁膜１２に接して複数の半導体単結晶領
域１１を相互に連結するように設けられおり、この層１
４を所望により適宜設けることにより基板の反りを小さ
くすることができるので好ましい。半導体単結晶領域お
よびこれらを連結した上記の各層は、ガラス物質層１３
を介して支持基板１５によって支持されている。

【００１０】半導体単結晶領域１１の材質としてはシリ
コンが代表的であるが、ＧａＡｓ、ＧａＡｌＡｓ、Ｉｎ
Ｐ、ＳｉＣ等の各種化合物半導体やＧｅ等の単元素半導
体であっても良い。

【００１１】通常形成される絶縁膜１２としては特に制
限は無いが、ＳｉＯ₂膜が好適に使われる。絶縁膜の厚
さとしては、通常０．５〜２．０μｍである。また、基
板の反りを小さくするために所望により形成される半導
体多結晶層１４としては、シリコン、Ｇｅ等の単元素半
導体の多結晶体層、あるいは、ＧａＡｓ、ＧａＡｌＡ
ｓ、ＩｎＰ、ＳｉＣ等の各種化合物半導体の多結晶体層
が挙げられ、また、アモルファス半導体層１４として
は、アモルファスシリコン、シリコンゲルマニウム等か
らなるアモルファス半導体層が挙げられる。当該半導体
多結晶層またはアモルファス半導体層の厚さは通常０．
１〜１００μｍ、好ましくは１〜５０μｍである。

【００１２】ガラス物質層１３はシリコン、ホウ素およ
び酸素を主成分とするものである。ガラス物質層の厚さ
は薄すぎると完全に接合されない場合があり、また、厚
すぎると接合強度が低下するので０．５μｍ〜５００μ
ｍ、好ましくは０．５〜１００μｍである。なお、ガラ
ス物質層の焼結温度を低くするためにリン化合物やゲル
マニウム化合物を添加することもできる。

【００１３】支持基板１５としては、ガラス質との接合
性がよく接合後の接合面に歪みが生じにくく、且つ半導
体単結晶領域１１との熱膨張係数が近く複合半導体基板
の反りが小さくなるような材料が選ばれる。通常は半導
体単結晶領域１１と同じ材料が選ばれる。

【００１４】以上の説明における半導体単結晶領域１１
の大きさ又は層の厚さは、半導体単結晶領域相互間で互
いに異なっていてもよい。また、一部の半導体単結晶領
域１１が支持基板１５と直接接合されていたり、支持基
板の一部分がデバイス表面に現れた構造であってもよ
い。

【００１５】上記の説明では半導体単結晶領域は相互に
分離されているが、図３に示すように、該半導体単結晶
領域１１が１個であって、絶縁層１２、半導体多結晶ま
たはアモルファス半導体層１４およびガラス物質１３を
介して支持基板１５と接合されていても良い。

【００１６】次に本発明の複合半導体基板の製造方法の
一例を図４に従って説明する。まず、半導体単結晶領域
１１となる半導体基板１０の表面に分離溝を形成する。
図ではＶ字溝となっているが、トレンチ等の形状でも良
く、目的とするデバイスや製造コストを考慮して選ぶこ
とができる。製造方法としては、ＫＯＨを用いた湿式の
異方性エッチングやＳＦ₆ガスを用いたドライエッチン
グ等の通常普通に用いられている方法によって製造する
ことができる。溝の深さは、半導体単結晶領域１１の厚
さより少し深い程度にするのが良く、通常０．１μｍ〜
３００μｍ程度である。

【００１７】ここで半導体基板１０は最終的に半導体単
結晶領域１１となるので、材料としては半導体単結晶領
域と同一の半導体である。

【００１８】次に半導体基板１０の表面に絶縁膜１２を
形成する。絶縁膜としてはＳｉＯ₂膜が好適に使われ
る。ＳｉＯ₂膜はＣＶＤ法等によって形成されるが、半
導体基板１０がシリコンである場合は表面を熱酸化して
得られるＳｉＯ₂が好適に用いられる。

【００１９】次いで絶縁膜１２の上に所望により半導体
多結晶またはアモルファス半導体層１４を形成する。製
造方法は特に限定されないが、例えば多結晶シリコンの
場合はＣＶＤ（chemical vapour deposition）法等によ
り製造することができる。

【００２０】次にガラス物質層１３を形成した後、支持
基板１５を重ね合わせて加熱処理することにより半導体
基板１０と支持基板１５とを貼り合わせる。ガラス物質
層はシリコン、ホウ素および酸素を主成分とし、これに
所望によりリン化合物およびゲルマニウム化合物を含有
させることができる。ガラス物質層はスート堆積法、Ｃ
ＶＤ、スピンコート法等によって製造することができ
る。中でもスート堆積法は溝のすみずみまでガラス物質
で充填されるので特に好ましい。

【００２１】スート堆積法は、例えばＳｉＣｌ₄の如き
ケイ素化合物およびＢＣｌ₃の如きホウ素化合物を主成
分とする原料を、酸水素炎中で燃焼させることで得られ
るＳｉＯ₂およびＢ₂Ｏ₃を主成分とするすす状物質
を、半導体基板１０の表面に堆積させ、支持基板１５と
重ね合わせた後、加熱処理し焼結することによって半導
体基板１０と支持基板１５とを貼り合わせる方法であ
る。

【００２２】スート堆積法による複合半導体基板を製造
する際に使用されるケイ素化合物としては、酸水素炎中
で燃焼させることによりＳｉＯ₂を生成する化合物であ
ればよく、一般式ＳｉＲ¹Ｒ²Ｒ³Ｒ⁴で表される化合
物（置換基Ｒ¹、Ｒ²、Ｒ³およびＲ⁴は互いに同一で
も異なっていてもよく、ハロゲン、水素、アルキル基、
アルキルオキシ基から選ばれる置換基である。）；ジシ
ロキサン、ポリシロキサン等のケイ素原子を２個以上含
有するシロキサン類；ジシラン、ポリシラン等のケイ素
原子を２個以上含有するシラン類等を挙げることができ
る。この中でも、得られるＳｉＯ₂の質および粒度等の
観点から好ましいのは、一般式ＳｉＲ¹Ｒ²Ｒ³Ｒ⁴で
表される化合物であって、置換基Ｒ¹、Ｒ²、Ｒ³およ
びＲ⁴（Ｒ¹〜Ｒ⁴は互いに同一でも異なっていてもよ
い。）が、塩素、水素、炭素数１〜３のアルキル基、炭
素数１〜３のアルキルオキシ基から選ばれる置換基の場
合である。この中でも特に好ましいのは、上記の置換基
Ｒ¹、Ｒ²、Ｒ³およびＲ ⁴（Ｒ¹〜Ｒ⁴は互いに同一
でも異なっていてもよい。）が、塩素または水素の場合
である。これらケイ素化合物の具体例として、ＳｉＣｌ
₄、ＳｉＨ₄、Ｓｉ ₂Ｈ₆、ＳｉＨＣｌ₃、Ｓｉ（ＯＥ
ｔ）₄およびＳｉ（ＯＭｅ）₄等を挙げることができ
る。

【００２３】ホウ素化合物としては、三塩化ホウ素、ボ
ラン類（ＢＨ₃、Ｂ₂Ｈ₆）、ＢＨＣｌ₂、Ｂ（ＯＥ
ｔ）₃およびＢ（ＯＭｅ）₃等を挙げることができ、こ
の中でも供給が容易であることから三塩化ホウ素が好ま
しい。

【００２４】なお、すす状物質の焼結温度を低くするた
めに所望により添加されるリン化合物およびゲルマニウ
ム化合物としては、酸水素炎中で燃焼させることにより
リンおよびゲルマニウムの酸化物を生成するような化合
物であれば良く、リン化合物としては、五塩化リン、オ
キシ塩化リン（ＰＯＣｌ₃）、ホスフィン（ＰＨ₃）等
を挙げることができ、また、ゲルマニウム化合物として
は、四塩化ゲルマニウム、ゲルマン（ＧｅＨ₄）等を挙
げることができる。これらの中でも、供給が容易である
ことから好ましいのは五塩化リン、オキシ塩化リン（Ｐ
ＯＣｌ₃）および四塩化ゲルマニウムである。

【００２５】上記原料の酸水素炎中への供給は、上記原
料が気体であればバルブ等で流量を調整しながら、直接
酸水素炎中に、または水素若しくは酸素に混合して酸水
素炎中に供給して行う。上記原料が液体であれば、噴霧
装置によって供給するか、あるいは水素ガス、酸素ガス
またはアルゴンガス若しくは窒素ガス等の不活性ガスを
キャリアとして、原料の蒸気を同伴させることにより、
あるいは原料を加熱することにより原料そのものの蒸気
圧により圧送するなどの方法により供給することができ
る。

【００２６】酸水素炎中に供給された上記原料は火炎加
水分解され、ＳｉＯ₂およびＢ₂Ｏ ₃を主成分とするす
す状物質を生成する。このすす状物質はガラスの超微粒
子であって、粒径は０．０５〜０．２μｍ程度である。
なお、酸水素炎とは、酸素と水素を同時に供給すること
によって得られる燃焼炎である。

【００２７】生成するすす状物質は、貼り合わせを行う
半導体基板の表面に直ちに堆積させられる。堆積は、酸
水素炎を半導体基板に直接吹き付けることによって行う
ことが好ましい。

【００２８】次いで、接合すべき支持基板１５をすす状
物質の堆積の上に載置し、前記すす状物質を加熱処理す
ることによって焼結させる。焼結は、半導体基板１０に
設けられた溝の谷間の部分に空孔が出来るだけ生じない
ないようにするために、酸素ガスと不活性ガスとの混合
ガス中で熱処理を行うが、その際、酸素ガスは１０％以
上、好ましくは実質的に酸素ガス中において行うのが良
い。即ち、酸素ガスが９０％以上且つヘリウムガスが２
％以下が好ましく、その他のガスとしては半導体基板等
に対し反応性がないものが使用される。特に酸素ガスが
９５％以上、さらに好ましくは９９％以上である。焼結
時の熱処理温度は８００〜１４００℃である。すす状物
質は焼結されるとガラス化し、半導体基板１０と支持基
板１５とが貼り合わされる。

【００２９】この後、半導体基板１０を、貼り合わせ面
と反対側から研削しさらに研磨することにより、複合半
導体基板が製造される。貼り合わせに用いる半導体基板
がＶ字状の溝、トレンチ溝等の溝付き基板であれば、研
削・研磨工程を経て、島状に分離された半導体単結晶領
域１１が得られる。

【００３０】次いで、半導体基板１０の接合部端面をエ
ッチングする。エッチングの方法としては、種々のエッ
チングガスを用いたドライエッチング、種々のエッチン
グ液を用いたウェットエッチング、あるいはプラズマ中
の活性種を利用したプラズマエッチング等を挙げること
ができる。

【００３１】これらのエッチング方法のうち、特にウェ
ットエッチングによる方法は最も有効で簡便な方法であ
る。ウェットエッチングに用いるエッチング液として
は、接合に用いたガラス物質を溶解するものであれば特
に限定されないが、通常１〜１０重量％のフッ化水素酸
水溶液が好適に使用され、また１〜２５重量％のフッ化
水素酸を含む１０〜５０重量％のフッ化アンモニウム水
溶液でもよい。これらエッチング液を使用すると、実用
的な処理速度が得られ、シリコンウエハに大きな影響を
与えることなく、ガラス物質層のみをエッチング除去で
きるので好ましい。なお、エッチング処理は加熱接合さ
れた複合半導体基板を直接エッチング処理することもで
きるが、複合半導体基板を各チップに切り出した後、エ
ッチング処理を行うこともできる。エッチング処理によ
り、ガラス物質層の端面に発生している亀裂を取り除く
ことができるため、耐湿性が向上する。エッチングは過
度に深くする必要はなく、その深さは、５〜３０μｍ程
度であればよい。

【００３２】

【実施例】本発明について、さらに具体的に以下に示す
が、本発明はこれに限定されるものではない。実施例１〔試料１の作製〕図２に示す複合半導体基板を以下のよ
うにして作製した。Ｖ字状に加工した凹部を有する基板
は次のようにして製作した。まず、図４に示すように、
面方位（１００）面を有する４インチ径、厚さ５２５μ
ｍのシリコン基板１０の表面に、フォトリソグラフィお
よび異方性エッチングにより５０μｍの深さにＶ溝を形
成した。Ｖ溝の形成は、フォトエッチングによりＳｉＯ
₂のマスクを作製し、Ｓｉが露出した領域をＫＯＨの２
０％水溶液９０重量部、イソプロピルアルコール５重量
部およびｎ−ブチルアルコール５重量部からなる、いわ
ゆる異方性エッチング液を用いて温度８０℃でエッチン
グすることにより作製した。

【００３３】引き続き熱酸化によってＶ溝の表面に絶縁
膜１２としてＳｉＯ₂を形成した。次いでＶ溝が形成し
てある面にＣＶＤにより多結晶シリコンを２０μｍの厚
さに形成した。

【００３４】次いで、ガラス物質のシリコンとホウ素の
原子比（Ｓｉ／Ｂ）ａが２．０となるようにガス状のＳ
ｉＣｌ₄（供給量２１０ｍｌ／ｍｉｎ）およびガス状の
ＢＣｌ₃（供給量１０５ｍｌ／ｍｉｎ）を水素（供給量
８５０ｍｌ／ｍｉｎ）と酸素（供給量５０００ｍｌ／ｍ
ｉｎ）からなる燃焼炎中に供給し、分解して得られるす
す状物質をＶ溝が形成された半導体基板１０の表面に堆
積させた。すす状物質の堆積量はこれを焼結させた時に
２０μｍとなるように調節した。別に用意した面方位
（１００）面を有する４インチ径、厚さ４５０μｍのシ
リコン基板１５をすす状物質の堆積の上に重ね合わせ、
加熱炉内において酸素雰囲気中で１２８０℃に昇温し３
時間加熱したところ、すす状物質が焼結し、厚さ２０μ
ｍまで体積収縮すると同時にガラス化し、二枚のシリコ
ン基板同士が均一に貼り合わされた。

【００３５】このようにして接合された基板を、超音波
画像探査装置（オリンパス社製ＵＨＰｕｌｓｅ２０
０）で溝充填状態を調べたところ、空孔が全く存在しな
いことが確認された。さらに、この基板のへき開面を走
査型電子顕微鏡で観察したところ、Ｖ字状の溝の隅々ま
でガラスが充填されていた。ガラス物質の組成比を求め
るために同一条件で作製した試料を用い、ガラス物質を
フッ化水素系の水溶液で溶解し、ＩＣＰにより定量分析
を行ったところ、Ｓｉ／Ｂの原子比ａは２．０であっ
た。

【００３６】次にシリコン基板１０の貼り合わせの反対
面から研磨加工を施し、所定の厚みに加工後、さらにメ
カノケミカル研磨法を用いて研磨加工し、多結晶シリコ
ン層が表面に現れるまで不要部分を除去し、互いに絶縁
分離された島状の半導体領域１１を形成した。このとき
の反りは、半導体単結晶領域を上にして平面上に載置し
たときに、周囲より中央部が８０μｍだけ上に対して凸
状である程度であった。このため、搬送時のトラブルも
なく、フォトリソグラフィ工程における歩留りもよかっ
た。

【００３７】この基板を５ｍｍ角のチップに切り出した
試料１について、走査型電子顕微鏡を用いてチップ断面
の焼結状態を観察したところ、試料１の半導体基板と支
持基板とは均一に接合されており、貼り合わせ状態は良
好であった。また、溝の充填状態を観察したところ、微
小な空孔の生成がなく、えぐれ等の損傷もみられなかっ
た。

【００３８】前記チップに切り出した試料１を以下の方
法でエッチング処理し、エッチング形状の観察を行っ
た。エッチング液としては、半導体用フッ化水素酸（フ
ッ化水素５０重量％含有）を重量比１０倍の水で希釈し
た溶液を用いた。この水溶液に試料１を浸漬してエッチ
ングを行った。ガラス層は端面から約２０μｍエッチン
グされていた。

【００３９】エッチングされた試料１を、三菱半導体信
頼性ハンドブック（第３版）６４頁記載の蒸気加圧試験
に従って耐湿性試験を行った。すなわち、温度１２１
℃、湿度１００％の加圧水蒸気雰囲気中に一定時間放置
した後、チップ端面を走査電子顕微鏡で観察した。上記
雰囲気中に２時間、４時間、８時間、１００時間と時間
をかえて放置後観察を行ったが、試料１には何らの変化
は見られなかった。さらに、３００時間放置後観察を行
ったが、この場合にも何ら亀裂等の発生は見られず、耐
久耐湿性に優れていた。

【００４０】前記試料１の場合と同様にして各種ガラス
組成の貼り合わせ複合半導体基板を作製し、５ｍｍ角の
チップに切り出した各試料について走査型電子顕微鏡を
用いてチップ断面の焼結状態を観察し、貼り合わせ状態
や溝の充填状態を調べた。さらに、各試料を温度１２１
℃、湿度１００％の加圧水蒸気雰囲気中に２時間、４時
間、８時間と時間をかえて放置した後、各試料のチップ
端面を走査型電子顕微鏡で観察し、亀裂等損傷の発生を
観察した。貼り合わせ状態、溝充填状態および耐湿性試
験の結果を表１に示す。

【００４１】

【表１】

【００４２】表中、耐湿試験前の走査型電子顕微鏡によ
る貼り合わせ状態の観察時に一部剥離が見られた試料に
は×印を付し、溝の充填状態を観察した際に空孔が見ら
れた試料には×印を付し、一部空孔が見られた試料には
△印を付した。また、高温高湿雰囲気放置試験後の試料
端面の接合面に亀裂やはがれ等が見られた試料には×印
を付した。

【００４３】〔試料１８の作製〕エッチング処理を行わ
なかったほかは試料７と同様にしてガラス物質のシリコ
ンとホウ素の原子比（Ｓｉ／Ｂ）が１．２である試料１
８を作製した。すなわち、ガラス物質のシリコンとホウ
素の原子比（Ｓｉ／Ｂ）ａが１．２となるようにガス状
のＳｉＣｌ₄（供給量１７０ｍｌ／ｍｉｎ）およびガス
状のＢＣｌ₃（供給量１４５ｍｌ／ｍｉｎ）を水素（供
給量８５０ｍｌ／ｍｉｎ）と酸素（供給量５０００ｍｌ
／ｍｉｎ）からなる多層同軸円筒状の酸水素炎バーナー
中に供給し、分解して得られるすす状物質をＶ溝が形成
された半導体基板１０の表面に堆積させた。すす状物質
の堆積量はこれを焼結させた時に２０μｍとなるように
調節した。別に用意した面方位（１００）面を有する４
インチ径、厚さ４５０μｍのシリコン基板１５をすす状
物質の堆積の上に重ね合わせ、加熱炉内において酸素雰
囲気中で１２８０℃に昇温し３時間加熱したところ、す
す状物質が焼結し、厚さ２０μｍまで体積収縮すると同
時にガラス化し、二枚のシリコン基板同士が均一に貼り
合わされた。

【００４４】このようにして接合された基板を、超音波
画像探査装置（オリンパス社製ＵＨＰｕｌｓｅ２０
０）で溝充填状態を調べたところ、空孔が全く存在しな
いことが確認された。さらに、この基板のへき開面を走
査型電子顕微鏡で観察したところ、Ｖ字状の溝の隅々ま
でガラスが充填されていた。ガラス物質の組成比を求め
るために同一条件で作製した試料を用い、ガラス物質を
フッ化水素系の水溶液で溶解し、ＩＣＰにより定量分析
を行ったところ、Ｓｉ／Ｂの原子比ａは１．２であっ
た。

【００４５】次にシリコン基板１０の貼り合わせの反対
面から研磨加工を施し、所定の厚みに加工後、さらにメ
カノケミカル研磨法を用いて研磨加工し、多結晶シリコ
ン層が表面に現れるまで不要部分を除去し、互いに絶縁
分離された島状の半導体領域１１を形成した。

【００４６】この基板を５ｍｍ角のチップに切り出した
試料１８について、走査型電子顕微鏡を用いてチップ断
面の焼結状態を観察したところ、試料１８の半導体基板
と支持基板とは均一に接合されており、貼り合わせ状態
は良好であった。また、溝の充填状態を観察したとこ
ろ、微小な空孔の生成がなく、えぐれ等の損傷もみられ
なかった。

【００４７】上記試料１８と同様な方法により作製した
貼り合わせ基板から切り出したチップを試料７の場合と
同様にして耐湿性試験を行った。すなわち、温度１２１
℃、湿度１００％の加圧水蒸気雰囲気中に８時間放置し
た後、チップ端面を走査型電子顕微鏡で観察したとこ
ろ、亀裂の発生がみられた。

【００４８】

【発明の効果】以上詳細に説明したように、本発明の複
合半導体基板はチップに切り出した場合の長期の耐湿耐
久性に優れており実用上有用であり、また大型ウェハ径
を有する場合にも反りが小さく、厳格な規格が要求され
るデバイス製造ラインに投入可能であり、フォトリソグ
ラフィの精度を上げ、歩留りを向上させることができ
る。

【図面の簡単な説明】

【図１】従来の誘電体分離技術によって製造された複合
半導体基板を示す縦断面図である。

【図２】本発明の複合半導体基板の１つの実施態様を示
す縦断面図である。

【図３】本発明の複合半導体基板の１つの実施態様を示
す縦断面図である。

【図４】本発明の複合半導体基板の製造工程を示す図で
ある。

【符号の説明】

１０半導体基板１１半導体単結晶領域１２絶縁膜１３ガラス物質層１４半導体多結晶層またはアモルファス半導体層１５支持基板

Claims

【特許請求の範囲】

【請求項１】１または相互に分離された複数個の半導
体単結晶領域と、これを支持する支持基板とが、ガラス
物質によって接合された複合半導体基板において、接合
部の端面がエッチング処理されていることを特徴とする
複合半導体基板。