JPH0864675A

JPH0864675A - 複合半導体基板及びその製造方法

Info

Publication number: JPH0864675A
Application number: JP19527394A
Authority: JP
Inventors: Michimasa Shimizu; 道正清水; Shozo Katsuki; 省三勝木; Yoshiaki Watanabe; 義明渡辺; Hisaaki Itoyama; 寿明糸山
Original assignee: Ube Industries Ltd
Current assignee: Ube Corp
Priority date: 1994-08-19
Filing date: 1994-08-19
Publication date: 1996-03-08

Abstract

(57)【要約】【目的】半導体複合基板の反りを低減若しくは解消す
る。【構成】１または相互に分離された複数個の半導体単
結晶領域１１と、これを支持する支持基板１５とが、ガ
ラス物質１３によって接着された複合半導体基板におい
て、半導体単結晶領域とガラス物質の間に、絶縁膜１
２、半導体多結晶若しくはアモルファス半導体層１４が
設けられ、さらに支持基板１５の少なくとも一方の面に
応力緩和層１６が設けられた複合半導体基板。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基板及びその製
造方法に係り、特に高機能あるいは高性能な半導体デバ
イスを作り込むのに適した誘電体分離方式に係る基板及
び誘電体分離技術に関する。

【０００２】

【従来の技術】半導体単結晶領域を相互に分離する方法
として知られている誘電体分離技術は、標準的な接合分
離技術に比べてデバイス間の絶縁分離が極めて良好であ
り、適用回路の制限が少ないことから、高耐圧や大電流
のパワ−ＩＣに適している。典型的な誘電体分離方式と
してＥＰＩＣ（Ｅpitaxial Passivated Integrated Cir
cuit）方式が知られているが、大口径ウェハへの対応
や、製造コスト等に問題があり、種々の他の方法が検討
されている。複数の半導体基板を張り合わせて基板を製
造するＳＯＩ（Silicon On Insulator）技術もその一つ
である。基板の張り合わせ方法としては、例えば、特開
昭６１−２４２０３３号公報、特開昭６２−１７７９３
８号公報に開示された方法がある。

【０００３】

【発明が解決しようとする課題】従来の、この種の張り
合わせ方法によって製造された複数個の半導体単結晶領
域を有する基板は、図１に示すように、通常はＳｉＯ₂
等の絶縁膜１２で覆われた半導体単結晶島１１がガラス
物質層１３によって支持基板１５に接着されている。し
かし、ガラス層、絶縁膜、支持基板及びそれらの界面等
に内部応力が残っており、大きな反りを生ずる場合があ
る。この様な現象は、基板、ガラス層の材質、製造条件
によって異なる。その結果、半導体基板に各種デバイス
を作り込む生産ラインにおいて搬送が困難になったり、
微細なフォトリソグラフィ精度を高めることが難かしく
なる場合があり、特に基板サイズが大きい場合に問題と
なる。

【０００４】また、さらに特公昭５８−４５１８２号公
報には、絶縁膜とガラス層の間に半導体多結晶層を設
け、ガラス層からの不純物が半導体単結晶島に拡散する
のを妨ぐ効果を有する誘電体分離基板についての記載が
あるが、半導体多結晶層の存在によりかえって反りが大
きくなったり、または逆に反ったりする場合がある。こ
のような場合においても、反りをコントロールする手段
が求められていた。

【０００５】本発明の目的は、上記の従来の複合半導体
基板及び複合半導体基板の製造方法における欠点を解消
し、反りの改善された複合半導体基板、半導体単結晶領
域相互の微小なずれを解消した基板、およびそれらの製
造方法を提供することにある。

【０００６】

【課題を解決するための手段】本発明は、１または相互
に分離された複数個の半導体単結晶領域と、これを支持
する支持基板とが、ガラス物質によって接着された複合
半導体基板において、（１）当該半導体単結晶領域の底
面及び側面が絶縁膜によって覆われ、（２）当該絶縁膜
に接して、半導体多結晶又はアモルファス半導体からな
る層が設けられ、（３）支持基板の少なくとも一方の面
に接して応力緩和層が設けられている〔該応力緩和層
は、高融点を有する金属、金属化合物、半導体及び半導
体化合物からなる群より選ばれる少なくとも１つの物質
からなる。〕ことを特徴とする。

【０００７】さらに本発明は、１または相互に分離され
た複数個の半導体単結晶領域と、これを支持する支持基
板とが、ガラス物質によって接着された複合半導体基板
の製造方法において、（１）当該半導体単結晶領域の底
面及び側面を絶縁膜によって覆い、（２）当該絶縁膜に
接して、半導体多結晶又はアモルファス半導体からなる
層を設け、（３）支持基板の少なくとも一方の面に接し
て応力緩和層を設ける〔該応力緩和層は、高融点を有す
る金属、金属化合物、半導体及び半導体化合物からなる
群より選ばれる少なくとも１つの物質からなる。〕こと
を特徴とする。

【０００８】本発明の特長は、半導体多結晶又はアモル
ファス半導体層を有した半導体複合基板においても、基
板の反りを有効に矯正できる点にある。半導体多結晶又
はアモルファス半導体層を有した半導体複合基板におけ
る基板の反りの大きさは、通常、多結晶又はアモルファ
ス半導体層の厚さによっても変化する。しかし、本発明
においては、応力を緩和する層によって反りを矯正する
ことができるため、半導体多結晶又はアモルファス半導
体層の厚さを自由に設計できるという利点を有する。

【０００９】本発明の複合半導体基板を図３を参照しな
がら構成について説明する。複数個の半導体単結晶領域
１１は図３のように相互に分離されており、互いに電気
的に絶縁されている。周囲は絶縁膜１２によって覆われ
ている。半導体多結晶又はアモルファス半導体からなる
層１４が絶縁膜に接して複数の半導体単結晶領域１１を
相互に連結するように覆っている。該層１４は、ガラス
物質層１３及び応力緩和層１６を介して支持基板１５に
よって支持されている。さらに本発明の別の態様は、図
２に示すように、応力緩和層１６が支持基板１５の、ガ
ラス物質層の反対側に設けられているものである。即
ち、応力緩和層の性質により、支持基板のガラス層側、
又はガラス層に対して反対側に設けることができる。ま
た、基板の両面に設けることも可能である。この場合に
おいて、ガラス側に設ける応力緩和層と反対側に設ける
層とは異種物質であっても、同一の物質であってもよ
い。

【００１０】半導体単結晶領域の材質としてはシリコン
が代表的であるが、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＰ、
ＳｉＣ等の各種化合物半導体やＧｅ等の単元素半導体で
あっても良い。

【００１１】絶縁膜としては特に制限は無いが、ＳｉＯ
₂膜が好適に使われる。絶縁膜の厚さとしては、通常
０．５〜２．０μｍである。また、本発明に用いられる
多結晶半導体としては、シリコン、Ｇｅ等の単元素半導
体の多結晶体、或いは、ＧａＡｓ、ＧａＡｌＡｓ、Ｉｎ
Ｐ、ＳｉＣ等の各種化合物半導体の多結晶体が挙げられ
る。また、アモルファス半導体としては、アモルファス
シリコン、シリコンゲルマニウム等が挙げられる。当該
多結晶又はアモルファス半導体層の厚さは通常０．１〜
１００μｍ、好ましくは１〜５０μｍである。多結晶又
はアモルファス半導体層を設けることによって生ずる基
板の反りの方向及び大きさは、当該層に用いる物質の
層、厚さ及び製造方法によって変化する。しかし、本発
明においては、応力緩和層によって、反りを矯正するこ
とができるので、厚さを自由に設計できるという利点を
有する。

【００１２】本発明における応力緩和層は、基板の反り
を低減または解消する働きをする。このような応力緩和
層として用いられるためには、少なくともプロセスに必
要な温度において耐熱性を有し、かつガラス物質層及び
支持基板と充分な接着性を有するものであって、基板の
反りを打ち消すような応力を生じることが好ましい。こ
のような層を形成する物質としては、高融点を有する金
属、金属化合物、半導体及び半導体化合物からなる群よ
り選ばれる少なくとも１つの物質が使用できる。

【００１３】応力緩和層として用いる高融点を有する金
属としては、デバイスプロセスに必要な温度との関連に
より選ぶことができるが、絶縁膜であるＳｉＯ₂膜を熱
酸化によって製造するプロセスを用いる場合は通常１１
００℃以上の融点を有する金属単体及び合金が良く、例
として白金、パラジウム、タングステン、モリブデン、
チタン、タンタル等の金属単体、及び合金を挙げること
ができる。この中でも、特に白金、パラジウム、タング
ステン、モリブデン、が好ましい。また、絶縁膜を上記
より低い温度で製造できる場合は、上に例示した金属よ
り融点の低いもの、例えば金等も用いることができる。

【００１４】応力緩和層として用いる金属化合物は、酸
化物系、非酸化物系の金属化合物に大別され、このう
ち、酸化物系の金属化合物としては、酸化チタン、酸化
モリブデン等の重金属の酸化物、Ａｌ₂Ｏ₃、ＭｇＯ等
の軽金属の酸化物が挙げられる。また、非酸化物系の金
属化合物としては、ＡｌＮ，ＢＮ等の金属窒化物、Ｔｉ
Ｃ，ＷＣ等の金属炭化物等を挙げることができる。

【００１５】応力緩和層として用いる半導体としては、
前記の、島状半導体単結晶領域を覆っている多結晶半導
体またはアモルファス半導体として使用できるものを使
用することができる。この中でも、多結晶シリコン、ア
モルファスシリコン等を挙げることが好ましい。

【００１６】応力緩和層として用いる半導体化合物とし
ては、酸化物系の半導体化合物、非酸化物系の半導体化
合物に大別され、半導体酸化物としてはシリコン酸化
物、ゲルマニウム酸化物等を挙げることができる。非酸
化物の半導体化合物としては、シリコン窒化物等の半導
体窒化物、シリコン炭化物等の半導体炭化物等を挙げる
ことができる。この中でも、形成が容易な点からシリコ
ン酸化物、シリコン窒化物が好ましい。

【００１７】さらにこれらの物質の複合化合物も応力緩
和層として用いることができる。例えば、シリコン、ア
ルミニウム、酸素及び窒素からなるセラミックス等を例
として挙げることができる。

【００１８】以上の物質のなかでも、形成が容易である
点からとくに好ましいものとしては、金、白金、パラジ
ウム、タングステン、モリブデン、多結晶シリコン、ア
モルファスシリコン、シリコン酸化物、シリコン窒化物
である。実用上さらに好ましいものは、多結晶シリコ
ン、アモルファスシリコン、シリコン酸化物、シリコン
窒化物である。

【００１９】これらの例示したもののうち、熱伝導率の
良好であるものは、デバイス動作時の放熱を良くすると
いう副次的効果も有する。このような効果を有するもの
を応力緩和層として用いた複合半導体基板は、パワ−デ
バイスと制御用デバイスを同一基板に集積したＩＣの製
作に適している。このようなものの例としては、高融点
金属、ＡｌＮ，ＢｅＯ等を挙げることができる。

【００２０】さらに他の応力緩和層と組み合わせた２層
構造等の多層構造とすることで反りを低減することがで
きる。

【００２１】応力緩和の効果の大きいものであって、放
熱の効果が充分でない場合に、放熱を良くする効果を保
有させるためには、放熱効果の優れたものによる層を追
加し、多層構造とすることで解決することができる。支
持基板の表面に放熱効果の優れた膜を形成することでも
解決が図られる。

【００２２】応力緩和層の厚さは、半導体多結晶又はア
モルファス半導体層の厚さに応じて、また使用する物質
の種類により、また、支持基板及び島状の半導体単結晶
領域の厚さを考慮して適宜選択することができる。しか
し、薄すぎると効果が小さく、また厚すぎると工程に要
する時間、コストが大きくなり製造上不利である。そこ
で一般的には０．０１μｍ〜３００μｍ程度が通常用い
られる。好ましくは、０．０５μｍ〜１００μｍであ
る。

【００２３】ガラス物質層は通常ＳｉＯ₂を主成分とし
これにＢ₂Ｏ₃、Ｐ₂Ｏ₅等を含む。特にＢ₂Ｏ₃を含
むことが好ましい。この場合、ＳｉとＢの原子比Ｓｉ／
Ｂが、１００〜０．５の範囲であることが好ましく、さ
らに１０〜１の範囲が特に好ましい。また、ガラス物質
層の厚さは薄すぎると表面の凹凸を十分に充填しない場
合があるので通常０．５μｍ〜５００μｍ、好ましくは
０．５μｍ〜１００μｍである。

【００２４】支持基板として用いる物質は、半導体単結
晶領域と熱膨張係数の近い材料から選ばれる。通常は半
導体単結晶領域と同じ物質が特に好ましい。

【００２５】以上の説明における半導体単結晶領域の大
きさ又は層の厚さは、半導体単結晶領域相互間で互いに
異なっていてもよい。また、一部の半導体単結晶領域が
支持基板と直接接着されていたり、支持基板の一部分が
デバイス表面に現れた構造であってもよい。

【００２６】上記の説明では半導体単結晶領域は相互に
分離されているが、図４に示すように、該半導体単結晶
領域１１が１個であって、絶縁層１２、半導体多結晶又
はアモルファス半導体層１４、ガラス物質層１３、応力
緩和層１６及び支持基板１５が層状に重なりあっている
態様であってもよい。また、この場合、図５に示すよう
に、応力緩和層１６が、支持基板１５に対し、ガラス物
質層１３と反対側に形成された構造であってもよい。ま
た、図２〜図５において、部分的に絶縁膜１２がガラス
物質１３と接触していても良い。また、応力緩和層を多
層にすることも任意である。

【００２７】次に本発明の製造方法を説明する。［支持基板側の加工］図６に示すように支持基板１５の
一方の表面に応力緩和層１６を形成する。応力緩和層の
形成方法は物質により異なるので、それぞれの物質に適
した方法が用いられるが、一般的には、蒸着、スパッタ
リングまたはＣＶＤ等が用いられる。応力緩和層がＳｉ
Ｏ₂であって、支持基板がシリコンである場合は、熱酸
化によって形成することもできる。

【００２８】［分離溝付基板側の加工］以下、［半導体
単結晶領域の分離］の説明まで、図７に基づいて説明す
る。まず、半導体基板１０の表面に分離溝を形成する。
図ではＶ字溝となっているが、トレンチ等の形状でも良
く、目的とするデバイスや製造コストを考慮して選ぶこ
とができる。製造方法としては、ＫＯＨを用いた湿式の
異方性エッチングやＳＦ₆ガスを用いたドライエッチン
グ等の通常普通に用いられている方法によって製造する
ことができる。溝の深さは、半導体単結晶領域の厚さよ
り少し深い程度にするのが良く、通常０．１μｍ〜３０
０μｍ程度である。

【００２９】ここで半導体基板１０は、工程を経て最終
的に半導体単結晶領域１１となるので、材料としては、
半導体単結晶領域と同一の半導体である。

【００３０】次に半導体基板１０の表面に絶縁膜１２を
形成する。絶縁膜としてはＳｉＯ₂膜が好適に使われ
る。ＳｉＯ₂膜はＣＶＤ法等によって形成されるが、半
導体基板１０がシリコンである場合は表面を熱酸化して
得られるＳｉＯ₂が好適に用いられる。

【００３１】次いで絶縁膜１２の上に半導体多結晶又は
アモルファス半導体層１４を形成する。製造方法は特に
制限は無いが、例えば多結晶シリコンの場合はＣＶＤ
（chemical vapour deposition）法等によって、製造す
ることができる。

【００３２】［基板の貼合］分離溝付基板の溝を有する
側にガラス物質層１３を形成する。、先に加工しておい
た支持基板１５を重ね合わせ、次いで加熱処理すること
により半導体基板１０と支持基板１５とを貼り合わせ
る。ガラス物質層は通常ＳｉＯ₂を主成分としこれにＢ
₂Ｏ₃、Ｐ₂Ｏ₅等を含む。ガラス物質層はス−ト堆積
法、ＣＶＤ、スピンコ−ト法等によって製造する。中で
もス−ト堆積法は溝のすみずみまでガラス物質で充填さ
れるので特に好ましい。

【００３３】ス−ト堆積法は、特開昭６１−２４２０３
３に記載されているように、ＳｉＣｌ₄を主成分とする
原料を、酸水素炎中で燃焼させることで得られるＳｉＯ
₂を主成分とするすす状物質を、前述のごとく形成され
た応力緩和層又は熱緩衝層の表面に堆積させ、支持基板
１５と重ね合わせたあと加熱処理し焼結することによっ
て半導体基板１０と支持基板１５とを貼り合わせる。

【００３４】［半導体単結晶領域の分離］最後に半導体
基板１０の一部を貼り合わせ面と反対側より研磨加工す
ることにより、半導体領域が島状となって相互に分離さ
れるまで半導体を研磨除去し、絶縁分離された半導体単
結晶領域１１を作成する。

【００３５】以上の説明における半導体単結晶領域の大
きさ又は層の厚さは、半導体単結晶領域相互間で互いに
異なっていてもよい。また、一部の半導体単結晶領域が
支持基板と直接接着されていたり、支持基板の一部分が
デバイス表面に現れた構造であってもよい。

【００３６】半導体単結晶領域が図４または図５のよう
に、１個であるときは、上記の説明においててＶ溝等を
形成すること無く同様に処理することによって製造する
ことができる。

【００３７】

【作用】本発明における応力緩和層は、逆方向の反りを
生じるように働くことにより、従来生じていた反りを逆
方向に矯正するように働く。従って半導体多結晶又はア
モルファス半導体層の厚さを自由に設計することができ
る。

【００３８】本発明における副次的効果として、応力緩
和層がガラス物質層に比べ、熱伝導率が高い性質を有し
ている場合においては、放熱効果に優れ、そのためデバ
イスを高出力で駆動したときに生じる熱を、部分的に集
中することなく拡散するように働く。この為、比較的熱
に弱い制御用デバイスをもパワ−デバイスと一緒に集積
化し、ＩＣとして作用させることが可能である。

【００３９】

【実施例】

［第１の実施例］第１の実施例においては図２に示す型
の複合半導体基板を作製した。先ず支持基板として、図
８に示すように、面方位（００１）面を有する４インチ
（直径１００ｍｍ）、厚さ４５０μｍのシリコン基板１
５を用意して、その表面を約１０５０℃で熱酸化して１
μｍの熱酸化膜（ＳｉＯ₂）１６を形成した。この時は
全体に熱酸化膜が形成されているので反りはほとんど生
じない。

【００４０】次に該基板の一方の面（熱酸化膜上）にス
ピンコート等でフォトレジスト１７を塗布し、フォトレ
ジストで覆われなかった部分の熱酸化膜をＨＦ液等で除
去し、さらに不要になったフォトレジスト１７を除去し
た。

【００４１】一方、Ｖ字状に加工した凹部を有する基板
は次のようにして製作した。図７に示すように、面方位
（００１）面を有する４インチ、厚さ５２５μｍのシリ
コン基板１０の表面に、フォトリソグラフィ及び異方性
エッチングにより５０μｍの深さにＶ溝を形成した。Ｖ
溝の形成は、フォトエッチングにより、ＳｉＯ₂のマス
クを作製し、Ｓｉが露出した領域を、ＫＯＨの２０％水
溶液９０重量部、イソプロピルアルコール５重量部及び
ｎ−ブチルアルコール５重量部を加えた、いわゆる異方
性エッチング液で温度８０℃でエッチングすることによ
り作製した。

【００４２】引き続き熱酸化によってＶ溝の表面にＳｉ
Ｏ₂を形成した。次いでＶ溝が形成してある面に、ＣＶ
Ｄにより多結晶シリコンを２０μｍの厚さで形成した。

【００４３】ガス状のＳｉＣｌ₄（供給量１７５ｍｌ／
ｍｉｎ）及びガス状のＢＣｌ₃（供給量１２５ｍｌ／ｍ
ｉｎ）を水素と酸素の燃焼炎中に供給し分解して得られ
るス−ト微粒子を、Ｖ溝の表面に堆積させた。先に加工
しておいた支持基板であるシリコン基板を、ＳｉＯ₂膜
が形成していない面が張り合わせ面となるように重ね合
わせ、炉に入れてアニ−ルたところ、ス−ト微粒子が厚
さ２０μｍまで体積収縮すると同時にガラス化し、二枚
のシリコン基板同士が均一に貼り合わされた。

【００４４】次にシリコン基板１０の貼り合わせの反対
面から研磨加工により、多結晶シリコン層が表面に現れ
るまで不要部分を除去し、半導体領域を島状に相互に分
離した。このときの反りは、半導体単結晶領域を上にし
て平面上に載置したときに、周囲より中央部が５０μｍ
だけ上に対して凸状である程度であった。このため、搬
送時のトラブルもなく、フォトリソグラフィ工程におけ
る歩留りもよかった。

【００４５】［第１の比較例］面方位（００１）面を有
する４インチのシリコン基板１０の表面に、フォトリソ
グラフィ及び異方性エッチングにより５０μｍの深さに
Ｖ溝を形成し、引き続き熱酸化によって表面にＳｉＯ₂
を形成した。次いでＶ溝が形成してある方の表面に、Ｃ
ＶＤにより多結晶シリコンを２０μｍ形成した。この
後、この表面にＳｉＯ₂を形成すること無く、第１の実
施例と同様にして複合半導体基板を作製した。このとき
の反りは、半導体単結晶領域を上にして平面上に載置し
たときに、周囲より中央部が１００μｍだけ上に凸状で
あった。この為、素子形成時の搬送が困難で、またフォ
トリソグラフィが難しく歩留りが低かった。

【００４６】［第２の実施例］第２の実施例においては
図３に示す型の複合半導体基板を作製した。先ず支持基
板として、面方位（００１）面を有する４インチ（直径
１００ｍｍ）、厚さ４５０μｍのシリコン基板１５を用
意して、その表面にＬＰＣＶＤ（減圧気相成長）法を用
いて０．１μｍの窒化シリコン膜を形成後、ＣＦ₄−Ｏ
₂ガス雰囲気でプラズマエッチングにより片面の窒化シ
リコン膜を除去することにより、支持基板を処理した。

【００４７】一方、実施例１と同様にＶ溝を有する基板
を準備した。その後、支持基板の窒化シリコンを形成し
てある側の面が貼り合うように、Ｖ溝を有する基板と重
ね合わせ、その後実施例１と同様に処理し複合半導体基
板を製作した。このときの反りは、半導体単結晶領域を
上にして平面上に載置したときに、周囲より中央部が５
５μｍだけ凸状である程度に改善できた。このため、搬
送時のトラブルもなく、フォトリソグラフィ工程におけ
る歩留りもよかった。

【００４８】

【発明の効果】以上詳細に説明したように、本発明の複
合基板及びその製造方法によれば、応力緩和層を設ける
ことにより、基板の反りを低減することができる。この
結果、厳密な規格を要求するデバイス製造ラインに投入
可能となり、また、フォトリソグラフィの精度を上げ、
歩留りを向上させることができる。

【図面の簡単な説明】

【図１】従来の誘電体分離技術によって製造された半導
体複合基板を示す図である。

【図２】本発明の１つの実施態様を示す図である。

【図３】本発明の１つの実施態様を示す図である。

【図４】本発明の１つの実施態様を示す図である。

【図５】本発明の１つの実施態様を示す図である。

【図６】本発明の支持基板側の製造工程を示す図であ
る。

【図７】本発明の製造工程を示す図である。

【図８】本発明の支持基板側の製造工程を示す図であ
る。

【符号の説明】

１０半導体基板１１半導体単結晶領域１２絶縁膜１３ガラス物質層１４半導体多結晶又はアモルファス半導体層１５支持基板１６応力緩和層１７フォトレジスト

───────────────────────────────────────────────────── フロントページの続き (72)発明者糸山寿明千葉県市原市五井南海岸８番の１宇部興産株式会社千葉研究所内

Claims

【特許請求の範囲】

【請求項１】１または相互に分離された複数個の半導
体単結晶領域と、これを支持する支持基板とが、ガラス
物質によって接着された複合半導体基板において、
（１）当該半導体単結晶領域の底面及び側面が絶縁膜に
よって覆われ、（２）当該絶縁膜に接して、半導体多結
晶又はアモルファス半導体からなる層が設けられ、
（３）支持基板の少なくとも一方の面に接して応力緩和
層が設けられている〔該応力緩和層は、高融点を有する
金属、金属化合物、半導体及び半導体化合物からなる群
より選ばれる少なくとも１つの物質からなる。〕ことを
特徴とする複合半導体基板。
【請求項２】前記ガラス物質が、ＳｉＣｌ₄を主成分
とする原料を酸水素炎中で燃焼させることで得られるＳ
ｉＯ₂を主成分とする、すす状物質を焼結することによ
って得られる請求項１記載の複合半導体基板。
【請求項３】１または相互に分離された複数個の半導
体単結晶領域と、これを支持する支持基板とが、ガラス
物質によって接着された複合半導体基板の製造方法にお
いて、（１）当該半導体単結晶領域の底面及び側面を絶
縁膜によって覆い、（２）当該絶縁膜に接して、半導体
多結晶又はアモルファス半導体からなる層を設け、
（３）支持基板の少なくとも一方の面に接して応力緩和
層を設ける〔該応力緩和層は、高融点を有する金属、金
属化合物、半導体及び半導体化合物からなる群より選ば
れる少なくとも１つの物質からなる。〕ことを特徴とす
る複合半導体基板の製造方法。
【請求項４】前記ガラス物質が、ＳｉＣｌ₄を主成分
とする原料を酸水素炎中で燃焼させることで得られるＳ
ｉＯ₂を主成分とする、すす状物質を焼結することによ
って得られる請求項３記載の複合半導体基板の製造方
法。