JPH08264643A - 複合半導体基板 - Google Patents
複合半導体基板Info
- Publication number
- JPH08264643A JPH08264643A JP6443795A JP6443795A JPH08264643A JP H08264643 A JPH08264643 A JP H08264643A JP 6443795 A JP6443795 A JP 6443795A JP 6443795 A JP6443795 A JP 6443795A JP H08264643 A JPH08264643 A JP H08264643A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- semiconductor
- semiconductor substrate
- composite semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 従来の複合半導体基板における欠点を解消
し、薄い支持基板も用いても、反りの改善された複合半
導体基板を提供することを目的とする。 【構成】 １または相互に分離され、底面及び側面が絶
縁膜によって覆われている複数個の半導体単結晶領域
と、これを支持する支持基板とが、ガラス物質によって
接合された複合半導体基板において、前記支持基板は、
ヤング率が１．５ｘ１０12〜２．０ｘ１０12dyne/cm2、
ポアッソン比が０．２〜０．４であることを特徴とする
複合半導体基板。
し、薄い支持基板も用いても、反りの改善された複合半
導体基板を提供することを目的とする。 【構成】 １または相互に分離され、底面及び側面が絶
縁膜によって覆われている複数個の半導体単結晶領域
と、これを支持する支持基板とが、ガラス物質によって
接合された複合半導体基板において、前記支持基板は、
ヤング率が１．５ｘ１０12〜２．０ｘ１０12dyne/cm2、
ポアッソン比が０．２〜０．４であることを特徴とする
複合半導体基板。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板及びその製
造方法に係り、特に高機能あるいは高性能な半導体デバ
イスを作り込むのに適した誘電体分離方式に係る基板及
び誘電体分離技術に関する。
造方法に係り、特に高機能あるいは高性能な半導体デバ
イスを作り込むのに適した誘電体分離方式に係る基板及
び誘電体分離技術に関する。
【０００２】
【従来の技術】半導体単結晶領域を相互に分離する方法
として知られている誘電体分離技術は、標準的な接合分
離技術に比べてデバイス間の絶縁分離が極めて良好であ
り、適用回路の制限が少ないことから、高耐圧や大電流
のパワ−ＩＣに適している。典型的な誘電体分離方式と
してＥＰＩＣ（Ｅpitaxial Passivated Integrated Cir
cuit）方式が知られているが、大口径ウェハへの対応
や、製造コスト等に問題があり、種々の他の方法が検討
されている。複数の半導体基板を貼り合わせて基板を製
造するＳＯＩ（Silicon On Insulator）技術もその一つ
である。基板の貼り合わせ方法としては、例えば、特開
昭６１−２４２０３３号公報、特開昭６２−１７７９３
８号公報に開示された方法がある。
として知られている誘電体分離技術は、標準的な接合分
離技術に比べてデバイス間の絶縁分離が極めて良好であ
り、適用回路の制限が少ないことから、高耐圧や大電流
のパワ−ＩＣに適している。典型的な誘電体分離方式と
してＥＰＩＣ（Ｅpitaxial Passivated Integrated Cir
cuit）方式が知られているが、大口径ウェハへの対応
や、製造コスト等に問題があり、種々の他の方法が検討
されている。複数の半導体基板を貼り合わせて基板を製
造するＳＯＩ（Silicon On Insulator）技術もその一つ
である。基板の貼り合わせ方法としては、例えば、特開
昭６１−２４２０３３号公報、特開昭６２−１７７９３
８号公報に開示された方法がある。
【０００３】
【発明が解決しようとする課題】従来の、この種の貼り
合わせ方法によって製造された複数個の半導体単結晶領
域を有する基板は、通常、ＳｉＯ2 等の絶縁膜で覆われ
た半導体単結晶島がガラス層によって支持基板に接合さ
れている。しかし、ガラス層、絶縁膜、支持基板及びそ
れらの界面等に内部応力が残っており、大きな反りを生
ずる場合がある。この様な現象は、基板、ガラス層の材
質、製造条件によって異なる。その結果、半導体基板に
各種デバイスを作り込む生産ラインにおいて搬送が困難
になったり、微細なフォトリソグラフィ精度を高めるこ
とが難かしくなる場合があり、基板サイズが大きい場合
に問題になる。この問題を解決するために、例えば支持
基板を厚くするという方法が考えられる。しかし、支持
基板を厚くすると、生産ラインの規格に合わなくなり、
生産ラインの変更が必要になったりする場合がある。ま
た、複合半導体基板として薄いものが求められたり、半
導体単結晶領域として厚いものが求められる関係から支
持基板として薄いものを使用しなければならないという
ときもある。
合わせ方法によって製造された複数個の半導体単結晶領
域を有する基板は、通常、ＳｉＯ2 等の絶縁膜で覆われ
た半導体単結晶島がガラス層によって支持基板に接合さ
れている。しかし、ガラス層、絶縁膜、支持基板及びそ
れらの界面等に内部応力が残っており、大きな反りを生
ずる場合がある。この様な現象は、基板、ガラス層の材
質、製造条件によって異なる。その結果、半導体基板に
各種デバイスを作り込む生産ラインにおいて搬送が困難
になったり、微細なフォトリソグラフィ精度を高めるこ
とが難かしくなる場合があり、基板サイズが大きい場合
に問題になる。この問題を解決するために、例えば支持
基板を厚くするという方法が考えられる。しかし、支持
基板を厚くすると、生産ラインの規格に合わなくなり、
生産ラインの変更が必要になったりする場合がある。ま
た、複合半導体基板として薄いものが求められたり、半
導体単結晶領域として厚いものが求められる関係から支
持基板として薄いものを使用しなければならないという
ときもある。
【０００４】本発明の目的は、上記の従来の複合半導体
基板及び複合半導体基板の製造方法における欠点を解消
し、薄い支持基板を用いても、反りの改善された複合半
導体基板を提供することにある。
基板及び複合半導体基板の製造方法における欠点を解消
し、薄い支持基板を用いても、反りの改善された複合半
導体基板を提供することにある。
【０００５】
【課題を解決するための手段】この発明は、単一または
相互に分離された複数個の半導体単結晶領域と、これを
支持する支持基板とが、ガラス層によって接合された複
合半導体基板において、前記支持基板は、ヤング率が
１．５ｘ１０12〜２．０ｘ１０12dyne/cm2、ポアッソン
比が０．２〜０．４であることを特徴とする複合半導体
基板に関する。
相互に分離された複数個の半導体単結晶領域と、これを
支持する支持基板とが、ガラス層によって接合された複
合半導体基板において、前記支持基板は、ヤング率が
１．５ｘ１０12〜２．０ｘ１０12dyne/cm2、ポアッソン
比が０．２〜０．４であることを特徴とする複合半導体
基板に関する。
【０００６】本発明では、前記半導体単結晶領域が、シ
リコン単結晶であるときに、支持基板としてシリコン単
結晶基板を用いる場合は、該支持基板は面方位＜１１１
＞のシリコン単結晶基板であることが特に好ましい。
リコン単結晶であるときに、支持基板としてシリコン単
結晶基板を用いる場合は、該支持基板は面方位＜１１１
＞のシリコン単結晶基板であることが特に好ましい。
【０００７】本発明の特長は、大口径基板、薄い支持基
板を用いたときでも、基板の反りを低減できる点にあ
る。
板を用いたときでも、基板の反りを低減できる点にあ
る。
【０００８】本発明の複合半導体基板を図１を参照しな
がら構成について説明する。複数個の半導体単結晶領域
１１は図１のように相互に分離されており、互いに電気
的に絶縁されている。複数の半導体単結晶領域１１と支
持基板１５は、ガラス層１３によって接合されている。
ここで、複数の半導体単結晶領域１１とガラス層１３と
の間には、通常は絶縁膜１２が設けられている。この絶
縁膜は、各半導体単結晶領域の絶縁を確実にする働きが
あるが、部分的に除去して用いる場合もある。
がら構成について説明する。複数個の半導体単結晶領域
１１は図１のように相互に分離されており、互いに電気
的に絶縁されている。複数の半導体単結晶領域１１と支
持基板１５は、ガラス層１３によって接合されている。
ここで、複数の半導体単結晶領域１１とガラス層１３と
の間には、通常は絶縁膜１２が設けられている。この絶
縁膜は、各半導体単結晶領域の絶縁を確実にする働きが
あるが、部分的に除去して用いる場合もある。
【０００９】半導体単結晶領域の材質としてはシリコン
が代表的であるが、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＰ、
ＳｉＣ等の各種化合物半導体やＧｅ等の単元素半導体で
あっても良い。絶縁膜としては特に制限は無いが、Ｓｉ
Ｏ2 膜が好適に使われる。絶縁膜の厚さとしては、通常
０．５〜２．０μｍである。
が代表的であるが、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＰ、
ＳｉＣ等の各種化合物半導体やＧｅ等の単元素半導体で
あっても良い。絶縁膜としては特に制限は無いが、Ｓｉ
Ｏ2 膜が好適に使われる。絶縁膜の厚さとしては、通常
０．５〜２．０μｍである。
【００１０】ガラス層は通常ＳｉＯ2 を主成分としこれ
にＢ2 Ｏ3 、Ｐ2 Ｏ5 等を含む。特にＢ2 Ｏ3 を含むこ
とが好ましい。この場合、ＳｉとＢの原子比Ｓｉ／Ｂ
が、１．０〜４．０の範囲であることが好ましく、さら
に１．８〜２．５の範囲が特に好ましい。また、ガラス
層の厚さは薄すぎると表面の凹凸を十分に充填しない場
合があるので通常１μｍ〜１００μｍ、好ましくは５μ
ｍ〜３０μｍである。
にＢ2 Ｏ3 、Ｐ2 Ｏ5 等を含む。特にＢ2 Ｏ3 を含むこ
とが好ましい。この場合、ＳｉとＢの原子比Ｓｉ／Ｂ
が、１．０〜４．０の範囲であることが好ましく、さら
に１．８〜２．５の範囲が特に好ましい。また、ガラス
層の厚さは薄すぎると表面の凹凸を十分に充填しない場
合があるので通常１μｍ〜１００μｍ、好ましくは５μ
ｍ〜３０μｍである。
【００１１】支持基板として用いる物質は、半導体単結
晶領域およびガラス層と熱膨張係数の近い材料から選ば
れる。膨張係数が大きく異なると熱プロセス時に反った
りするからである。通常は半導体単結晶領域と同じ物質
が特に好ましい。この発明においては、ヤング率が１．
５ｘ１０12〜２．０ｘ１０12dyne/cm2、ポアッソン比が
０．２〜０．４であることが必要である。さらに好まし
くはヤング率が１．６ｘ１０12〜２．０ｘ１０12dyne/c
m2、ポアッソン比が０．２３〜０．４である。このよう
な支持基板は、その後のプロセスによっても、極めて反
り難いからである。また、半導体単結晶領域がシリコン
単結晶である場合において、支持基板としてシリコン単
結晶基板を用いる場合は、該支持基板は面方位＜１１１
＞のシリコン単結晶基板であることが特に好ましい。特
に面方位＜１１１＞は他の面方位に比べて大きなヤング
率とポアッソン比を有するからである。
晶領域およびガラス層と熱膨張係数の近い材料から選ば
れる。膨張係数が大きく異なると熱プロセス時に反った
りするからである。通常は半導体単結晶領域と同じ物質
が特に好ましい。この発明においては、ヤング率が１．
５ｘ１０12〜２．０ｘ１０12dyne/cm2、ポアッソン比が
０．２〜０．４であることが必要である。さらに好まし
くはヤング率が１．６ｘ１０12〜２．０ｘ１０12dyne/c
m2、ポアッソン比が０．２３〜０．４である。このよう
な支持基板は、その後のプロセスによっても、極めて反
り難いからである。また、半導体単結晶領域がシリコン
単結晶である場合において、支持基板としてシリコン単
結晶基板を用いる場合は、該支持基板は面方位＜１１１
＞のシリコン単結晶基板であることが特に好ましい。特
に面方位＜１１１＞は他の面方位に比べて大きなヤング
率とポアッソン比を有するからである。
【００１２】以上の説明における半導体単結晶領域の大
きさ又は層の厚さは、半導体単結晶領域相互間で互いに
異なっていてもよい。また、一部の半導体単結晶領域が
支持基板と直接接着されていたり、支持基板の一部分が
デバイス表面に現れた構造であってもよい。
きさ又は層の厚さは、半導体単結晶領域相互間で互いに
異なっていてもよい。また、一部の半導体単結晶領域が
支持基板と直接接着されていたり、支持基板の一部分が
デバイス表面に現れた構造であってもよい。
【００１３】上記の説明では半導体単結晶領域は相互に
分離され、複数であったが、図２に示すように、該半導
体単結晶領域１１が単一であって、絶縁層１２、ガラス
層１３及び支持基板１５が層状に重なりあっている態様
であってもよい。
分離され、複数であったが、図２に示すように、該半導
体単結晶領域１１が単一であって、絶縁層１２、ガラス
層１３及び支持基板１５が層状に重なりあっている態様
であってもよい。
【００１４】
【作用】複合半導体基板は、種々の異なる層から構成さ
れているので内部に応力が存在する。このような応力
は、圧縮応力であったり引張応力であったりするが、複
合半導体基板を凸又は凹状に反らせるものである。しか
しながら、ヤング率およびポアッソン比の大きいものは
剛直であり、基板の内部の応力に対して抵抗するので、
容易に反りを生ぜず、生じても小さいものとなる。
れているので内部に応力が存在する。このような応力
は、圧縮応力であったり引張応力であったりするが、複
合半導体基板を凸又は凹状に反らせるものである。しか
しながら、ヤング率およびポアッソン比の大きいものは
剛直であり、基板の内部の応力に対して抵抗するので、
容易に反りを生ぜず、生じても小さいものとなる。
【００１５】特に、半導体単結晶領域がシリコン単結晶
であって、支持基板が＜１１１＞の面方位を持つシリコ
ン単結晶基板である場合は、＜１１１＞の面方位を持つ
シリコン単結晶基板のヤング率およびポアッソン比が、
他の面方位のものに比べて大きいので、同じ厚さの他の
面方位のシリコン単結晶基板を用いた場合に比べて、約
２０％反りを低減することができる。本発明は、半導体
単結晶領域およびガラス層の層厚の厚いものが必要であ
る場合に、支持基板の厚さを薄くすることにより対応で
きるので、同じ生産ラインを用いても搬送が困難になる
ことがない。
であって、支持基板が＜１１１＞の面方位を持つシリコ
ン単結晶基板である場合は、＜１１１＞の面方位を持つ
シリコン単結晶基板のヤング率およびポアッソン比が、
他の面方位のものに比べて大きいので、同じ厚さの他の
面方位のシリコン単結晶基板を用いた場合に比べて、約
２０％反りを低減することができる。本発明は、半導体
単結晶領域およびガラス層の層厚の厚いものが必要であ
る場合に、支持基板の厚さを薄くすることにより対応で
きるので、同じ生産ラインを用いても搬送が困難になる
ことがない。
【００１６】
【実施例】次に本発明の基板をその製造方法示しながら
実施例を用いて具体的に説明する。この実施例において
は図１に示す型の複合半導体基板を作製した。先ず支持
基板として、面方位＜１１１＞面を有するシリコン単結
晶基板（４インチ（直径１００ｍｍ）、厚さ３００〜６
００μｍ）１５を用意する。尚、大きさは特に制限はな
い。
実施例を用いて具体的に説明する。この実施例において
は図１に示す型の複合半導体基板を作製した。先ず支持
基板として、面方位＜１１１＞面を有するシリコン単結
晶基板（４インチ（直径１００ｍｍ）、厚さ３００〜６
００μｍ）１５を用意する。尚、大きさは特に制限はな
い。
【００１７】一方、Ｖ字状に加工した凹部を有する基板
は次のようにして製作する。図３（ａ）〜（ｂ）に示す
ように、面方位＜１００＞面を有するシリコン単結晶基
板（４インチ、厚さ５２５μｍ）１０の表面に、フォト
リソグラフィ及び異方性エッチングにより５０μｍの深
さにＶ溝を形成する。Ｖ溝の形成は、フォトエッチング
により、ＳｉＯ2 のマスクを作製し、Ｓｉが露出した領
域を、ＫＯＨの２０％水溶液９０重量部、イソプロピル
アルコール５重量部及びｎ−ブチルアルコール５重量部
を加えた、いわゆる異方性エッチング液で温度８０℃で
エッチングすることにより作製することができる。引き
続き熱酸化によってＶ溝の表面にＳｉＯ2 を形成する
（図３（ｃ））。
は次のようにして製作する。図３（ａ）〜（ｂ）に示す
ように、面方位＜１００＞面を有するシリコン単結晶基
板（４インチ、厚さ５２５μｍ）１０の表面に、フォト
リソグラフィ及び異方性エッチングにより５０μｍの深
さにＶ溝を形成する。Ｖ溝の形成は、フォトエッチング
により、ＳｉＯ2 のマスクを作製し、Ｓｉが露出した領
域を、ＫＯＨの２０％水溶液９０重量部、イソプロピル
アルコール５重量部及びｎ−ブチルアルコール５重量部
を加えた、いわゆる異方性エッチング液で温度８０℃で
エッチングすることにより作製することができる。引き
続き熱酸化によってＶ溝の表面にＳｉＯ2 を形成する
（図３（ｃ））。
【００１８】ガス状のＳｉＣｌ4 （供給量１７５ｍｌ／
ｍｉｎ）及びガス状のＢＣｌ3 （供給量１２５ｍｌ／ｍ
ｉｎ）を水素と酸素の燃焼炎中に供給し分解して得られ
るス−ト微粒子１３を、Ｖ溝の表面に堆積させる（図３
（ｄ））。先に用意しておいた支持基板であるシリコン
基板 を重ね合わせ、炉に入れてアニ−ルすると、ス
−ト微粒子が厚さ２０μｍまで体積収縮すると同時にガ
ラス化し、二枚のシリコン基板同士が均一に貼り合わさ
れる（図３（ｅ））。
ｍｉｎ）及びガス状のＢＣｌ3 （供給量１２５ｍｌ／ｍ
ｉｎ）を水素と酸素の燃焼炎中に供給し分解して得られ
るス−ト微粒子１３を、Ｖ溝の表面に堆積させる（図３
（ｄ））。先に用意しておいた支持基板であるシリコン
基板 を重ね合わせ、炉に入れてアニ−ルすると、ス
−ト微粒子が厚さ２０μｍまで体積収縮すると同時にガ
ラス化し、二枚のシリコン基板同士が均一に貼り合わさ
れる（図３（ｅ））。
【００１９】次にシリコン基板１０の貼り合わせの反対
面から研磨加工により、ガラス層が表面に現れるまで不
要部分を除去し、半導体領域を島状に相互に分離する
（図３（ｆ））。このときの反りを、ＡＳＴＭ Ｆ６５
７−８０に基づいて測定した。その結果を図４に示す。
尚、支持基板の厚さにかかわらず、半導体単結晶領域お
よびガラス層の厚さは一定とした。
面から研磨加工により、ガラス層が表面に現れるまで不
要部分を除去し、半導体領域を島状に相互に分離する
（図３（ｆ））。このときの反りを、ＡＳＴＭ Ｆ６５
７−８０に基づいて測定した。その結果を図４に示す。
尚、支持基板の厚さにかかわらず、半導体単結晶領域お
よびガラス層の厚さは一定とした。
【００２０】〔比較例〕比較として、面方位＜１００＞
面を有する４インチの単結晶シリコン基板を支持基板と
して用いた以外は実施例と同様に複合半導体基板を製造
し、反りを測定した結果を実施例と共に図４に示した。
面を有する４インチの単結晶シリコン基板を支持基板と
して用いた以外は実施例と同様に複合半導体基板を製造
し、反りを測定した結果を実施例と共に図４に示した。
【００２１】図４から明らかなように、支持基板の厚さ
に関わらず面方位＜１１１＞を用いると反りが小さいこ
とが判る。
に関わらず面方位＜１１１＞を用いると反りが小さいこ
とが判る。
【００２２】
【発明の効果】本発明によれば、支持基板にヤング率お
よびポアッソン比の大きなものを使用することにより、
反りの小さな複合半導体基板とすることができる。特
に、半導体単結晶領域がシリコン単結晶であって、支持
基板が＜１１１＞の面方位を持つシリコン単結晶基板で
ある場合は、＜１１１＞の面方位を持つシリコン単結晶
基板のヤング率およびポアッソン比が、他の面方位のも
のに比べて大きいので、同じ厚さの他の面方位のシリコ
ン単結晶基板を用いた場合に比べて、約２０％反りを低
減することができる。本発明は、半導体単結晶領域の層
厚の厚いものが必要である場合に、支持基板の厚さを薄
くすることにより対応できるので、同じ生産ラインを用
いても搬送することができ、生産ラインの変更が必要が
無いという効果がある。
よびポアッソン比の大きなものを使用することにより、
反りの小さな複合半導体基板とすることができる。特
に、半導体単結晶領域がシリコン単結晶であって、支持
基板が＜１１１＞の面方位を持つシリコン単結晶基板で
ある場合は、＜１１１＞の面方位を持つシリコン単結晶
基板のヤング率およびポアッソン比が、他の面方位のも
のに比べて大きいので、同じ厚さの他の面方位のシリコ
ン単結晶基板を用いた場合に比べて、約２０％反りを低
減することができる。本発明は、半導体単結晶領域の層
厚の厚いものが必要である場合に、支持基板の厚さを薄
くすることにより対応できるので、同じ生産ラインを用
いても搬送することができ、生産ラインの変更が必要が
無いという効果がある。
【図１】本発明の１つの実施態様を示す図である。
【図２】本発明の１つの実施態様を示す図である。
【図３】本発明の製造工程を示す図である。
【図４】本発明の実施例および比較例の複合半導体基板
の反り量を示す図である。
の反り量を示す図である。
１０ シリコン基板 １１ 半導体単結晶領域 １２ 絶縁膜（シリコンの熱酸化膜） １３ ガラス層 １５ 支持基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 義明 千葉県市原市五井南海岸８番の１ 宇部興 産株式会社千葉研究所内 (72)発明者 糸山 寿明 千葉県市原市五井南海岸８番の１ 宇部興 産株式会社千葉研究所内
Claims (2)
- 【請求項１】 単一または相互に分離された複数個の半
導体単結晶領域と、これを支持する支持基板とが、ガラ
ス層によって接合された複合半導体基板において、 前記支持基板は、ヤング率が１．５ｘ１０12〜２．０ｘ
１０12dyne/cm2、ポアッソン比が０．２〜０．４である
ことを特徴とする複合半導体基板。 - 【請求項２】 前記半導体単結晶領域は、シリコン単結
晶であり、前記支持基板は、面方位＜１１１＞のシリコ
ン単結晶基板であることを特徴とする請求項１記載の複
合半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6443795A JPH08264643A (ja) | 1995-03-23 | 1995-03-23 | 複合半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6443795A JPH08264643A (ja) | 1995-03-23 | 1995-03-23 | 複合半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264643A true JPH08264643A (ja) | 1996-10-11 |
Family
ID=13258262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6443795A Pending JPH08264643A (ja) | 1995-03-23 | 1995-03-23 | 複合半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08264643A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242033A (ja) * | 1985-04-19 | 1986-10-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板の接合方法 |
| JPH01315159A (ja) * | 1988-03-31 | 1989-12-20 | Toshiba Corp | 誘電体分離半導体基板とその製造方法 |
-
1995
- 1995-03-23 JP JP6443795A patent/JPH08264643A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242033A (ja) * | 1985-04-19 | 1986-10-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板の接合方法 |
| JPH01315159A (ja) * | 1988-03-31 | 1989-12-20 | Toshiba Corp | 誘電体分離半導体基板とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3922705A (en) | Dielectrically isolated integral silicon diaphram or other semiconductor product | |
| KR900003830B1 (ko) | 실리콘판 또는 이산화실리콘판의 접착방법 | |
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH02290045A (ja) | 非珪素半導体層を絶縁層に形成する方法 | |
| JPH0834174B2 (ja) | 半導体装置の製造方法 | |
| CA2030484A1 (en) | Semiconductor pressure sensor and method for manufacturing the same | |
| JPH0799239A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05503812A (ja) | 半導体装置とそれの製造方法 | |
| JPH07142570A (ja) | 複合半導体基板及びその製造方法 | |
| US4238762A (en) | Electrically isolated semiconductor devices on common crystalline substrate | |
| Chung et al. | High‐performance pressure sensors using double silicon‐on‐insulator structures | |
| JPH08264643A (ja) | 複合半導体基板 | |
| JPH0945882A (ja) | 半導体基板及びその製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| WO2002054467A3 (en) | Semiconductor structure including a monocrystalline conducting layer | |
| KR930010973B1 (ko) | Soi 웨이퍼의 제조방법 | |
| JPH0864675A (ja) | 複合半導体基板及びその製造方法 | |
| JPH07142571A (ja) | 複合半導体基板及びその製造方法 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPS5918654A (ja) | 誘電体分離基板の製造方法 | |
| KR940000984B1 (ko) | 실리콘 다결정을 이용한 기판제조방법 | |
| JPH02218109A (ja) | 珪素層を絶縁層に形成する方法 |