JPH0463432A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 選択酸化膜を有する半導体装置の製造方法に関し、 選択酸化膜上に形成される膜とシリコン基板との段差を
小さくすることを目的とし、 シリコン基板表面の所望領域を窒化膜で覆う工程と、前
記窒化膜から露出したシリコン基板の表面を熱酸化して
選択酸化膜を形成する工程と、前記窒化膜を終点にして
前記シリコン基板から突出した部分の前記選択酸化膜を
研磨し、前記半導体基板と前記選択酸化膜のそれぞれの
上面をほぼ同一の高さにする工程とを有することを含み
構成する。

〔産業上の利用分野］ 本発明は、半導体装置の製造方法に関し、より詳しくは
、選択酸化膜を有する半導体装置の製造方法に関する。

〔従来の技術〕

半導体装置においては素子間分離等のために、選択酸化
法によってシリコン基板の表面にＳｉＯ□膜を形成する
ことがある。

素子間分離領域にＳｉＯ□膜を形成する場合には、第２
図に例示するように、まず、シリコン基板２１の表面に
薄い５ｉ０２膜２２を形成した後、素子形成領域Ｘを窒
化Ｍ２３によって覆い、その後に窒化膜２３から露出し
た素子間分離領域Ｙを酸素雰囲気中で例えば１０００°
Ｃで加熱すると、窒化膜２３は酸化防御マスクとして機
能して素子分離領域ＹだけにＳｉＯ□膜、即ち選択酸化
１！９２４が形成される（第２図（ａＬ（ｂ））。この
選択酸化膜２４は一般に５０００〜６０００人程度形成
される程度して、この後に素子を形成する場合には、例
えば第２図（ｃ）に示すように、素子形成領域ＸにＭＯ
ＳトランジスタＴを形成するとともに、選択酸化膜２４
上に配線電極２５を形成し、さらに全体に層間絶縁膜２
６を形成する。この後に、ＭＯＳトランジスタＴのソー
ス、ドレインを露出するコンタクトホール２７を層間絶
縁膜２６に形成し、コンタクトホール２７の内面とその
周辺に電極２８を形成するようにしている。

［発明が解決しようとする課題］ ところで、選択酸化膜２４は、シリコンと酸素が結合し
て成長するために、半導体基板２１の内部だけでなくそ
の表面から突出して成長し、その突出量は膜厚の約半分
程度となる。

したがって、選択酸化膜２４の表面がシリコン基板２１
表面よりも高くなるため、選択酸化Ｍ１．２４上の配線
電極２５を素子形成領域Ｘに近づけると、コンタクトホ
ール２７周辺の段差が大きく２峻になり、コンタクトホ
ール２７内に沿って形成される電極２８が薄層化したり
、断線し易くなる等の問題が発生する。

本発明はこのような問題に鑑みてなされたものであって
、選択酸化膜上に形成される膜と半導体基板の段差を小
さくできる半導体装置の製造方法を提供することを目的
とする。

［課題を解決するための手段］ 上記した課題は、第１図に例示するように、シリコン基
板１表面の所望領域を窒化膜３により覆う工程と、前記
窒化膜３から露出したシリコン基板１の表面を熱酸化し
て選択酸化膜４を形成する工程と、前記窒化膜３を終点
にして前記シリコン基板ｌから突出した部分の前記選択
酸化Ｗｉ１．４を研磨し、前記半導体基板１と前記選択
酸化膜４のそれぞれの上面をほぼ同一の高さにする工程
とを有することを特徴とする半導体装置の製造方法によ
って達成する。

〔作　用］ 本発明によれば、シリコン基板１表面から突出した選択
酸化＃４を研磨して薄層化している。

このため、シリコン基板１と選択酸化膜４との段差はな
くなり、シリコン基板１の上方に形成される層間絶縁膜
や配線電極等の凹凸差は小さくなる。

これにより、層間絶縁膜に形成されるコンタクトホール
からその周辺部分にかけての段差は小さくなり、配線の
断線は防止される。

また、選択酸化膜４を研磨する場合に、酸化防止膜用の
窒化膜３をそのまま研磨ストッパーにして使用したので
、研磨から保護する領域に新たに研磨防止膜を形成する
必要はなく、マスク形成の手間がかからず、位置ズレの
発生もない。

〔実施例］ そこで、以下に本発明の詳細を図面に基づいて説明する
。

第１図は本発明の一実施例の工程を示す断面図であって
、図中符号１は、表面に２００人程０の第一のＳｉＯ□
膜２を形成したｐ型のシリコン基板で、そのうちの素子
形成領域Ａは窒化膜３により覆われている（第１図（ａ
））。

そして、そのシリコン基板ｌを酸素雰囲気中に置き、そ
の表面を温度１０００　”Ｃで１３０〜Ｉ６５分間加熱
して、窒化膜３から露出した素子分離領域Ｂに約６００
０人の第二の５ｉ０２膜（選択酸化膜）４を形成する（
第１図（ｂ））。

この選択酸化膜４は、シリコン基４Ｆｉ　Ｉの表面から
約２０００人突出して形成される。

この後に、機械的化学研磨を用いて選択酸化膜４の上部
を研磨して、選択酸化膜４の上面と素子形成領域Ａの第
一の５ｉＯｚ膜２が同一平面となるように平坦化する（
第１図（Ｃ））。

そして、窒化膜３を燐酸によって除去し、シリコン基板
１の表面を平坦な状態にする（第１図（ｄ））。

次に、素子形成領域Ａに例えばＭＯＳトランジスタのゲ
ート電極５を多結晶シリコンにより形成するとともに、
素子分離領域Ｂの選択酸化膜４上には配線電極６を形成
する（第１図（ｅ））。

この後に、ゲート電極５の両側のシリコン基板１に燐イ
オンを注入してこれを拡散して、ソース層７とドレイン
層８とを形成し、ついで、全体に５ｉＯｚよりなる眉間
絶縁膜９を積層する（第１図（ｆ））。

そして、フォトリソグラフィー法により層間絶縁膜９を
パターニングしてソース層７、ドレイン層８にコンタク
トホール１０．１１を形成し、このコンタクトホール１
０．１１を通してソース電極１２、ドレイン電極１３を
形成する。

以上のような工程によれば、素子分１１［ｔｉＪＩ域Ａ
に形成した選択酸化膜４の突出部分を研磨によって除去
し、シリコン基板１表面と選択酸化膜３上面の段差をな
くすようにしている。

このために、ＭＯＳトランジスタの上に積層される層間
絶縁膜９の凹凸の差が小さくなり、層間絶縁膜９の凹部
に形成されるコンタクトホール１Ｏ１１１とその周辺の
段差が小さくなって、そこに形成される電極１２．１３
の薄層化は抑制されることになる。

また、層間絶縁膜９の上に多層配線層を形成する場合に
も、その配線層の薄層化や断線の発生を抑えることが可
能になる。

なお、上記した実施例では、シリコン基板に第１のＳｉ
Ｏ□膜２を形成した状態で窒化膜３を設けたが、シリコ
ン基板１の上に窒化膜３を直接形成し、研磨によって選
択酸化膜４とシリコン基板１の上面を一致させることが
できる。

〔発明の効果〕

以上述べたように本発明によれば、シリコン基板表面か
ら突出した選択酸化膜を研磨して薄層化したので、シリ
コン基板表面と選択酸化膜との段差をなくし、シリコン
基板の上に形成される層間絶縁膜や配線電極等の凹凸差
を小さくできる。

また、選択酸化膜を研磨する場合に、酸化防止膜用の窒
化膜をそのまま研磨ストッパーにして使用したので、研
磨から保護するｔＪｆＮＡに新たに研磨防止膜を形成す
る必要はなく、マスク形成の手間や位１ズレの発生を防
止できる。

【図面の簡単な説明】

第１図は、本発明の一実施例方法を示す断面図、第２図
は、従来方法の一例を示す断面図である。 （符号の説明） １・・・シリコン基板、 ２・・・ＳｉＯ□膜、 ３・・・窒化膜、 ４・・・５ｉＯｚ膜（選択酸化膜）、 ５・・・ゲート電極、 ・・・配線電極、 ・・・層間絶縁膜、 ０．１１・・・コンタクトホール、 ２・・・ソース電極、 ３・・・ドレイン電極。

Claims (1)

1. 【特許請求の範囲】 　シリコン基板（１）表面の所望領域を窒化膜（３）に
   より覆う工程と、 前記窒化膜（３）から露出したシリコン基板（１）の表
   面を熱酸化して選択酸化膜（４）を形成する工程と、 前記窒化膜（３）を終点にして前記シリコン基板（１）
   から突出した部分の前記選択酸化膜４を研磨し、前記半
   導体基板（１）と前記選択酸化膜（４）のそれぞれの上
   面をほぼ同一の高さにする工程とを有することを特徴と
   する半導体装置の製造方法。