JPS61219150A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61219150A JPS61219150A JP5997385A JP5997385A JPS61219150A JP S61219150 A JPS61219150 A JP S61219150A JP 5997385 A JP5997385 A JP 5997385A JP 5997385 A JP5997385 A JP 5997385A JP S61219150 A JPS61219150 A JP S61219150A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- groove
- silicon substrate
- trench
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体の製造方法に関し、特に溝分離形成工程
を含む半導体装置に関する。
を含む半導体装置に関する。
） 〔従来の技術〕
従来、ＭＩＳ型電界効果トランジスタを用いる集積回路
のウェルの分離には溝分離法が用いらｎている。溝分離
には、調らｎた溝に多結晶シリコンを埋込む方法、酸化
物を埋込む方法などがある。
のウェルの分離には溝分離法が用いらｎている。溝分離
には、調らｎた溝に多結晶シリコンを埋込む方法、酸化
物を埋込む方法などがある。
多結晶シリコ／を埋込む方法は、多結晶シリコンが絶縁
体でないから、リーク電流が流れやすい欠点がある。こ
の欠点を除くために、溝の内表面に酸化膜を形成する必
要があるが、この酸化膜の形成はシリコン基板に応力を
加え、結晶欠陥を発生させるという問題がある。
体でないから、リーク電流が流れやすい欠点がある。こ
の欠点を除くために、溝の内表面に酸化膜を形成する必
要があるが、この酸化膜の形成はシリコン基板に応力を
加え、結晶欠陥を発生させるという問題がある。
酸化シリコンのような酸化物を溝に埋込む方法は、上記
のような問題はない。しかし、酸化物とシリコン基板と
の界面に生ずる反転層の形成を防止し、寄生トランジス
タの動作を防止するための不純物を溝側面に拡散するこ
とができないため、寄生トランジスタが動作し易く、ま
た溝側面の電流径路によってノース・ドレイン間のリー
ク電流が増大する欠点があり九。
のような問題はない。しかし、酸化物とシリコン基板と
の界面に生ずる反転層の形成を防止し、寄生トランジス
タの動作を防止するための不純物を溝側面に拡散するこ
とができないため、寄生トランジスタが動作し易く、ま
た溝側面の電流径路によってノース・ドレイン間のリー
ク電流が増大する欠点があり九。
本発明の目的は、相補型ＭＩＳ型電界効果トランジスタ
ー回路におけるウェルの分離について、寄生トランジス
ターの動作を防ぎ、かつ溝側面の電流経路によるノース
・ドレイン間のリーク電流が増加することのない溝分離
の形成工程を含む半導体装置の製造方法を提供すること
にある。
ー回路におけるウェルの分離について、寄生トランジス
ターの動作を防ぎ、かつ溝側面の電流経路によるノース
・ドレイン間のリーク電流が増加することのない溝分離
の形成工程を含む半導体装置の製造方法を提供すること
にある。
本発明の半導体装置の製造方法は、単結晶のシリコン基
板の一主面に酸化膜全堆積する工程と、形成されるべき
分離溝の境界線を境として片側にのみ前記酸化膜を残し
、他方の側の酸化膜を除去する工程と、前記境界線を中
心線とする開口窓を有するマスクを設け反応性イオンエ
ツチングにより前記シリコン基板に溝を形成する工程と
、前記溝の表面に熱酸化＃１−形成する工程と、前記溝
が完全に埋まるまで多結晶シリコンを堆積する工程と、
前記溝の側面の一部が露出するまで前記多結晶シリコン
をエツチングする工程と、露出した溝側面の前記酸化ｗ
Ａｔ−除去する工程と、前記露出した溝側面から前記シ
リコン基板に不純物を拡散する工程とを含んで構成され
る。
板の一主面に酸化膜全堆積する工程と、形成されるべき
分離溝の境界線を境として片側にのみ前記酸化膜を残し
、他方の側の酸化膜を除去する工程と、前記境界線を中
心線とする開口窓を有するマスクを設け反応性イオンエ
ツチングにより前記シリコン基板に溝を形成する工程と
、前記溝の表面に熱酸化＃１−形成する工程と、前記溝
が完全に埋まるまで多結晶シリコンを堆積する工程と、
前記溝の側面の一部が露出するまで前記多結晶シリコン
をエツチングする工程と、露出した溝側面の前記酸化ｗ
Ａｔ−除去する工程と、前記露出した溝側面から前記シ
リコン基板に不純物を拡散する工程とを含んで構成され
る。
前記の溝側面からシリコン基板に不純物を拡散する工程
は、シリコン基板の全表面に不純物を添加した酸化膜を
堆積する工程と、溝とシリコン基板との間の段差の大き
い側の溝側面にのみ前記不純物を添加した酸化膜を残す
ように反応性イオンエツチングを行う工程と、熱処理し
て、前記酸化膜中の不純物を前記シリコン基板中へ拡散
させる工程とから構成することができる。
は、シリコン基板の全表面に不純物を添加した酸化膜を
堆積する工程と、溝とシリコン基板との間の段差の大き
い側の溝側面にのみ前記不純物を添加した酸化膜を残す
ように反応性イオンエツチングを行う工程と、熱処理し
て、前記酸化膜中の不純物を前記シリコン基板中へ拡散
させる工程とから構成することができる。
また、前記の溝側面からシリコン基板に不純物金拡散す
る工程は、溝側面に形成した酸化Ｉｌ！！？マスクとし
て気相拡散あるいは同相拡散する工程で構成することも
できる０ 〔実施例〕 次に、本発明の実施例について１面を用いて説明する。
る工程は、溝側面に形成した酸化Ｉｌ！！？マスクとし
て気相拡散あるいは同相拡散する工程で構成することも
できる０ 〔実施例〕 次に、本発明の実施例について１面を用いて説明する。
第１図（ａ）〜（ｊ）は本発明の一実施例を説明するた
めの工程順に示した断面図である。
めの工程順に示した断面図である。
まず、第１図（ａ）に示すように、Ｎ型単結晶のシリコ
ン基板ｌの上に熱酸化膜２を設け、その上に例えば気相
成長酸化膜３ｔ−設け、レジス）４ｔ−設ける。
ン基板ｌの上に熱酸化膜２を設け、その上に例えば気相
成長酸化膜３ｔ−設け、レジス）４ｔ−設ける。
次に第１図（ｂ）に示すように、レジスト４をマスクと
して酸化膜３ｔ−反応性イオンエツチングにより除去し
、レジスト４１ｒ：剥離し、Ｐウェル形成用のホウ素の
イオン注入を行う０ 次に、第１図（ｃ）に示すように、溝パターン転写のた
めのレジスト７を設ける０ 次に、第１図（山に示すように、反応性イオンエツチン
グにより酸化＃３、熱酸化＃２、及びシリコン基板１′
ｔ−加工して、溝１０を形成する０次に、レジスト剥離
後熱酸化して溝表面に熱酸化膜８を設け、熱処理を行っ
てＰウェル９を設ける０次に、第１図（ｅ）に示すよう
に、多結晶シリコン１１を堆積し、エツチングを行って
、溝１８にのみ多結晶シリコンｌｌｔ″残す０ 次に、第１図（ｆ）に示すように、熱酸化膜８をエツチ
ングすると多結晶シリコン１１で埋めらｎていない溝上
部及びＰフェル部分の基板表面の熱酸化膜２，８が除去
される。その上にＰＳＧ （リン珪酸ガラス）膜１２を
堆積する０ 次に、第１図頓に示すように、反応性イオンエツチング
を行って、溝側面の片側にのみＰＳＧＭ１２を残す。
して酸化膜３ｔ−反応性イオンエツチングにより除去し
、レジスト４１ｒ：剥離し、Ｐウェル形成用のホウ素の
イオン注入を行う０ 次に、第１図（ｃ）に示すように、溝パターン転写のた
めのレジスト７を設ける０ 次に、第１図（山に示すように、反応性イオンエツチン
グにより酸化＃３、熱酸化＃２、及びシリコン基板１′
ｔ−加工して、溝１０を形成する０次に、レジスト剥離
後熱酸化して溝表面に熱酸化膜８を設け、熱処理を行っ
てＰウェル９を設ける０次に、第１図（ｅ）に示すよう
に、多結晶シリコン１１を堆積し、エツチングを行って
、溝１８にのみ多結晶シリコンｌｌｔ″残す０ 次に、第１図（ｆ）に示すように、熱酸化膜８をエツチ
ングすると多結晶シリコン１１で埋めらｎていない溝上
部及びＰフェル部分の基板表面の熱酸化膜２，８が除去
される。その上にＰＳＧ （リン珪酸ガラス）膜１２を
堆積する０ 次に、第１図頓に示すように、反応性イオンエツチング
を行って、溝側面の片側にのみＰＳＧＭ１２を残す。
次に％第１図（ｈ）に示すように、ＢＳＧ（ホウ珪酸ガ
ラス）膜１３を堆積する。
ラス）膜１３を堆積する。
次に、第１図（ｉ）に示すように、反応性イオンエツチ
ングを行い、溝部分にのみＰＳＧ膜１２及びＢＳＧ膜１
３が残る様にし、半相なウェル分離を形成する。
ングを行い、溝部分にのみＰＳＧ膜１２及びＢＳＧ膜１
３が残る様にし、半相なウェル分離を形成する。
次に、第１図（ｊ）に示すように、熱酸化膜１５を設け
、熱処理を行りて、素子分離のための拡散層１６、・１
７をＰＳＧ膜１２、ＢＳＧ膜１３からの固相拡散によっ
て素子分離のための拡散層１６．１７を形成する。
、熱処理を行りて、素子分離のための拡散層１６、・１
７をＰＳＧ膜１２、ＢＳＧ膜１３からの固相拡散によっ
て素子分離のための拡散層１６．１７を形成する。
以上説明したように、本発明によｎば、分離溝の側面に
不純物を拡散し、しかも酸化物で絶縁される分離溝を形
成することができるので、寄生トランジスタの動作を防
止し、またソース・ドレイン間のリーク電流を低減する
ことのできる半導体装置を製造することができる。
不純物を拡散し、しかも酸化物で絶縁される分離溝を形
成することができるので、寄生トランジスタの動作を防
止し、またソース・ドレイン間のリーク電流を低減する
ことのできる半導体装置を製造することができる。
第１図（ａ）〜（ｊ）Ｆｓ、本発明の一実施例を説明す
るための製造工程順に示した断面図である０１・・・・
・・Ｎ型単結晶シリコン基板、２・−・・・・熱酸化膜
、３・・・・・・酸化膜、４・・・・・・レジスト、５
・・・・・・ホウ素イオン注入、６・・・・・・ホウ素
イオン注入層、７・・・・・・レジスト、８・・・・・
・熱酸化膜、９・・・・・・Ｐウェル、１０・・・・・
・溝％ １１・−・・・・多結晶シリコン、１２・・・
・・・ＰＳＧ膜、１３・・・・・・ＢＳＧ＠、１５・・
・・・・熱酸化膜、１６・・・・・・リン拡散層、１７
・・・・・・ホウ素拡散層０＄１ １！Ｉ ＄ １ 図
るための製造工程順に示した断面図である０１・・・・
・・Ｎ型単結晶シリコン基板、２・−・・・・熱酸化膜
、３・・・・・・酸化膜、４・・・・・・レジスト、５
・・・・・・ホウ素イオン注入、６・・・・・・ホウ素
イオン注入層、７・・・・・・レジスト、８・・・・・
・熱酸化膜、９・・・・・・Ｐウェル、１０・・・・・
・溝％ １１・−・・・・多結晶シリコン、１２・・・
・・・ＰＳＧ膜、１３・・・・・・ＢＳＧ＠、１５・・
・・・・熱酸化膜、１６・・・・・・リン拡散層、１７
・・・・・・ホウ素拡散層０＄１ １！Ｉ ＄ １ 図
Claims (3)
- （１）単結晶のシリコン基板の一主面に酸化膜を堆積す
る工程と、形成されるべき分離溝の境界線を境として片
側にのみ前記酸化膜を残し他方の側の酸化膜を除去する
工程と、前記境界線を中心線とする開口窓を有するマス
クを設け反応性イオンエッチングにより前記シリコン基
板に溝を形成する工程と、前記溝の表面に熱酸化膜を形
成する工程と、前記溝が完全に埋まるまで多結晶シリコ
ンを堆積する工程と、前記溝の側面の一部が露出するま
で前記多結晶シリコンをエッチングする工程と、露出し
た溝側面の前記酸化膜を除去する工程と、前記露出した
溝側面から前記シリコン基板に不純物を拡散する工程と
を含むことを特徴とする半導体装置の製造方法。 - （２）溝側面からシリコン基板に不純物を拡散する工程
が、シリコン基板の全表面に不純物を添加した酸化膜を
堆積する工程と、溝とシリコン基板との間の段差の大き
い側の溝側面にのみ前記不純物を添加した酸化膜を残す
ように反応性イオンエッチングを行う工程と、熱処理し
て前記酸化膜中の不純物を前記シリコン基板中へ拡散さ
せる工程とから構成される特許請求の範囲第（１）項記
載の半導体装置の製造方法。 - （３）溝側面からシリコン基板に不純物を拡散する工程
が溝側面に形成した酸化膜をマスクとして気相拡散ある
いは固相拡散する工程で構成される特許請求の範囲第（
１）項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5997385A JPS61219150A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5997385A JPS61219150A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61219150A true JPS61219150A (ja) | 1986-09-29 |
Family
ID=13128622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5997385A Pending JPS61219150A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61219150A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5118636A (en) * | 1987-11-11 | 1992-06-02 | Seiko Instruments Inc. | Process for forming isolation trench in ion-implanted region |
-
1985
- 1985-03-25 JP JP5997385A patent/JPS61219150A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5118636A (en) * | 1987-11-11 | 1992-06-02 | Seiko Instruments Inc. | Process for forming isolation trench in ion-implanted region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0680724B2 (ja) | 絶縁分離のｃｍｏｓ ｆｅｔ集積装置の製造方法 | |
| JPS59119848A (ja) | 半導体装置の製造方法 | |
| JPS61219150A (ja) | 半導体装置の製造方法 | |
| JPS62298130A (ja) | 素子分離方法 | |
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JPH02306665A (ja) | 半導体装置の製造方法 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JPS6231153A (ja) | Ｍｉｓ型半導体集積回路の製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPH027558A (ja) | 半導体装置およびその製造方法 | |
| JPS59177940A (ja) | 素子分離領域の製造方法 | |
| JPS61251165A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPH02246368A (ja) | 半導体装置の製造方法 | |
| JPS61290737A (ja) | 半導体装置の製造方法 | |
| JPS59942A (ja) | 半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPH01223741A (ja) | 半導体装置及びその製造方法 | |
| JPS62245649A (ja) | 半導体装置及びその製造方法 | |
| JPS59225543A (ja) | 素子間分離領域の形成方法 | |
| JPS59231833A (ja) | 半導体装置及びその製造法 | |
| JPH04151823A (ja) | 半導体装置およびその製造方法 | |
| JPS63102241A (ja) | 半導体装置およびその製造方法 | |
| JPS63153840A (ja) | 選択酸化分離方法 | |
| JPS58149A (ja) | 半導体装置 | |
| JPS6312380B2 (ja) |