JPS63102241A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、半導体装置およびその製造方法に関するち
ので、特に素子分離に係わるものである。

〈従来の技術） 周知の如く、半導体装置においては素子領域を分離する
ための素子分子ｆ１ｍ滅（フィールド絶縁ｇＪ）が形成
される。そして、近年の半導体装置の高密度化、高集積
化に伴ないフィールド絶縁膜のｍ細化技術の確立が強く
要望されている。

ところで、従来の素子分離法としては、耐酸化性腺を用
いた選択酸化法が広く用いられている。

しかし、この選択醇化法は、第４図に示すように半導体
１ｅＮ１１上に形成されたフィールド酸化膜１２か素子
領域１３．　、１３２に食い込む、いわゆるバーズビー
ク１４．　、１４２が発生し、微細化には向がない欠点
かある。また、上記選択酸化法により形成したフィール
ド酸化膜１２を用いて第５図に示すようなトレンチキャ
パシタ１５．１６を分離する場合、フィールド酸化膜１
２下の半導体基板１１の深い部分（破、腺１１Ａで囲ん
だ領域）はフィールド反転防止層が形成できず、不純物
濃度が低い（基板濃度と同じ）ためトレンチキャパシタ
１５．１６間にリーク電流が流れるという欠点がある。

（発明が解決しようとする問題点） 上ｊホしたように、従来の半導体装置における素子分離
法では、高集積化が困難であるとともに、トレンチキャ
パシタ間を分離する際にリーク電流が発生して信頼性が
低下する欠点がある。

従って、この発明は、上記の欠点を除去するためのもの
で、高集積度で且つ高信頼性を有する半導ｉｊＫ装置お
よびその製造方法を提供することを目的としている。

［発明の構成］ （問題点を解決するための手段と作用）すなわち、この
発明においては、上記の目的を達成するために、半導体
基板上に被膜を形成し、この被膜を選択的にエツチング
して素子分離領域の形成予定領域に対応する部分を除去
する。そして、上記被膜をマスクにして半導体基板の主
面側に溝を形成し、この溝内に上記半導体基板と同一導
電型で且つこの基板より高濃度の不純物を含んだ単結晶
半導体層を埋め込み形成することにより素子分離領域を
形成するようにしている。

こうすることにより、バーズビークは発生しないため高
集積化が可能であり、しかも素子分離領域が半導体基板
の深い部分にまで形成できるのでトレンチキャパシタの
分離に使用すればキャパシタ間のリーク電流を防止して
信頼性を向上できる。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。第１図（ａ）〜（ｄ）は、この発明をＭＯ３型半
導体装置の素子分離に適用する際の製造工程を順次示し
ている。

まず、Ｐ−型のシリコン基板（半導体基板）１７を熱酸
化してｇｌＩｌが１０００人のＳｉＯ２膜１８膜形８す
る。次に、上記５ｉＯ２１１３１８上にフォトレジスト
を（Ｊｉｎｉシ、写真蝕刻法により素子形成予定領域を
覆ったレジストパターン１９を形成する（（ａ）図）。

次に、上記レジストパターン１９をマスクとして反応性
イオンエツチングを行ない、上記Ｓ　！　０２膜１８を
エツチングして間口部を形成した後、このＳ　ｉ　０２
　模１８と上記レジストパターン１９をマスクとして反
応性イオンエツチングを行ない、シリコン基板１７を例
えば深さ３μｍ程度エツチングして溝２０を形成する（
（ｂ）図）。続いて、上記レジストパターン１９を除去
した後、上記５ｉ０２１１８をマスクにして選択エピタ
キシャル法を用いて上記溝２０内に少なくとも１Ｘ１０
”ｃｍ”以上の濃度でＰ型不純物を含ノυだ単結晶半導
体層２１を形成する。この単結晶半導体層２１は素子分
離領域となる（（Ｃ）図）。

次に、上記Ｓ　ｉ　０２膜１８を除去し、上記素子分離
領域２１で分離されたＰ型シリコン基板１７上の素子領
［！、　！を熱酸化し、膜厚が２００人の熱酸化膜を形
成する。次に、全面にリンをドープした厚さ３０００人
の多結晶シリコン袋を堆積形成した後、写真蝕刻法によ
り形成されたレジストパターンをマスクとして反応性イ
オンエツチングを行なってゲート電ｆｒＡ２３１　、２
３２を形成する。そして、上記ゲート電１Ｍ２３ｔ　、
　２３２をマスクとして上記熱酸化膜をエツチング除去
し、ゲート酸化膜２４１、２４２を形成する。次に、上
記素子分離領域２１をレジストパターンで覆い、このレ
ジストパターンと上記ゲート電ａ２３ｓ　、　２３２を
マスクとじてヒ素のイオン注入を行ない、素子領域！、
ｋにそれぞれＮ＋型のソース、ドレインｆｆｉ［２５ａ
。

２５ｂ、および２６ａ、２６ｂを形成する。これによっ
て、素子分離領域２１により分離された二つのへチャネ
ル型ＭＯＳトランジスタが形成される。

このような製造方法によれば、ＬＯＣＯ８法のようにバ
ーズビークが発生することはないので、＠細な素子分離
領域を形成できる。

なお、上記実施例では、ＭＯＳトランジスタを形成する
際に（（ｄ）図に示す工程）素子分離領域２１をレジス
トパターンで１ってヒ素をイオン注入し、Ｎ１型の拡散
層（ソース、ドレイン領域２５ａ、２５ｂ、および２６
ａ　、　２６ｂ　）を形成したが、マスク合わせずれに
より上記Ｎ′″型の拡散層と上記素子分離領域２１とが
オフセットになるのを防止づるために、第２図に示す如
く拡散層２５ａ　、　２５ｂ　。

および２６ａ、２ｔ３ｂを形成する前に、溝の開口部周
辺に予めＰ−型の拡ｒｌ１層２７ａ、２７ｂを形成して
置いても良い。

第３図（ａ）〜（Ｃ）は、この発明の他の実施例を示す
もので、トレンチキャパシタ間の分離を行なう際の製造
工程を示している。まず、前記実施例と同様な方法を用
いてＰ型不純物を含んだ単結晶半導体層をシリコン基板
１７中に埋め込んだ素子分１ｌＩｌ領域２１を形成し、
次に、熱酸化を行なってシリコン基板１７上に５ｉ０２
膜２８を形成する。続いて、上記５ｉＯ２１Ｑ２８上に
フォトレジストを塗布し、写真蝕剣法によりキャパシタ
の形成予定領域上を除去したレジストパターン２９を形
成する（（ａ）図）。次に、上記レジストパターン２つ
をマスクとして反応性イオンエツチングを行ない、上記
５ｉ０２膜２８をエツチングして選択的に除去した後、
このＳ　ｉ　０２１２８＃よび上記レジストパターン２
９をマスクとして反応性イオンエツチングを行ない、シ
リコン基板１７を例えば深さ３μｍ程度エツチングして
溝３０．　、３０２を形成する（（ｂ）図）。

次いで、上記レジストパターン２９および上記５ｉ０２
膜２８を除去した後、上記溝３０．　、３０２内および
シリコン基板１７の表面の一部にヒ素を拡散してＮ−型
の拡散層３１．　、３１２　、ゲート絶縁膜３２および
ゲート電橋３３を順次形成し、ＭＯ８型キャパシタ３４
．３５を形成する。

このような構成によれば、ＭＯＳキャパシタ３４゜３５
は素子分離領域２１でシリコン基板１７中の深い領域ま
で完全に分離されるため、キャパシタ３４．３５間のリ
ーク電流を防止でき信頼性を向上できる。

しかも、前記実施例と同様にバーズビークが発生するこ
とはないので、微細な素子分離ｇＡ域を形成できる。

なお、上記実施例では素子分離領域用の溝とキャパシタ
用の溝３０１　、３０２を別の工程で形成したが、同一
工程で形成しても良い。

［発明の効果コ 以上説明したようにこの発明によれば、高集積度で且つ
高信頼性を有する半導体装置およびその製造方法が得ら
れる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わる半導体装置および
その製造工程を説明するための図、第２図および第３図
はそれぞれこの発明の他の実施例について説明するため
の図、第４図および第５図はそれぞれ従来の半導体装置
の製造方法について説明するための図である。 １７・・・半導体基板、１８・・・ＳｉＯ２膜く被膜）
、２０・・・溝、２１・・・単結晶半導体層（素子分離
領域）。

Claims (6)

【特許請求の範囲】
1. （１）半導体基板と、この半導体基板の主面側に形成さ
   れる溝と、この溝内に形成され上記半導体基板と同一導
   電型で且つこの基板よりも高濃度の不純物を含む単結晶
   半導体層から成る素子分離領域とを具備することを特徴
   とする半導体装置。
2. （２）前記単結晶半導体膜から成る素子分離領域は、ト
   レンチキャパシタを分離するものであることを特徴とす
   る特許請求の範囲第１項記載の半導体装置。
3. （３）前記単結晶半導体層の不純物濃度は、１×１０＾
   １＾６ｃｍ＾−＾３以上であることを特徴とする特許請
   求の範囲第１項記載の半導体装置。
4. （４）半導体基板上に被膜を形成する工程と、この被膜
   における素子分離領域の形成予定領域に対応する部分を
   選択的にエッチングして上記半導体基板を露出させる工
   程と、上記被膜をマスクにして半導体基板をエッチング
   することにより溝を形成する工程と、この溝内に上記半
   導体基板と同一導電型で且つこの基板より高濃度の不純
   物を含んだ単結晶半導体層を埋め込み形成することによ
   り素子分離領域を形成する工程とを具備することを特徴
   とする半導体装置の製造方法。
5. （５）前記単結晶半導体層は、選択エピタキシャル成長
   法により形成することを特徴とする特許請求の範囲第４
   項記載の半導体装置の製造方法。
6. （６）前記単結晶半導体層の不純物濃度は、１×１０＾
   １＾６ｃｍ＾−＾３以上であることを特徴とする特許請
   求の範囲第４項記載の半導体装置の製造方法。