JPS62249454A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に、ＬＳｒに
おける配線その他の各種パターンの形成に適用して有効
な技術に関するものである。

〔従来の技術〕

半導体集積回路装置の製造にあたっては、レジスト（例
えばフォトレジスト）を用いた（フォト）リソグラフィ
技術が用いられる。フォトリソグラフィにおいては、フ
ォトレジスト膜の下地形状や下地膜の反射率が、加工精
度に大きく影響することが知られている（例えば、ソリ
ッドステートテグノロジ（Ｓｏｌｉｄ　ｓｔ、ａｔ、ｅ
　ｊｅｃｈｎｏｌｏｇｙ）／日本版、１９８４年５月号
、　ｐ、７３〜ｐ、８］、）。

本発明者は、ゲート遅延回路用の多結晶Ｓｉ（シリコン
）容量を有するＬＳＩにおけるＡｔ配線の形成方法につ
いて検討した。以下は公知とされた技術ではないが、本
発明者によって検討された技術であり、その概要は次の
とおりである。

すなわち、ゲート遅延回路用の多結晶Ｓ１容量を有する
ＬＳＩを型造するためには、まず例えば選択酸化により
半導体基板表面にフィールド絶縁膜を形成した後、この
フィールド絶縁膜上にゲート遅延回路用の容量を構成す
る例えば長方形状の多結晶Ｓｉ膜を形成する。次にこの
多結晶Ｓｉ膜を覆うように層間絶縁膜を形成し、さらに
この層間絶縁膜上にＡｔ膜を形成した後、このＡｔ膜上
にフォ１へレジストを塗布する。次にこのフォトレジス
トを配線形成用のフォトマスクを用いて露光した後、現
像を行うことにより所定形状のフォトレジストパターン
を形成する。次にこのフォトレジストパターンをマスク
としてＡｌｖ４をエツチングすることにより、Ａ１配線
パターンを形成する。

〔発明が解決しようとする問題点〕

しかしながら、上述の多結晶Ｓｉ膜から成る容量はフィ
ールド絶縁膜上に設けられているため、その位置は半導
体基板の表面に垂直な方向（縦方向）で最高部位であり
、従って前記Ａ１膜上に塗布された前記フォトレジスト
は前記多結晶Ｓｉ膜の上方で薄くなる。このため、この
膜厚の薄い部分のフォトレジストはＡ１膜に対する接着
強度が弱いので。

露光工程においてフォトマスクをフォトレジストに密着
させた時、その密着によるｆｉｌ［に耐えられずにフォ
トレジストがＡｔ膜から剥離し、この剥離したフォトレ
ジストが現像時に移動する。その結果、このフォトレジ
ストをマスクとしてＡ１膜をエツチングすることにより
Ａ１配線を形成した場合、配線のゆがみやショート不良
が発生してしまうという問題があった。

本発明の目的は、所定層の表面に配線その他のパターン
を不良を生ずることなく形成することが可能な技術を提
供することにある。

本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。

すなわち５表面の段差の最高部位近傍を通るパターンの
長さが短くなるように前記段差を設け又は前記表面の段
差が実質的にない構造としている。

〔作　用〕

上記した手段によれば、パターン形成用の膜上に形成さ
れるフォトレジストの塗布膜厚が段差の上方で薄くなっ
ても、その周りの厚い部分によりこの薄い部分のフォト
レジストの前記膜に対する接着強度が補われるか又はフ
ォトレジストの塗布膜厚が薄くなることが防止されるの
で、露光時におけるフォトマスクの密着による衝撃によ
りフォトレジストが剥離するのを効果的に防止すること
ができる。

〔実施例〕

以下１本発明の構成について、実施例に基づき図面を参
照しながら説明する。

なお、全図において、同一の機能を有するものには同一
の符号を付け、その繰り返しの説明は省略する。

実施例ｉ 第１図及び第２図に示すように、実施例ＩによるＬＳＴ
においては２例えばＳｉ基板のような半導体基板１の表
面に、例えば選択酸化により形成されたＳｉＯ２膜のよ
うなフィールド絶縁膜２及びこのフィールド絶縁膜２に
連なる例えばＳｉＯ２膜のような絶縁膜３が設けられ、
これらの上にゲート遅延回路用の容量を構成する例えば
長方形状の多結晶Ｓｉ膜４が設けられている。また、こ
の多結晶Ｓｉ膜４を覆うように例えばリンシリケートガ
ラス（ＰＳＧ）膜のような層間絶縁膜５が設けられ。

この層間絶縁膜５上にＡ１膜６及びフォトレジスト膜７
が設けられている。この場合、多結晶Ｓ１膜４の周辺部
４ａに対応する部分の層間絶縁膜５表面が最高部位とな
るため、この最高部位に対応する部分におけるフォトレ
ジスト膜７の膜厚が薄くなるが、Ａｌ膜６のエツチング
により形成されるＡ１配線８（第１図において一点鎖線
で示す）がこの最高部位近傍を前記多結晶Ｓ１膜４の辺
に垂直な方向に通る長さを例えば３〜１０μｍ、好まし
くは３〜５μｍ程度に短くすることにより、この膜厚の
薄い部分のフォトレジスト膜７のＡｔ膜６に対する接着
強度はその周りの厚い部分の接着強度により補われる。

このため、露光時にフォトマスクの密着衝撃によりフォ
トレジス１−膜７がＡｌ膜６から剥離するのを効果的に
防止することができるので、現像時にフォトレジスト膜
７が移動するのを効果的に防止することができる。従っ
て、エツチング後におけるＡ１配線８のゆがみやショー
ト不良の発生を防止することができる。

１１且ｌ 第３図及び第４図に示すように、実施例■によるＬＳＩ
においては、フィールド絶縁膜２上に細線状の多結晶Ｓ
ｉ膜４が格子状に設けられ、この多結晶５ｉｉ１１４を
覆うように層間絶縁膜５が設けられている。この場合、
この層間絶縁膜５の表面は、多結晶Ｓ１膜４の形状に対
応して波状となっている。

この細線状の多結晶Ｓｉ膜４の幅（ま１例えば３〜１０
μｍ、好ましくは３〜５μｍ８度に選ばれろ。

これによって、層間絶縁膜Ｓの表面の段差の最高部位近
傍を通るＡｔ配線８の長さが実施例ｒと同様に短くなる
ので、多結晶Ｓｉ膜４に対応する部分におけるフォトレ
ジストＩＢ７の膜厚が薄くても、この薄い部分はその周
りの厚い部分によってその接着強度が補われ、このため
露光時にフォトレジスト膜７がＡ１膜６から剥離するの
を防止することができる。従って、この実施例１【によ
っても、実施例Ｉと同様に、Ａ１配ｖＡ８のゆがみやシ
ョート不良の発生を防止することができる。

実施例■ 第５図及び第６図に示すように、実施例■によるＬＳＩ
においては、半導体基板１の表面に、互いに平行な短冊
状の領域が残゛されるようにフィールド絶縁膜２が設け
られ、このフィールド絶縁膜２及び絶縁膜３上に例えば
長方形状の多結晶Ｓ１膜４が設けられている。これによ
って、多結晶Ｓｉ膜４の表面は波状になり、結果として
層間絶縁膜５の表面も波状になる。この場合、この層間
絶縁膜５の表面の最高部位近傍を通るＡｌ配線８の長さ
が例えば３〜１０μｍ、好ましくは３〜５μｍ程度とな
るようにフィールド絶縁膜２を設けることにより、前Ｅ
最高部位に対応する部分におけるフォトレジスト膜７の
膜厚が薄くても、その周りの厚い部分により薄い部分の
接着強度が補われる。このため、この実施例■によって
も、実施例！及び実施例■と同様に、　ＡＩ配ｖＡ８の
ゆがみやショート不良の発生を防止することができる。

大庭貞Ｎ 第７図及び第８図に示すように、実施例■によるＬＳＩ
においては、フィールド絶縁膜２で囲まれた領域内に設
けられた絶縁膜３上に例えば長方形状の多結晶Ｓｉ膜４
が設けられている。この多結晶Ｓ１膜４の上面は、フィ
ールド絶縁膜２の上面と実質的に同一の高さにある。こ
れによって、多結晶Ｓｉ膜４を設けたことにより層間絶
縁膜５の表面に段差がほとんど生じないので、　ＡＩ膜
膜上上設けられたフォトレジスト膜７の膜厚がこの多結
晶Ｓｉ膜４の上方において薄くなるのを防止することが
できる。従って、実施例１〜実施例■と同様に、Ａｌ配
線８のゆがみやショート不良の発生を防止することがで
きる。

尖遼月ヱ 第９図及び第１Ｏ図に示すように、実施例■によるＬＳ
Ｉにおいては、フィールド絶縁膜２上に例えば幅３〜１
０μｍ、好ましくは３〜５μｍ程度の細線状の多結晶Ｓ
ｉ膜４が格子状に設けられている。この実施例■によれ
ば、眉間絶縁膜５の表面の最高部位近傍を通るＡ１配線
８の長さが短いので、多結晶５ｉｌｌ１４に対応する部
分におけるフォトレジスト膜７の膜厚が薄くても、この
薄い部分はその周りの厚い部分によりその接着強度が補
われる。従って、Ａｌ配ｓ８のゆがみやショート不良の
発止を防止することができる。

ヌ１８４殊Ｖ＝ 第１１図〜第１３図に示すように、実施例■によるＬＳ
Ｉにおいては、互いに平行な短冊状の領域を残すように
フィールド絶縁膜２が設けられ、このフィールド絶縁膜
２及び絶縁膜３上に例えば長方形状の多結晶Ｓｉ膜４が
設けられている。この多結晶Ｓｉ膜４の表面はフィール
ド絶′ｍ膜２の表面形状に対応して波状となり、その結
果層間絶縁膜５の表面も波状となる。この実施例■によ
れば、層間絶縁膜５の表面の最高部位近傍を通るＡ１配
線８の長さが例えば３〜１０μｍ、好ましくは３〜５μ
ｍ程度に短くなるようにフィールド絶縁膜２を設けるこ
とにより、この最高部位に対応する部分におけるフォト
レジスト膜７の膜厚が薄くても。

この薄い部分はその周りの厚い部分によりその接着強度
が補われる。従って、Ａ１配線８のゆがみやショート不
良の発生を防止することができる。

実施例■ 第１４図〜第１６図に示すように、実施例■によるＬＳ
Ｉにおいては、フィールド絶縁膜２上に例えば長方形状
の多結晶Ｓｉ膜４が設けられ、この多結晶Ｓｉ膜膜上上
１例えば幅３〜１０μｍ、好ましくは３〜５μｍの互い
に平行な短冊状のＳｉＯ２膜のような絶縁膜９（例えば
多結晶ｓ１膜４の導電型を決定するための不純物導入時
のマスク）が設けられている。これによって１層間絶縁
膜５の表面に波状の段差が生ずる。この場合においても
、層間絶縁膜５の表面の最高部位に対応する部分におけ
るフォトレジスト膜７の膜厚が薄くても、この薄い部分
はその周りの厚い部分によりその接着強度が補すれる。

なお、多結晶Ｓｉ膜４の上方におけるＡｌ配線８は、層
間絶縁膜５の表面の段差の低部に閉じ込められた構造と
なっている。この実施例■によっても、　Ａｌ配線８の
ゆがみゃショート不良の発生を防止することができる。

以上、本発明者によってなされた発明を前記実施例に基
づき具体的に説明したが、本発明は、前記実施例に限定
されるものではなく、その要旨を逸脱しない範囲におい
て１種々変形し得ることは勿論である。

例えば、前記実施例■〜■においては、多結晶Ｓｉ［４
によりゲート遅延回路用の容量が構成されるＬＳＩに本
発明を適用した場合につき説明したが、本発明は、Ａｌ
配線とのクロスアンダ一部において多結晶Ｓｉ膜４を用
いるＬＳＩに適用することもできる。また本発明は、所
定層の表面に配線その他の各種パターンを設けるＭＯ３
ＬＳＩやバイポーラＬＳＩその他の各種半導体集積回路
に適用することができる。

〔発明の効果〕

本願において開示される発明のうち１代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

すなわち、所定層の表面に、不良を生ずることなくパタ
ーンを形成することが可能である。

【図面の簡単な説明】

第１図は、本発明の実施例１によるＬＳＩの要部の平面
図。 第２図は、第１図のＡ−Ａ線の断面図、第３図は、本発
明の実施例ＨによるＬＳＩの要部の平面図。 第４図は、第３図のＢ−Ｂ線の断面図。 第５図は、本発明の実施例■によるＬＳＩの要部の平面
図、 第６図は、第５図のｃ−ｃ４＠の断面図、第７図は１本
発明の実施例■にょるＬＳＩの要部の平面図、 第８図は、第７図のＤ−Ｄ線の断面図、第９図は１本発
明の実施例■によるＬＳＩの要部の平面図、 第１０図は、第９図のＥ−Ｅ線の断面図、第１１図は、
本発明の実施例■にょるＬＳＩの要部の平面図、 第１２図は、第１１図のＦ−Ｆ＠の断面図、第１３図は
、第１１図のＧ−Ｇｇの断面図、第１４図は１本発明の
実施例■にょるＬＳＩの要部の平面図。 第１５図は、第１４図のＨ−Ｈ線の断面図、第１６図は
、第１４図のＩ−Ｉ線の断面図である。 図中、１・・・半導体基板、２・・・フィールド絶縁膜
。 ３．９・・・絶縁膜、４・・・多結晶Ｓｉ膜、５・・・
層間絶縁膜、６・・・Ａｌ膜、７・・フォトレジスト膜
、８・・・Ａｌ配線である。 、′）

Claims (1)

1. 【特許請求の範囲】 １、所定層の表面上にパターンが設けられている半導体
   集積回路装置であって、前記表面の段差の最高部位近傍
   を通る前記パターンの長さが短くなるように前記段差を
   設け又は前記表面の段差が実質的にない構造としたこと
   を特徴とする半導体集積回路装置。 ２、前記パターンが配線パターンであることを特徴とす
   る特許請求の範囲第１項記載の半導体集積回路装置。 ３、前記所定層が層間絶縁膜であることを特徴とする特
   許請求の範囲第１項又は第２項記載の半導体集積回路装
   置。 ４、前記層間絶縁膜の下方に設けられている所定形状の
   多結晶Ｓｉ膜により前記段差が生じていることを特徴と
   する特許請求の範囲第３項記載の半導体集積回路装置。 ５、半導体基板の表面に設けられている所定形状のフィ
   ールド絶縁膜により前記段差が生じていることを特徴と
   する特許請求の範囲第１項〜第３項のいずれか一項記載
   の半導体集積回路装置。 ６、前記層間絶縁膜の下方に設けられている多結晶Ｓｉ
   膜上に設けられている所定形状の絶縁膜により前記段差
   が生じていることを特徴とする特許請求の範囲第３項記
   載の半導体集積回路装置。