JPH10335332A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10335332A JPH10335332A JP9146394A JP14639497A JPH10335332A JP H10335332 A JPH10335332 A JP H10335332A JP 9146394 A JP9146394 A JP 9146394A JP 14639497 A JP14639497 A JP 14639497A JP H10335332 A JPH10335332 A JP H10335332A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- connection hole
- pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 ハーフトーンマスクを使用しても、重ね合わ
せ精度を向上させることができるように改良された、半
導体装置の製造方法を提供することを目的とする。 【解決手段】 反射防止膜５の上に酸化膜６を形成す
る。レジスト膜７ａ，７ｂに向けて、ハーフトーン位相
シフトマスク３１を用いて、光を選択的に照射する。そ
の後、現像し、接続孔３９のレジストパターン７０ａ
と、重ね合わせマーク４０を形成するためのレジストパ
ターン７０ｂを形成する。本発明によれば、酸化膜６の
下に反射防止膜５が形成されているので、重ね合わせマ
ーク部３０において、ゴーストパターンは発生しない。
せ精度を向上させることができるように改良された、半
導体装置の製造方法を提供することを目的とする。 【解決手段】 反射防止膜５の上に酸化膜６を形成す
る。レジスト膜７ａ，７ｂに向けて、ハーフトーン位相
シフトマスク３１を用いて、光を選択的に照射する。そ
の後、現像し、接続孔３９のレジストパターン７０ａ
と、重ね合わせマーク４０を形成するためのレジストパ
ターン７０ｂを形成する。本発明によれば、酸化膜６の
下に反射防止膜５が形成されているので、重ね合わせマ
ーク部３０において、ゴーストパターンは発生しない。
Description
【０００１】
【発明の属する技術分野】この発明は、一般に半導体装
置に関するものであり、より特定的には、接続孔のサイ
ズが０．４μｍ□以下であり、かつ重ね合わせマークを
有する半導体装置に関する。この発明は、また、そのよ
うな半導体装置の製造方法に関する。
置に関するものであり、より特定的には、接続孔のサイ
ズが０．４μｍ□以下であり、かつ重ね合わせマークを
有する半導体装置に関する。この発明は、また、そのよ
うな半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造においては、半導体装
置の高集積化と、それに伴う微細化のため、パターン線
の幅と、パターン線間の幅が小さくなっている。それに
加え、デバイスの縦方向の構造の複雑化により、高集積
化のための重ね合わせ精度が厳格に要求されている。
置の高集積化と、それに伴う微細化のため、パターン線
の幅と、パターン線間の幅が小さくなっている。それに
加え、デバイスの縦方向の構造の複雑化により、高集積
化のための重ね合わせ精度が厳格に要求されている。
【０００３】図１１は、従来の重ね合わせ技術の概念図
である。重ね合わせは、フォトマスク２０のパターンを
ウェハ２１に転写するときに行なわれる。重ね合わせ
は、フォトマスク２０を通して、アライメント光２４を
用いて、既にウェハ上に形成された回折格子状のウェハ
重ね合わせマーク２３の位置計測をすることによって行
なう。位置計測値とステージとのずれをステージを移動
することにより補正し、フォトマスク２０上のチップパ
ターン２５を、ウェハ２１上にチップパターン２６とし
て転写する。なお、このとき、さらに次の層を重ねる場
合のウェハアライメントパターンも同時に転写される。
である。重ね合わせは、フォトマスク２０のパターンを
ウェハ２１に転写するときに行なわれる。重ね合わせ
は、フォトマスク２０を通して、アライメント光２４を
用いて、既にウェハ上に形成された回折格子状のウェハ
重ね合わせマーク２３の位置計測をすることによって行
なう。位置計測値とステージとのずれをステージを移動
することにより補正し、フォトマスク２０上のチップパ
ターン２５を、ウェハ２１上にチップパターン２６とし
て転写する。なお、このとき、さらに次の層を重ねる場
合のウェハアライメントパターンも同時に転写される。
【０００４】このような重ね合わせマーク２２は、Ｘ方
向の位置合わせを行なうものとＹ方向の位置合わせを行
なうものと、少なくとも２つ存在する。
向の位置合わせを行なうものとＹ方向の位置合わせを行
なうものと、少なくとも２つ存在する。
【０００５】さて、半導体装置の高集積化とそれに伴う
微細化のために、フォトマスク２０として、ハーフトー
ン位相シフトマスク（以下、ハーフトーンマスクとい
う）を用いて、微小なパターンを形成する技術が、提案
されている。
微細化のために、フォトマスク２０として、ハーフトー
ン位相シフトマスク（以下、ハーフトーンマスクとい
う）を用いて、微小なパターンを形成する技術が、提案
されている。
【０００６】図１２を参照して、フォトマスクには、通
常マスクと位相シフトマスクとがある。位相シフトマス
クの１つとして、ハーフトーンマスクが知られている。
通常マスクは、ガラス基板の上にＣｒ、ＭｏＳｉ等の金
属で形成されたパターンが形成されてなるものである。
ハーフトーンマスクは、ガラス基板の上に、ＭｏＳｉＯ
Ｎ、ＣｒＯＮ等の金属パターンが形成されてなるもので
ある。
常マスクと位相シフトマスクとがある。位相シフトマス
クの１つとして、ハーフトーンマスクが知られている。
通常マスクは、ガラス基板の上にＣｒ、ＭｏＳｉ等の金
属で形成されたパターンが形成されてなるものである。
ハーフトーンマスクは、ガラス基板の上に、ＭｏＳｉＯ
Ｎ、ＣｒＯＮ等の金属パターンが形成されてなるもので
ある。
【０００７】ハーフトーンマスクは、通常マスクの上に
形成される遮光部に相当する場所に、非遮光部を通過す
る露光光の位相を反転させる材料をつけたものである。
ハーフトーンマスクは、パターンの光コントラストを、
通常マスクに比べて、強調させ、微細なパターンを形成
する。
形成される遮光部に相当する場所に、非遮光部を通過す
る露光光の位相を反転させる材料をつけたものである。
ハーフトーンマスクは、パターンの光コントラストを、
通常マスクに比べて、強調させ、微細なパターンを形成
する。
【０００８】図１３は、通常マスクとハーフトーンマス
クとの相違を示したものである。ハーフトーンマスクで
は、非遮光部において、光の位相が反転する。ハーフト
ーンマスクを用いると、光強度のパターン２６と光強度
のピーク２７とは、明確に区別され、すなわち解像度が
高まる。しかし、後述するように、ゴーストパターンの
原因となる、光強度のピーク２８が生じる。
クとの相違を示したものである。ハーフトーンマスクで
は、非遮光部において、光の位相が反転する。ハーフト
ーンマスクを用いると、光強度のパターン２６と光強度
のピーク２７とは、明確に区別され、すなわち解像度が
高まる。しかし、後述するように、ゴーストパターンの
原因となる、光強度のピーク２８が生じる。
【０００９】
【発明が解決しようとする課題】次に、従来のハーフト
ーンマスクを用いて、リソグラフィ技術により、半導体
装置の製造する場合の問題点について説明する。
ーンマスクを用いて、リソグラフィ技術により、半導体
装置の製造する場合の問題点について説明する。
【００１０】図１４を参照して、半導体基板９の上に
は、接続孔部分と重ね合わせマーク部分３０とが存在す
る。接続孔部分２９では、半導体基板９の上に、第１の
酸化膜１０と、バリアメタル１１と、アルミ膜１２と、
チタンナイトライド膜１３と、第２の酸化膜１４とが形
成されている。一方、重ね合わせマーク部３０では、半
導体基板９の上に第１の酸化膜１０と、第２の酸化膜１
４とが形成されている。接続孔部分２９には、接続孔を
形成するためのレジスト１５が設けられている。重ね合
わせマーク部３０においては、重ね合わせマークを形成
するためのレジスト１５ｂが設けられている。接続孔を
形成する部分に非遮光部を有し、重ね合わせマークを形
成する部分に非遮光部を有するハーフトーンマスク３１
を準備する。ハーフトーンマスク３１は、重ね合わせマ
ーク部３０において、遮光部３２と非遮光部３３とを有
する。ハーフトーンマスク３１を用いて、光３４を、レ
ジスト１５に向けて照射する。このとき、接続孔を形成
する部分３５と重ね合わせマークを形成する部分３６が
感光する。このときに、さらに、非遮光部において、ゴ
ーストパターン３７が発生する。ゴーストパターン３７
は、位相が反転した光（光強度のピーク２８に相当）
が、基板９の表面で反射し、レジスト１５ｂを感光させ
てできたものである。
は、接続孔部分と重ね合わせマーク部分３０とが存在す
る。接続孔部分２９では、半導体基板９の上に、第１の
酸化膜１０と、バリアメタル１１と、アルミ膜１２と、
チタンナイトライド膜１３と、第２の酸化膜１４とが形
成されている。一方、重ね合わせマーク部３０では、半
導体基板９の上に第１の酸化膜１０と、第２の酸化膜１
４とが形成されている。接続孔部分２９には、接続孔を
形成するためのレジスト１５が設けられている。重ね合
わせマーク部３０においては、重ね合わせマークを形成
するためのレジスト１５ｂが設けられている。接続孔を
形成する部分に非遮光部を有し、重ね合わせマークを形
成する部分に非遮光部を有するハーフトーンマスク３１
を準備する。ハーフトーンマスク３１は、重ね合わせマ
ーク部３０において、遮光部３２と非遮光部３３とを有
する。ハーフトーンマスク３１を用いて、光３４を、レ
ジスト１５に向けて照射する。このとき、接続孔を形成
する部分３５と重ね合わせマークを形成する部分３６が
感光する。このときに、さらに、非遮光部において、ゴ
ーストパターン３７が発生する。ゴーストパターン３７
は、位相が反転した光（光強度のピーク２８に相当）
が、基板９の表面で反射し、レジスト１５ｂを感光させ
てできたものである。
【００１１】次に、このゴーストパターン３７の発生に
ついて、さらに詳細に説明する。図２２は、シリコン基
板などの高反射基板に酸化膜をつけた場合の、酸化膜の
膜厚変動による、酸化膜表面の反射率の変化を示したも
のである。図２２から明らかなように、酸化膜の膜厚変
動による反射率の振幅が大きい。これを反映して、図２
３に示すように、レジストの開孔部の径の変動も大きく
なる。反射率の振幅の周期は、３６５ｎｍの波長の場
合、１２４０Å前後になり、酸化膜の膜厚が６２０Å変
動すると、反射率の極大と極小が、この振幅の範囲内に
入ってしまう。そのため、レジストの開孔部の径の変動
も、大きく変動する。膜厚が１００００Å前後の酸化膜
をつけた場合、酸化膜の膜厚の面内ばらつきが１０％あ
ると、上記変動により、シリコン基板からの反射光によ
るレジストの感光は避けられない。
ついて、さらに詳細に説明する。図２２は、シリコン基
板などの高反射基板に酸化膜をつけた場合の、酸化膜の
膜厚変動による、酸化膜表面の反射率の変化を示したも
のである。図２２から明らかなように、酸化膜の膜厚変
動による反射率の振幅が大きい。これを反映して、図２
３に示すように、レジストの開孔部の径の変動も大きく
なる。反射率の振幅の周期は、３６５ｎｍの波長の場
合、１２４０Å前後になり、酸化膜の膜厚が６２０Å変
動すると、反射率の極大と極小が、この振幅の範囲内に
入ってしまう。そのため、レジストの開孔部の径の変動
も、大きく変動する。膜厚が１００００Å前後の酸化膜
をつけた場合、酸化膜の膜厚の面内ばらつきが１０％あ
ると、上記変動により、シリコン基板からの反射光によ
るレジストの感光は避けられない。
【００１２】図２４は、高反射基板上で形成すべき接続
孔のサイズに対する最適露光量を示したものである。図
２４には、ゴーストパターンの発生する露光量も併わせ
て記述されている。ここでは、接続孔のサイズを横軸に
表わしているが、図２４のデータは、重ね合わせマーク
を形成するための最適露光量をも示している。なぜな
ら、重ね合わせマークの径は１μｍ以上であるので、重
ね合わせマークは、その大きさの点で、１μｍの接続孔
と同視できるからである。
孔のサイズに対する最適露光量を示したものである。図
２４には、ゴーストパターンの発生する露光量も併わせ
て記述されている。ここでは、接続孔のサイズを横軸に
表わしているが、図２４のデータは、重ね合わせマーク
を形成するための最適露光量をも示している。なぜな
ら、重ね合わせマークの径は１μｍ以上であるので、重
ね合わせマークは、その大きさの点で、１μｍの接続孔
と同視できるからである。
【００１３】さて、接続孔が１μｍ□である場合の最適
露光量を１と規格化すると、０．４μｍ□の最適露光量
はその１．５倍要する。このとき、ゴーストパターンが
発生するための最適露光量は、規格１．５と規格１の間
に十分に入る。したがって、図１４を参照して、接続孔
３５を形成するときに、重ね合わせマーク部分にゴース
トパターン３７が発生したのである。
露光量を１と規格化すると、０．４μｍ□の最適露光量
はその１．５倍要する。このとき、ゴーストパターンが
発生するための最適露光量は、規格１．５と規格１の間
に十分に入る。したがって、図１４を参照して、接続孔
３５を形成するときに、重ね合わせマーク部分にゴース
トパターン３７が発生したのである。
【００１４】なお、図２２と図２３から明らかなよう
に、反射率はばらついているので、重ね合わせマークが
良好にできるときもあれば、劣悪に仕上がるときもあ
る。そのばらつきが問題なのである。
に、反射率はばらついているので、重ね合わせマークが
良好にできるときもあれば、劣悪に仕上がるときもあ
る。そのばらつきが問題なのである。
【００１５】図１４と図１５と図１６に戻って、レジス
ト１５を現像し、レジストのパターン１５ａ，１５ｂを
形成すると、図１５に示すような、レジストの欠けが存
在しない、レジストパターン１５ａ，１５ｂはできず、
実際には、図１６に示すように、レジストが欠けてはい
けない部分に、ハーフトーンマスク特有のゴーストパタ
ーンの光が入り込んでできた、欠けた部分３８を有する
レジストパターン１５ａ，１５ｂが生じる。
ト１５を現像し、レジストのパターン１５ａ，１５ｂを
形成すると、図１５に示すような、レジストの欠けが存
在しない、レジストパターン１５ａ，１５ｂはできず、
実際には、図１６に示すように、レジストが欠けてはい
けない部分に、ハーフトーンマスク特有のゴーストパタ
ーンの光が入り込んでできた、欠けた部分３８を有する
レジストパターン１５ａ，１５ｂが生じる。
【００１６】なお、重ね合わせマークの大きさは、１μ
ｍのストライプ状のパターンであり、接続孔のサイズ
は、０．４μｍ□である。
ｍのストライプ状のパターンであり、接続孔のサイズ
は、０．４μｍ□である。
【００１７】図１６と図１７を参照して、レジストパタ
ーン１５ａ，１５ｂをマスクに用いて、第２の酸化膜１
４をエッチングすると、接続孔３９を有する酸化膜１６
ａと、重ね合わせマークとなる酸化膜のパターン４０を
有する酸化膜１６ｂが形成される。劣悪な形状のレジス
トパターンを反映して、重ね合わせマークである酸化膜
のパターン４０には、欠け１４１が生じる。
ーン１５ａ，１５ｂをマスクに用いて、第２の酸化膜１
４をエッチングすると、接続孔３９を有する酸化膜１６
ａと、重ね合わせマークとなる酸化膜のパターン４０を
有する酸化膜１６ｂが形成される。劣悪な形状のレジス
トパターンを反映して、重ね合わせマークである酸化膜
のパターン４０には、欠け１４１が生じる。
【００１８】図１８を参照して、接続孔３９を通って、
チタンナイトライド膜１３に接触するように、第２の配
線層４１を形成する。このとき、重ね合わせマーク部分
３０にも、第２の配線層の成分が形成される。第２の配
線層４１を被覆するようにレジスト４２を塗布する。
チタンナイトライド膜１３に接触するように、第２の配
線層４１を形成する。このとき、重ね合わせマーク部分
３０にも、第２の配線層の成分が形成される。第２の配
線層４１を被覆するようにレジスト４２を塗布する。
【００１９】次に、重ね合わせマーク４０を位置合わせ
の基準に用いて、レジスト４２にハーフトーンマスクを
介して選択的に露光して、レジストパターン４３を形成
する。レジストパターン４３は、第２の配線層４１をパ
ターニングするための部分であるが、図のように、重ね
合わせマーク４０の劣悪形状に起因して、ずれて形成さ
れる。
の基準に用いて、レジスト４２にハーフトーンマスクを
介して選択的に露光して、レジストパターン４３を形成
する。レジストパターン４３は、第２の配線層４１をパ
ターニングするための部分であるが、図のように、重ね
合わせマーク４０の劣悪形状に起因して、ずれて形成さ
れる。
【００２０】図１８と図１９を参照して、レジスト４２
を現像すると、レジストパターン４３が残る。
を現像すると、レジストパターン４３が残る。
【００２１】図１９と図２０を参照して、レジストパタ
ーン４３をマスクにして、第２の配線層４１をパターニ
ングすると、第１の配線層であるアルミニウム膜１２か
ら断線した第２の配線層４１が形成される。なお、図２
１は、上記ずれが生じないで、理想的に工程が進んだ場
合の、半導体装置の断面図である。この場合は、第２の
配線層４１は、チタンナイトライド膜１３を介在させ
て、アルミ膜１２にしっかりと接続されている。
ーン４３をマスクにして、第２の配線層４１をパターニ
ングすると、第１の配線層であるアルミニウム膜１２か
ら断線した第２の配線層４１が形成される。なお、図２
１は、上記ずれが生じないで、理想的に工程が進んだ場
合の、半導体装置の断面図である。この場合は、第２の
配線層４１は、チタンナイトライド膜１３を介在させ
て、アルミ膜１２にしっかりと接続されている。
【００２２】上記断線が、半導体装置の製造の歩留りを
下げる原因となっていた。この発明は、上記のような問
題点を解決するためになされたもので、ハーフトーンマ
スクを使用して、重ね合わせの精度を向上させることが
できるように改良された、半導体装置の製造方法を提供
することを目的とする。
下げる原因となっていた。この発明は、上記のような問
題点を解決するためになされたもので、ハーフトーンマ
スクを使用して、重ね合わせの精度を向上させることが
できるように改良された、半導体装置の製造方法を提供
することを目的とする。
【００２３】この発明のさらに他の目的は、そのような
方法によって得られた、半導体装置を提供することを目
的とする。
方法によって得られた、半導体装置を提供することを目
的とする。
【００２４】
【課題を解決するための手段】請求項１に係る半導体装
置は、上下に設けられた第１の配線層と第２の配線層が
接続孔で結ばれている半導体装置に係る。当該装置は、
半導体基板を備える。上記半導体基板の上には、上記接
続孔が存在する接続孔部分と、重ね合わせマークが存在
する重ね合わせマーク部分とが設けられている。上記重
ね合わせマーク部分は、重ね合わせマークとなる酸化膜
のパターンと、該酸化膜のパターンの下に下敷きされた
反射防止膜とを含む。
置は、上下に設けられた第１の配線層と第２の配線層が
接続孔で結ばれている半導体装置に係る。当該装置は、
半導体基板を備える。上記半導体基板の上には、上記接
続孔が存在する接続孔部分と、重ね合わせマークが存在
する重ね合わせマーク部分とが設けられている。上記重
ね合わせマーク部分は、重ね合わせマークとなる酸化膜
のパターンと、該酸化膜のパターンの下に下敷きされた
反射防止膜とを含む。
【００２５】請求項２に係る半導体装置においては、上
記反射防止膜は、上記半導体基板の上に設けられたメタ
ル膜の上に設けられている。
記反射防止膜は、上記半導体基板の上に設けられたメタ
ル膜の上に設けられている。
【００２６】請求項３に係る半導体装置においては、上
記メタル膜はアルミニウム、アルミニウムシリコン、ア
ルミニウム銅、銅またはタングステンを主成分とする材
質で形成されている。
記メタル膜はアルミニウム、アルミニウムシリコン、ア
ルミニウム銅、銅またはタングステンを主成分とする材
質で形成されている。
【００２７】請求項４に係る半導体装置においては、上
記反射防止膜は、チタン、チタンナイトライド、アモル
ファスシリコン、または窒化シリコンで形成されてい
る。
記反射防止膜は、チタン、チタンナイトライド、アモル
ファスシリコン、または窒化シリコンで形成されてい
る。
【００２８】請求項５に係る半導体装置においては、上
記接続孔のサイズは、０．４μｍ□以下にされている。
記接続孔のサイズは、０．４μｍ□以下にされている。
【００２９】請求項６に係る半導体装置の製造方法は、
上下に設けられた第１の配線層と第２の配線層が接続孔
で結ばれている半導体装置の製造方法に係る。上記半導
体基板の上に、上記第１の配線層となるメタル膜を形成
する。上記第１のメタル膜の上に導電性の反射防止膜を
形成する。上記反射防止膜の上に酸化膜を形成する。上
記酸化膜の上にレジスト層を形成する。上記レジスト層
に向けて、ハーフトーン位相シフトマスクを用いて、光
を選択的に照射し、その後、現像し、それによって、上
記接続孔を形成するためのレジストパターンと、重ね合
わせマークを形成するためのレジストパターンを形成す
る。上記接続孔のレジストパターンと上記重ね合わせマ
ークのレジストパターンをマスクにして、上記酸化膜を
エッチングし、それによって、上記酸化膜中に上記接続
孔を形成すると同時に、重ね合わせマークとなる酸化膜
のパターンを形成する。上記重ね合わせマークを位置合
わせの基準に用いて、リソグラフィ技術により、上記接
続孔を通って上記第１の配線層に電気的に接続される第
２の配線層を形成する。
上下に設けられた第１の配線層と第２の配線層が接続孔
で結ばれている半導体装置の製造方法に係る。上記半導
体基板の上に、上記第１の配線層となるメタル膜を形成
する。上記第１のメタル膜の上に導電性の反射防止膜を
形成する。上記反射防止膜の上に酸化膜を形成する。上
記酸化膜の上にレジスト層を形成する。上記レジスト層
に向けて、ハーフトーン位相シフトマスクを用いて、光
を選択的に照射し、その後、現像し、それによって、上
記接続孔を形成するためのレジストパターンと、重ね合
わせマークを形成するためのレジストパターンを形成す
る。上記接続孔のレジストパターンと上記重ね合わせマ
ークのレジストパターンをマスクにして、上記酸化膜を
エッチングし、それによって、上記酸化膜中に上記接続
孔を形成すると同時に、重ね合わせマークとなる酸化膜
のパターンを形成する。上記重ね合わせマークを位置合
わせの基準に用いて、リソグラフィ技術により、上記接
続孔を通って上記第１の配線層に電気的に接続される第
２の配線層を形成する。
【００３０】請求項７に係る半導体装置の製造方法にお
いては、上記メタル膜を、アルミニウム、アルミニウム
シリコン、アルミニウム銅、銅、タングステンを主成分
とする材質で形成する。
いては、上記メタル膜を、アルミニウム、アルミニウム
シリコン、アルミニウム銅、銅、タングステンを主成分
とする材質で形成する。
【００３１】請求項８に係る半導体装置の製造方法にお
いては、上記反射防止膜を、チタン、チタンナイトライ
ド、アモルファスシリコン、または窒化シリコンで形成
する。
いては、上記反射防止膜を、チタン、チタンナイトライ
ド、アモルファスシリコン、または窒化シリコンで形成
する。
【００３２】請求項９に係る半導体装置の製造方法にお
いては、上記接続孔のサイズを、０．４μｍ□以下にす
る。
いては、上記接続孔のサイズを、０．４μｍ□以下にす
る。
【００３３】
【発明の実施の形態】以下、この発明に係る半導体装置
の製造方法を、図について説明する。
の製造方法を、図について説明する。
【００３４】図１を参照して、接続孔部２９と重ね合わ
せマーク部３０を有する半導体基板１を準備する。接続
孔部２９と重ね合わせマーク部３０は、それぞれ、基板
１と、第１の酸化膜２と、バリアメタル３と、アルミニ
ウム膜４と、チタンナイトライド膜５と、第２の酸化膜
６とからなる。第２の酸化膜６の上に、レジスト膜７
ａ，７ｂが設けられている。接続孔を形成する部分に非
遮光部を有し、重ね合わせマークを形成する部分に非遮
光部を有するハーフトーンマスク３１を準備する。ハー
フトーンマスク３１を用いて、レジスト膜７ａ，７ｂに
向けて、光３４を照射する。
せマーク部３０を有する半導体基板１を準備する。接続
孔部２９と重ね合わせマーク部３０は、それぞれ、基板
１と、第１の酸化膜２と、バリアメタル３と、アルミニ
ウム膜４と、チタンナイトライド膜５と、第２の酸化膜
６とからなる。第２の酸化膜６の上に、レジスト膜７
ａ，７ｂが設けられている。接続孔を形成する部分に非
遮光部を有し、重ね合わせマークを形成する部分に非遮
光部を有するハーフトーンマスク３１を準備する。ハー
フトーンマスク３１を用いて、レジスト膜７ａ，７ｂに
向けて、光３４を照射する。
【００３５】図２は、図１における半導体装置の平面図
を表わしている。図２を参照して、接続孔３９のサイズ
は、０．４μｍ□である。本発明は、これ以下のサイズ
を有する接続孔を形成するのに有効である。重ね合わせ
マーク２２は、幅が１μｍのストライプ状のパターンで
ある。
を表わしている。図２を参照して、接続孔３９のサイズ
は、０．４μｍ□である。本発明は、これ以下のサイズ
を有する接続孔を形成するのに有効である。重ね合わせ
マーク２２は、幅が１μｍのストライプ状のパターンで
ある。
【００３６】さて、チタンナイトライド膜５は、アルミ
ニウム配線４の信頼性を保つために不可欠なものである
が、このチタンナイトライド膜は同時に、アルミニウム
膜４の反射防止膜としての役割を果たしている。
ニウム配線４の信頼性を保つために不可欠なものである
が、このチタンナイトライド膜は同時に、アルミニウム
膜４の反射防止膜としての役割を果たしている。
【００３７】図１と図３を参照して、レジスト膜７ａ，
７ｂを現像する。重ね合わせマーク部において、チタン
ナイトライド膜５がアルミニウム膜４の反射防止膜とし
ての役割を果たしているので、得られる重ね合わせマー
クのレジストパターン７０ｂには、ゴーストパターンの
発生もなく、良好な形状のものが得られた。
７ｂを現像する。重ね合わせマーク部において、チタン
ナイトライド膜５がアルミニウム膜４の反射防止膜とし
ての役割を果たしているので、得られる重ね合わせマー
クのレジストパターン７０ｂには、ゴーストパターンの
発生もなく、良好な形状のものが得られた。
【００３８】図３と図４を参照して、レジストパターン
７０ａ，７０ｂをマスクにして、第２の酸化膜６をエッ
チングし、接続孔３９を有する酸化膜８ａを形成すると
同時に、重ね合わせマーク４０となる酸化膜のパターン
８ｂを形成する。
７０ａ，７０ｂをマスクにして、第２の酸化膜６をエッ
チングし、接続孔３９を有する酸化膜８ａを形成すると
同時に、重ね合わせマーク４０となる酸化膜のパターン
８ｂを形成する。
【００３９】図４と図５を参照して、接続孔３９を通っ
て、チタンナイトライド膜５に接触するように、半導体
基板１の上に第２の配線層４１を形成する。第２の配線
層４１の上にレジスト膜４２を形成する。重ね合わせマ
ーク４０を位置合わせの基準に用いて、レジスト膜４２
を選択的に露光する。
て、チタンナイトライド膜５に接触するように、半導体
基板１の上に第２の配線層４１を形成する。第２の配線
層４１の上にレジスト膜４２を形成する。重ね合わせマ
ーク４０を位置合わせの基準に用いて、レジスト膜４２
を選択的に露光する。
【００４０】図５と図６を参照して、レジスト膜４２を
現像し、レジストのレジストパターン４３を残す。
現像し、レジストのレジストパターン４３を残す。
【００４１】図６と図７を参照して、レジストのレジス
トパターン４３をマスクにして、第２の配線層４１をエ
ッチングし、第２の配線層４１のパターンを形成する。
重ね合わせマーク４０の形状が、良好であるので、第２
の配線層４１のパターンは、ずれることなく、所定の位
置に形成される。
トパターン４３をマスクにして、第２の配線層４１をエ
ッチングし、第２の配線層４１のパターンを形成する。
重ね合わせマーク４０の形状が、良好であるので、第２
の配線層４１のパターンは、ずれることなく、所定の位
置に形成される。
【００４２】次に、重ね合わせマークが、良好に形成さ
れた理由について説明する。図８は、低反射基板上に酸
化膜をつけた場合の、酸化膜の膜厚変動と酸化膜表面の
反射率との関係を示したものである。このように、低反
射基板上では、酸化膜の膜厚変動による、反射率の振幅
が小さくなる。これを反映して、図９を参照して、レジ
ストの開孔部の径の変動も小さくなる。図９は、反射率
の変動が小さい場合は、酸化膜の膜厚のばらつきが発生
しても、レジストの開孔部の径の変動が抑えられること
を示している。
れた理由について説明する。図８は、低反射基板上に酸
化膜をつけた場合の、酸化膜の膜厚変動と酸化膜表面の
反射率との関係を示したものである。このように、低反
射基板上では、酸化膜の膜厚変動による、反射率の振幅
が小さくなる。これを反映して、図９を参照して、レジ
ストの開孔部の径の変動も小さくなる。図９は、反射率
の変動が小さい場合は、酸化膜の膜厚のばらつきが発生
しても、レジストの開孔部の径の変動が抑えられること
を示している。
【００４３】図１０は、低反射基板上での、接続孔のサ
イズに対する、最適露光量の関係を示したものである。
この図では、ゴーストパターンの発生のための露光量も
併わせて記入されている。径が１μｍの接続孔を形成す
るための最適露光量を１と規格化すると、０．４μｍの
接続孔を形成するための最適露光量は１．２となる。図
のように、ゴーストパターンを発生するための露光量
は、露光量（規格化）１．２を超えている。したがっ
て、０．４μｍの接続孔を形成するための露光量では、
ゴーストパターンは発生しない。
イズに対する、最適露光量の関係を示したものである。
この図では、ゴーストパターンの発生のための露光量も
併わせて記入されている。径が１μｍの接続孔を形成す
るための最適露光量を１と規格化すると、０．４μｍの
接続孔を形成するための最適露光量は１．２となる。図
のように、ゴーストパターンを発生するための露光量
は、露光量（規格化）１．２を超えている。したがっ
て、０．４μｍの接続孔を形成するための露光量では、
ゴーストパターンは発生しない。
【００４４】なお、本実施例では、重ね合わせマークの
下に下敷きされたチタンナイトライド膜がアルミニウム
膜の反射防止膜として機能している。したがって、図８
から図１０に示す原理により、接続孔を形成するとき
に、重ね合わせマーク部分に、ゴーストパターンが発生
せず、ひいては、良好なレジストパターンができたので
ある。
下に下敷きされたチタンナイトライド膜がアルミニウム
膜の反射防止膜として機能している。したがって、図８
から図１０に示す原理により、接続孔を形成するとき
に、重ね合わせマーク部分に、ゴーストパターンが発生
せず、ひいては、良好なレジストパターンができたので
ある。
【００４５】なお上記実施例では、メタル膜として、ア
ルミニウム膜を例示したが、この発明はこれに限られる
ものでなくアルミニウムシリコン膜、アルミニウム銅
膜、銅膜、タングステン膜も使用することができる。
ルミニウム膜を例示したが、この発明はこれに限られる
ものでなくアルミニウムシリコン膜、アルミニウム銅
膜、銅膜、タングステン膜も使用することができる。
【００４６】また、反射防止膜の例として、チタンナイ
トライド膜を例示したが、この発明はこれに限られるも
のでなく、チタン膜、アモルファスシリコン膜、窒化シ
リコンのいずれでもよい。
トライド膜を例示したが、この発明はこれに限られるも
のでなく、チタン膜、アモルファスシリコン膜、窒化シ
リコンのいずれでもよい。
【００４７】また、上記実施例では、配線膜の構造とし
て、アルミニウム膜とチタンナイトライド膜の組合せを
例示したが、これに限られるものではなく、酸化膜の下
に、反射防止の働きをする膜は、いずれも使用すること
ができる。反射防止膜として、光を吸収する能力のある
もの、光の緩衝作用を利用するもの、のいずれも使用で
きる。上記チタン膜と上記チタンナイトライド膜は光の
吸収を利用して反射を防止し、上記アモルファスシリコ
ンと上記窒化シリコンは、光の緩衝作用を利用して、反
射を防止する。
て、アルミニウム膜とチタンナイトライド膜の組合せを
例示したが、これに限られるものではなく、酸化膜の下
に、反射防止の働きをする膜は、いずれも使用すること
ができる。反射防止膜として、光を吸収する能力のある
もの、光の緩衝作用を利用するもの、のいずれも使用で
きる。上記チタン膜と上記チタンナイトライド膜は光の
吸収を利用して反射を防止し、上記アモルファスシリコ
ンと上記窒化シリコンは、光の緩衝作用を利用して、反
射を防止する。
【００４８】また、上記実施例では、アライメント光が
フォトマスクを通る場合を例示したが、この発明はこれ
に限られるものでなく、アライメント光がフォトマスク
やレンズを通らない場合でも、ウェハ上の重ね合わせマ
ークを位置計測できるものであれば何でも使用できる。
フォトマスクを通る場合を例示したが、この発明はこれ
に限られるものでなく、アライメント光がフォトマスク
やレンズを通らない場合でも、ウェハ上の重ね合わせマ
ークを位置計測できるものであれば何でも使用できる。
【００４９】
【発明の効果】請求項１に係る半導体装置によれば、重
ね合わせ部分が、重ね合わせマークとなる酸化膜のパタ
ーンと、該酸化膜のパターンの下に下敷きされた反射防
止膜とを備えているので、重ね合わせ部分において、ゴ
ーストパターンが形成されない。結果として、接続孔部
分において、断線のない、半導体装置となる。
ね合わせ部分が、重ね合わせマークとなる酸化膜のパタ
ーンと、該酸化膜のパターンの下に下敷きされた反射防
止膜とを備えているので、重ね合わせ部分において、ゴ
ーストパターンが形成されない。結果として、接続孔部
分において、断線のない、半導体装置となる。
【００５０】請求項２に係る半導体装置によれば、上記
反射防止膜は、半導体基板の上に設けられたメタル膜の
上に設けられている。ひいては、メタル膜による光の反
射が防止され、ひいては、ゴーストパターンが発生しな
い。結果として、接続孔部分において、断線のない半導
体装置が得られる。
反射防止膜は、半導体基板の上に設けられたメタル膜の
上に設けられている。ひいては、メタル膜による光の反
射が防止され、ひいては、ゴーストパターンが発生しな
い。結果として、接続孔部分において、断線のない半導
体装置が得られる。
【００５１】請求項３に係る半導体装置によれば、上記
メタル膜が、アルミニウム膜、アルミシリコン膜、アル
ミ銅膜、銅膜、タングステン膜で形成されているので、
伝導性のよい配線を含む半導体装置となる。
メタル膜が、アルミニウム膜、アルミシリコン膜、アル
ミ銅膜、銅膜、タングステン膜で形成されているので、
伝導性のよい配線を含む半導体装置となる。
【００５２】請求項４に係る半導体装置によれば、反射
防止膜が、チタン、チタンナイトライドで形成されてい
るので、ゴーストパターン発生の原因となる光を吸収す
るという効果を奏する。また、反射防止膜とし、アルミ
ニウムシリコンと窒化シリコンを用いた場合には、光の
緩衝作用により、反射を防止することができるという効
果を奏する。
防止膜が、チタン、チタンナイトライドで形成されてい
るので、ゴーストパターン発生の原因となる光を吸収す
るという効果を奏する。また、反射防止膜とし、アルミ
ニウムシリコンと窒化シリコンを用いた場合には、光の
緩衝作用により、反射を防止することができるという効
果を奏する。
【００５３】請求項５に係る半導体装置によれば、接続
孔のサイズが０．４μｍ□以下にされているので、半導
体の高集積化に対応させることができるという効果を奏
する。
孔のサイズが０．４μｍ□以下にされているので、半導
体の高集積化に対応させることができるという効果を奏
する。
【００５４】請求項６に係る半導体装置の製造方法によ
れば、レジスト層の下に存在する酸化膜の下に反射防止
膜が形成されているので、ハーフトーンマスクを用いて
光をレジスト層に選択的に照射しても、レジスト層にゴ
ーストパターンは発生しない。
れば、レジスト層の下に存在する酸化膜の下に反射防止
膜が形成されているので、ハーフトーンマスクを用いて
光をレジスト層に選択的に照射しても、レジスト層にゴ
ーストパターンは発生しない。
【００５５】請求項７に係る半導体装置の製造方法によ
れば、メタル膜として、アルミニウム膜、アルミニウム
シリコン膜、アルミニウム銅膜、銅膜、タングステン膜
を使用しているので、導電性のよい配線を有する半導体
装置が得られるという効果を奏する。
れば、メタル膜として、アルミニウム膜、アルミニウム
シリコン膜、アルミニウム銅膜、銅膜、タングステン膜
を使用しているので、導電性のよい配線を有する半導体
装置が得られるという効果を奏する。
【００５６】請求項８に係る半導体装置の製造方法によ
れば、反射防止膜として、チタン膜、チタンナイトライ
ド膜、アモルファスシリコン膜、窒化シリコン膜を用い
ているので、ゴーストパターンの発生を効果的に防止す
ることができるという効果を奏する。
れば、反射防止膜として、チタン膜、チタンナイトライ
ド膜、アモルファスシリコン膜、窒化シリコン膜を用い
ているので、ゴーストパターンの発生を効果的に防止す
ることができるという効果を奏する。
【００５７】請求項９に係る半導体装置の製造方法によ
れば、接続孔のサイズを０．４μｍ□以下にしているの
で、微細なパターンを有する半導体装置が得られるとい
う効果を奏する。
れば、接続孔のサイズを０．４μｍ□以下にしているの
で、微細なパターンを有する半導体装置が得られるとい
う効果を奏する。
【図１】 本発明の実施の形態に係る半導体装置の製造
方法の順序の第１の工程における半導体装置の断面図で
ある。
方法の順序の第１の工程における半導体装置の断面図で
ある。
【図２】 図１に示す半導体装置の平面図である。
【図３】 本発明の実施の形態に係る半導体装置の製造
方法の順序の第２の工程における半導体装置の断面図で
ある。
方法の順序の第２の工程における半導体装置の断面図で
ある。
【図４】 本発明の実施の形態に係る半導体装置の製造
方法の順序の第３の工程における半導体装置の断面図で
ある。
方法の順序の第３の工程における半導体装置の断面図で
ある。
【図５】 本発明の実施の形態に係る半導体装置の製造
方法の順序の第４の工程における半導体装置の断面図で
ある。
方法の順序の第４の工程における半導体装置の断面図で
ある。
【図６】 本発明の実施の形態に係る半導体装置の製造
方法の順序の第５の工程における半導体装置の断面図で
ある。
方法の順序の第５の工程における半導体装置の断面図で
ある。
【図７】 本発明の実施の形態に係る半導体装置の製造
方法の順序の第６の工程における半導体装置の断面図で
ある。
方法の順序の第６の工程における半導体装置の断面図で
ある。
【図８】 低反射基板を用いた場合の、酸化膜の膜厚と
反射率との関係を示す図である。
反射率との関係を示す図である。
【図９】 低反射基板を用いた場合の、酸化膜の膜厚
と、レジストの開孔部の径との関係を示す図である。
と、レジストの開孔部の径との関係を示す図である。
【図１０】 低反射基板を用いた場合の、接続孔のサイ
ズと最適露光量との関係を示す図である。
ズと最適露光量との関係を示す図である。
【図１１】 従来の重ね合わせ技術の模式図である。
【図１２】 従来のフォトマスクの種類を示す図であ
る。
る。
【図１３】 従来の、通常のマスクとハーフトーン型マ
スクの働きを説明するための図である。
スクの働きを説明するための図である。
【図１４】 従来の半導体装置の製造方法の順序の第１
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図１５】 従来の半導体装置の製造方法の順序の第２
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図１６】 従来の半導体装置の製造方法の順序の第３
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図１７】 従来の半導体装置の製造方法の順序の第４
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図１８】 従来の半導体装置の製造方法の順序の第５
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図１９】 従来の半導体装置の製造方法の順序の第６
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図２０】 従来の半導体装置の製造方法の順序の第７
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図２１】 従来の半導体装置の製造方法において、工
程が理想的に進んだ場合の仮想的な半導体装置の断面図
である。
程が理想的に進んだ場合の仮想的な半導体装置の断面図
である。
【図２２】 高反射基板を用いた場合の、酸化膜の膜厚
と反射率との関係を示した図である。
と反射率との関係を示した図である。
【図２３】 高反射基板を用いた場合の、酸化膜の膜厚
と、レジストの開孔部の径との関係図である。
と、レジストの開孔部の径との関係図である。
【図２４】 高反射基板を用いた場合の、接続孔サイズ
と、最適露光量との関係を示す図である。
と、最適露光量との関係を示す図である。
１ 半導体基板、４ 第１の配線層、５ 反射防止膜、
３９ 接続孔、４０重ね合わせマーク、４１ 第２の配
線層。
３９ 接続孔、４０重ね合わせマーク、４１ 第２の配
線層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/30 ５７４
Claims (9)
- 【請求項１】 上下に設けられた第１の配線層と第２の
配線層が接続孔で結ばれている半導体装置であって、 半導体基板と、 前記半導体基板の上に設けられた、前記接続孔が存在す
る接続孔部分と、重ね合わせマークが存在する重ね合わ
せマーク部分と、を備え、 前記重ね合わせ部分は、重ね合わせマークとなる酸化膜
のパターンと、該酸化膜のパターンの下に下敷きされた
反射防止膜とを含む、半導体装置。 - 【請求項２】 前述半導体基板の上にはメタル膜が設け
られており、前記反射防止膜は、該メタル膜の上に設け
られている、請求項１に記載の半導体装置。 - 【請求項３】 前記メタル膜は、アルミニウム、アルミ
ニウムシリコン、アルミニウム銅、銅またはタングステ
ンを主成分とする材質で形成されている、請求項２に記
載の半導体装置。 - 【請求項４】 前記反射防止膜は、チタン、チタンナイ
トライド、アモルファスシリコンまたは窒化シリコンで
形成されている、請求項１に記載の半導体装置。 - 【請求項５】 前記接続孔のサイズは、０．４μｍ□以
下である、請求項１に記載の半導体装置。 - 【請求項６】 上下に設けられた第１の配線層と第２の
配線層が接続孔で結ばれている半導体装置の製造方法で
あって、 半導体基板の上に前記第１の配線層となるメタル膜を形
成する工程と、 前記第１のメタル膜の上に導電性の反射防止膜を形成す
る工程と、 前記反射防止膜の上に酸化膜を形成する工程と、 前記酸化膜の上にレジスト層を形成する工程と、 前記レジスト層に向けて、ハーフトーン位相シフトマス
クを用いて光を選択的に照射し、その後、現像し、それ
によって前記接続孔を形成するためのレジストパターン
と、重ね合わせマークを形成するためのレジストパター
ンを形成する工程と、 前記接続孔のレジストパターンと前記重ね合わせマーク
のレジストパターンをマスクにして、前記酸化膜をエッ
チングし、それによって、前記酸化膜中に前記接続孔を
形成すると同時に、重ね合わせマークとなる酸化膜のパ
ターンを形成する工程と、 前記重ね合わせマークを位置合わせの基準に用いて、リ
ソグラフィ技術により前記接続孔を通って前記第１の配
線層に電気的に接続される第２の配線層を形成する工程
と、備えた半導体装置の製造方法。 - 【請求項７】 前記メタル膜は、アルミニウム、アルミ
ニウムシリコン、アルミニウム銅、銅、またはタングス
テンを主成分とする材質で形成される、請求項６に記載
の半導体装置の製造方法。 - 【請求項８】 前記反射防止膜はチタン、チタンナイト
ライド、アモルファスシリコン、または窒化シリコンで
形成される、請求項６に記載の半導体装置の製造方法。 - 【請求項９】 前記接続孔のサイズは０．４μｍ□以下
である、請求項６に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14639497A JP3527063B2 (ja) | 1997-06-04 | 1997-06-04 | 半導体装置の製造方法 |
| US08/988,210 US6005295A (en) | 1997-06-04 | 1997-12-10 | Semiconductor device and manufacturing method therefor |
| US09/274,653 US6197679B1 (en) | 1997-06-04 | 1999-03-23 | Semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14639497A JP3527063B2 (ja) | 1997-06-04 | 1997-06-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335332A true JPH10335332A (ja) | 1998-12-18 |
| JP3527063B2 JP3527063B2 (ja) | 2004-05-17 |
Family
ID=15406717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14639497A Expired - Fee Related JP3527063B2 (ja) | 1997-06-04 | 1997-06-04 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6005295A (ja) |
| JP (1) | JP3527063B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569605B1 (en) | 1999-06-29 | 2003-05-27 | Hyundai Electronics Industries Co., Ltd. | Photomask and method for forming micro patterns of semiconductor device using the same |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6093973A (en) * | 1998-09-30 | 2000-07-25 | Advanced Micro Devices, Inc. | Hard mask for metal patterning |
| US7541201B2 (en) | 2000-08-30 | 2009-06-02 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
| US7317531B2 (en) * | 2002-12-05 | 2008-01-08 | Kla-Tencor Technologies Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
| US20030002043A1 (en) | 2001-04-10 | 2003-01-02 | Kla-Tencor Corporation | Periodic patterns and technique to control misalignment |
| TW552836B (en) * | 2001-07-13 | 2003-09-11 | Jipukomu Kabushiki Kaisha | Method for treating surface of copper articles |
| US6577020B2 (en) * | 2001-10-11 | 2003-06-10 | Taiwan Semiconductor Manufacturing Co., Ltd | High contrast alignment marks having flexible placement |
| KR100491143B1 (ko) * | 2001-12-26 | 2005-05-24 | 삼성에스디아이 주식회사 | 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법 |
| KR100491144B1 (ko) * | 2001-12-26 | 2005-05-24 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| US7440105B2 (en) * | 2002-12-05 | 2008-10-21 | Kla-Tencor Technologies Corporation | Continuously varying offset mark and methods of determining overlay |
| US7065737B2 (en) * | 2004-03-01 | 2006-06-20 | Advanced Micro Devices, Inc | Multi-layer overlay measurement and correction technique for IC manufacturing |
| US20070104923A1 (en) * | 2005-11-04 | 2007-05-10 | Whitaker Robert H | Novel mineral composition |
| US10451412B2 (en) | 2016-04-22 | 2019-10-22 | Kla-Tencor Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07335721A (ja) * | 1994-06-13 | 1995-12-22 | Mitsubishi Electric Corp | アライメントマークを有する半導体装置 |
| US5401691A (en) * | 1994-07-01 | 1995-03-28 | Cypress Semiconductor Corporation | Method of fabrication an inverse open frame alignment mark |
| US5503962A (en) * | 1994-07-15 | 1996-04-02 | Cypress Semiconductor Corporation | Chemical-mechanical alignment mark and method of fabrication |
| US5914202A (en) * | 1996-06-10 | 1999-06-22 | Sharp Microeletronics Technology, Inc. | Method for forming a multi-level reticle |
| US5760483A (en) * | 1996-12-23 | 1998-06-02 | International, Business Machines Corporation | Method for improving visibility of alignment targets in semiconductor processing |
| US5760484A (en) * | 1997-02-11 | 1998-06-02 | Mosel Vitelic Inc. | Alignment mark pattern for semiconductor process |
| US5783490A (en) * | 1997-04-21 | 1998-07-21 | Vanguard International Semiconductor Corporation | Photolithography alignment mark and manufacturing method |
-
1997
- 1997-06-04 JP JP14639497A patent/JP3527063B2/ja not_active Expired - Fee Related
- 1997-12-10 US US08/988,210 patent/US6005295A/en not_active Expired - Lifetime
-
1999
- 1999-03-23 US US09/274,653 patent/US6197679B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569605B1 (en) | 1999-06-29 | 2003-05-27 | Hyundai Electronics Industries Co., Ltd. | Photomask and method for forming micro patterns of semiconductor device using the same |
| US6821690B2 (en) | 1999-06-29 | 2004-11-23 | Hyundai Electronics Industries Co., Ltd. | Photomask and method for forming micro patterns of semiconductor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6197679B1 (en) | 2001-03-06 |
| JP3527063B2 (ja) | 2004-05-17 |
| US6005295A (en) | 1999-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100231937B1 (ko) | 멀티레벨 레티클 시스템 및 멀티레벨 포토레지스트 프로파일 형성 방법 | |
| US5482799A (en) | Phase shift mask and manufacturing method thereof | |
| US5863677A (en) | Aligner and patterning method using phase shift mask | |
| US7674563B2 (en) | Pattern forming method and phase shift mask manufacturing method | |
| JP3411613B2 (ja) | ハーフトーン型位相シフトマスク | |
| JP3527063B2 (ja) | 半導体装置の製造方法 | |
| US20020146648A1 (en) | Attenuating extreme ultraviolet (EUV) phase-shifting mask fabrication method | |
| JP2009058877A (ja) | フォトマスク及びそれを用いたパターン形成方法 | |
| US5849438A (en) | Phase shift mask and method for fabricating the same | |
| JP2005534978A (ja) | リム位相シフトマスクの形成方法および該リム位相シフトマスクを使用した半導体デバイスの構築 | |
| CN114895521A (zh) | 图案化制程与光罩 | |
| US20040063001A1 (en) | Method of making an integrated circuit using a photomask having a dual antireflective coating | |
| JP2002287326A (ja) | 半導体素子製造のための位相反転マスク及びその製造方法 | |
| US6103428A (en) | Photomask utilizing auxiliary pattern that is not transferred with the resist pattern | |
| US5895735A (en) | Phase shift masks including first and second radiation blocking layer patterns, and methods of fabricating and using the same | |
| JPH05142745A (ja) | 位相シフトマスク及びマスクの製造方法 | |
| JP3978852B2 (ja) | 半導体装置の製造方法 | |
| JP2000021978A (ja) | フォトマスクおよびパターン形成方法 | |
| JPH1041302A (ja) | 半導体装置およびその製造方法 | |
| US20230305381A1 (en) | Euv photo masks and manufacturing method thereof | |
| JP3046631B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| JPH08330249A (ja) | 半導体装置の製造方法 | |
| KR0165402B1 (ko) | 위상반전 마스크 및 그 제조방법 | |
| US6858354B1 (en) | Method to prevent side lobe on seal ring | |
| JP3427451B2 (ja) | 光学マスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |