JPS62234347A - 配線層の形成方法 - Google Patents
配線層の形成方法Info
- Publication number
- JPS62234347A JPS62234347A JP7779686A JP7779686A JPS62234347A JP S62234347 A JPS62234347 A JP S62234347A JP 7779686 A JP7779686 A JP 7779686A JP 7779686 A JP7779686 A JP 7779686A JP S62234347 A JPS62234347 A JP S62234347A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer pattern
- wiring layer
- interconnection layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000036967 uncompetitive effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
不発明は、半導体装置の配線噛の形成方法に関するもの
である。
である。
〔発明の概要］
本発明は、第２配線ｒ−パターンをポジ型レジストを用
いてフォトエツチングする工程において。
いてフォトエツチングする工程において。
第１配ｌｆｓ層パターン上を第２配線層パターンか４５
度の角度で横切り交差する部分を形成するにあたり、前
記第１配ａ項パターンを変形させることにより交差する
角度を大きくシ、前記第２配線層パターンを形成するに
際しての第１配線層パターンの段差部からの影４Ｉを除
去するものである。
度の角度で横切り交差する部分を形成するにあたり、前
記第１配ａ項パターンを変形させることにより交差する
角度を大きくシ、前記第２配線層パターンを形成するに
際しての第１配線層パターンの段差部からの影４Ｉを除
去するものである。
従来の技術は、第５図および第４図に示した様な第１配
ａｒｍパターン上を第２配線ｊｆＩハターンが４５度の
角度で横切る筒所をポジ型レジストでパターン形成する
工程において、前記第１配線層パターンの段差から生じ
た４尤の反射光力１第２配線、、 パターンに形成され
るべき箇所に（ｇｌり込みポジ型レジストであるために
感光してしまいパターンの・変形や特に反射光が強烈な
時は時として断線音生じさせていた。
ａｒｍパターン上を第２配線ｊｆＩハターンが４５度の
角度で横切る筒所をポジ型レジストでパターン形成する
工程において、前記第１配線層パターンの段差から生じ
た４尤の反射光力１第２配線、、 パターンに形成され
るべき箇所に（ｇｌり込みポジ型レジストであるために
感光してしまいパターンの・変形や特に反射光が強烈な
時は時として断線音生じさせていた。
前述のように、従来の技術では、第１配線１儒パターン
上を第２配線層パターンが４５度の角度で横切る時に第
２配線層パターンをフォトエツチング工程で形成する際
にポジ型レジストは第１配線層パターンの段差からの反
射光を受けて感光し現ｆ象液による現像後の第２配線・
−パターンは素子の特性の劣化もしくは不良となる損傷
を受ける・しかし、半導体装１ｔの製造においては、４
５度方向のパターンを使わないで縦方向と横方向のパタ
ーンのみで製造する事は可能ではあるか、半導体装置の
大きさか増力口してし１い価格的に競争力のない物とな
ってしまうものである。さらには。
上を第２配線層パターンが４５度の角度で横切る時に第
２配線層パターンをフォトエツチング工程で形成する際
にポジ型レジストは第１配線層パターンの段差からの反
射光を受けて感光し現ｆ象液による現像後の第２配線・
−パターンは素子の特性の劣化もしくは不良となる損傷
を受ける・しかし、半導体装１ｔの製造においては、４
５度方向のパターンを使わないで縦方向と横方向のパタ
ーンのみで製造する事は可能ではあるか、半導体装置の
大きさか増力口してし１い価格的に競争力のない物とな
ってしまうものである。さらには。
４５度方向のパターンを使わないと配ｍ パターン等は
必然的にパターンの有する長さは長大となり歩留り低下
の原因となるパターン欠陥を生じさせる事は多くなる等
、４５匿方向のパターンは使わざるを得ない程メリット
の大きい物であ石。本発明の目的はメリットの多い４５
度方向のパターンを使うために、４５度方向パターンに
より生ずる前述の問題点を除去する事である。
必然的にパターンの有する長さは長大となり歩留り低下
の原因となるパターン欠陥を生じさせる事は多くなる等
、４５匿方向のパターンは使わざるを得ない程メリット
の大きい物であ石。本発明の目的はメリットの多い４５
度方向のパターンを使うために、４５度方向パターンに
より生ずる前述の問題点を除去する事である。
本発明は前述の問題点を除去するために、第２配線層パ
ターンを形成するフォトエツチング工程におけるポジ型
レジストへの第１配線１パターンの段差からの反射光の
回り込みを除去するために前記第１配線層パターンを変
形させて反射光の回り込む方向を変えるものである。
ターンを形成するフォトエツチング工程におけるポジ型
レジストへの第１配線１パターンの段差からの反射光の
回り込みを除去するために前記第１配線層パターンを変
形させて反射光の回り込む方向を変えるものである。
（実施例１）
第１図は第１配線４パターンを変形させ、第２配線４パ
ターンが前記第１配線＋１ ハターン上を横切る角度ｆ
９０度にした実施例の平面図である。
ターンが前記第１配線＋１ ハターン上を横切る角度ｆ
９０度にした実施例の平面図である。
このように第１配？ｌＡｌ−パターンを変形する事によ
りこの第１配ｆａｔ！ｉｉ１ハターンの段差からの反射
光は第２配線１＠ハターンと平行となり、パターンの形
状を変形させることはなくなった〇 まｔ第１配線層バタ・−ンを変形させる長さは２μ携あ
れば効果は十分に得られる。これは第１配線噛パターン
の段差からの反射光の影響はこの２．５μｆｉｓｔでで
ある事からすれば十分である。
りこの第１配ｆａｔ！ｉｉ１ハターンの段差からの反射
光は第２配線１＠ハターンと平行となり、パターンの形
状を変形させることはなくなった〇 まｔ第１配線層バタ・−ンを変形させる長さは２μ携あ
れば効果は十分に得られる。これは第１配線噛パターン
の段差からの反射光の影響はこの２．５μｆｉｓｔでで
ある事からすれば十分である。
（実施例２）
第２図に、実施例２の平面図を示す。これは従来の技術
例の第４図の第２配、１１！偕パターンが２１１！の第
１配線層パターンの段差から反射光の影響を受は断線す
る程の損傷を受けた例に対しての対策としての実施例を
示したものである。前述の実施例１と同じく第１配線層
パターンの段差からの反射光は第２配、１ｉ！噛パター
ンと平行となり影響はなくなっているう 〔発明の効果〕 以上述べたように、不発明は第１配線層パターンの段差
からの反射光の影４＃を除去し第２配ＩＩｓ層パターン
を正確〈形成するのに有効である。マタ対象どなる第１
配線層はポリシリコン配線１１１や金４配線嗜等であり
、共に期待の効果を得られる事は確認済みである。さら
に、２Ｆ−発明は第１配線１儒パターンのわずかな変形
により、第２配線１ｒＩパターンか受ける損ｉｔ除去す
るものであって半導体装噴全体の大きさや、第１配線ｌ
−パターンの長さ等に全くと言ってよい程影響を与える
事なく所期の効果を得る事ができるものである。また１
本発明の効果は、ＴＪ ＯＣＯＳのような配蝉噛パター
ン以外でも段差を有するパターンに対しても十分に有効
である。
例の第４図の第２配、１１！偕パターンが２１１！の第
１配線層パターンの段差から反射光の影響を受は断線す
る程の損傷を受けた例に対しての対策としての実施例を
示したものである。前述の実施例１と同じく第１配線層
パターンの段差からの反射光は第２配、１ｉ！噛パター
ンと平行となり影響はなくなっているう 〔発明の効果〕 以上述べたように、不発明は第１配線層パターンの段差
からの反射光の影４＃を除去し第２配ＩＩｓ層パターン
を正確〈形成するのに有効である。マタ対象どなる第１
配線層はポリシリコン配線１１１や金４配線嗜等であり
、共に期待の効果を得られる事は確認済みである。さら
に、２Ｆ−発明は第１配線１儒パターンのわずかな変形
により、第２配線１ｒＩパターンか受ける損ｉｔ除去す
るものであって半導体装噴全体の大きさや、第１配線ｌ
−パターンの長さ等に全くと言ってよい程影響を与える
事なく所期の効果を得る事ができるものである。また１
本発明の効果は、ＴＪ ＯＣＯＳのような配蝉噛パター
ン以外でも段差を有するパターンに対しても十分に有効
である。
第１図、本発明によるところの配線層の形成方法の実施
例１の平面図０ １１・・・第１配、ｌｉｌ＋−パターン１２−＠２配１
ｖｌＩＪ＋ａパターン Ｂ・・・本発明によるところの第１配線省パターンの変
形部。 第２図、本発明による配線層の形成方法の夷画列２の平
面図。 ２１・・・第１配線層パターン２ ２・・・第２配線層パターン Ｃ・・・第１配線ｊｆＩハターンの変形部、篤５図、従
来の技術による配線層の形成方法の平面図。 ５１・・・第１配線噛パターン ５２・・・第２配線層パターン 第４図、従来の技術による配線層の形成方任の平面図。 ４１・・・第１配線層パターン４ ２・・・第２配線層パターン 以 上
例１の平面図０ １１・・・第１配、ｌｉｌ＋−パターン１２−＠２配１
ｖｌＩＪ＋ａパターン Ｂ・・・本発明によるところの第１配線省パターンの変
形部。 第２図、本発明による配線層の形成方法の夷画列２の平
面図。 ２１・・・第１配線層パターン２ ２・・・第２配線層パターン Ｃ・・・第１配線ｊｆＩハターンの変形部、篤５図、従
来の技術による配線層の形成方法の平面図。 ５１・・・第１配線噛パターン ５２・・・第２配線層パターン 第４図、従来の技術による配線層の形成方任の平面図。 ４１・・・第１配線層パターン４ ２・・・第２配線層パターン 以 上
Claims (1)
- 半導体基板上に第１配線層パターンを形成する工程、
この第１配線層の上に絶縁層を形成する工程、さらに前
記第１配線層パターンに対して４５度の角度で交差する
形で前記第１配線層パターン上を横切つて第２配線層パ
ターンを形成するに際し、前記第１配線層パターンのう
ち前記第２配線層パターンと交差する部分を変形するこ
とにより前記第１配線パターンと前記第２配線層パター
ンの交差する角度を大きくする事を特徴とする配線層の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7779686A JPS62234347A (ja) | 1986-04-04 | 1986-04-04 | 配線層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7779686A JPS62234347A (ja) | 1986-04-04 | 1986-04-04 | 配線層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62234347A true JPS62234347A (ja) | 1987-10-14 |
Family
ID=13643958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7779686A Pending JPS62234347A (ja) | 1986-04-04 | 1986-04-04 | 配線層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62234347A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945740A (en) * | 1996-07-26 | 1999-08-31 | Nec Corporation | Semiconductor device |
-
1986
- 1986-04-04 JP JP7779686A patent/JPS62234347A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945740A (en) * | 1996-07-26 | 1999-08-31 | Nec Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62234347A (ja) | 配線層の形成方法 | |
| JPS63211739A (ja) | 半導体装置 | |
| KR100200687B1 (ko) | 새로운 패드층을 구비하는 반도체장치 | |
| KR0169365B1 (ko) | 표시 패널 및 그 제조 방법 | |
| KR100289662B1 (ko) | 반도체 소자의 오버레이 측정패턴 | |
| JPH0414889A (ja) | 回路モジュール | |
| JP2694880B2 (ja) | Ｉｃカード | |
| JPH0212807A (ja) | 半導体装置 | |
| JPH02203587A (ja) | プリント配線板 | |
| JPS62205623A (ja) | 位置合せアライメントパタ−ン | |
| KR100224708B1 (ko) | 조립된 칩의 웨이퍼 상의 위치 확인방법 | |
| JPH0743881A (ja) | フォトマスクの構造と半導体装置の製造方法 | |
| JP2996253B2 (ja) | フィルム液晶表示素子の製造方法 | |
| JPS60124842A (ja) | 半導体装置の製造方法 | |
| JPH0336290B2 (ja) | ||
| KR100307222B1 (ko) | 마스크 프레임 | |
| KR100349380B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| KR200183769Y1 (ko) | 마스크 구조 | |
| JPS63124412A (ja) | 半導体装置 | |
| JP2704946B2 (ja) | レチクル及び半導体装置の製造方法 | |
| JPS62279660A (ja) | 配線層の形成方法 | |
| JP3528366B2 (ja) | 集積回路装置 | |
| JPS61141137A (ja) | 半導体装置 | |
| JPH01236624A (ja) | 荷電ビーム描画方法 | |
| JPH0330332A (ja) | パターン形成方法 |