CN1681080A - 利用超临界流体制造微电子器件的方法 - Google Patents

利用超临界流体制造微电子器件的方法 Download PDF

Info

Publication number
CN1681080A
CN1681080A CNA2005100565652A CN200510056565A CN1681080A CN 1681080 A CN1681080 A CN 1681080A CN A2005100565652 A CNA2005100565652 A CN A2005100565652A CN 200510056565 A CN200510056565 A CN 200510056565A CN 1681080 A CN1681080 A CN 1681080A
Authority
CN
China
Prior art keywords
layer
insulating film
supercritical fluid
interlayer insulating
sacrifice layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100565652A
Other languages
English (en)
Other versions
CN100353491C (zh
Inventor
韩相哲
吴晙奂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1681080A publication Critical patent/CN1681080A/zh
Application granted granted Critical
Publication of CN100353491C publication Critical patent/CN100353491C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G15/00—Cable fittings
    • H02G15/02—Cable terminations
    • H02G15/06—Cable terminating boxes, frames or other structures
    • H02G15/064—Cable terminating boxes, frames or other structures with devices for relieving electrical stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/22—Sheathing; Armouring; Screening; Applying other protective layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了制造具有改进性能特征的微电子器件的方法，其特征在于利用超临界流体进行材料去除步骤。在一个示例性实施方案中，该方法包括制备衬底，形成覆盖至少一部分衬底的HSQ层，以及随后利用超临界流体CO2去除至少部分HSQ层。

Description

利用超临界流体制造微电子器件的方法
技术领域
本发明涉及一种制造微电子器件的方法，更具体而言，本发明涉及一种利用超临界流体制造微电子器件的方法。
背景技术
本申请要求2004年1月14日申请的、申请号为2004-2754的韩国专利申请作为优先权，因此，其公开内容在此作为参考文献全文引入。
诸如高集成半导体器件的微电子器件，以一定的构造形成，使得在其上部和下部中的元件通过一种金属互连的多层结构彼此连接。由于与绝缘层相比，金属层相对来说较难蚀刻，因此采用双镶嵌工艺(dual damascene process)来形成金属层图样。Fei Wang等人的美国专利6,057,239号中公开了一种使用牺牲旋压材料(sacrificial spin-on material)的双镶嵌工艺，该专利作为参考文献在此引入。
下文中，将参照图1A至1G对根据现有技术形成双镶嵌互连的方法进行解释说明。
参照图1A，制备其上具有下金属互连11的半导体衬底10，该半导体衬底通过绝缘层12进行绝缘。然后，在下金属互连11和绝缘层12上依次形成蚀刻停止层13、层间绝缘层14、和覆盖层15。
参照图1B，在图1A的覆盖层15上形成用于定义通孔(via)的第一光刻胶图样PR1。然后，利用该光刻胶图样PR1作为蚀刻掩模，对覆盖层15和层间绝缘层14进行蚀刻。从而在蚀刻的层间绝缘层14a和蚀刻的覆盖层1 5a内形成一个或多个开口V。每个开口V包括一个通孔部分V1和从通孔V1向上延伸的一个初步沟槽(preliminary trench)部分V2。
参照图1C，去除图1B的光刻胶图样PR1，在半导体器件暴露的表面上形成牺牲层16以填充开口V。然后，在牺牲层16上形成用于定义沟槽的第二光刻胶图样PR2。由于形成沟槽时，在蚀刻层间绝缘层14a的蚀刻处理过程中去除了蚀刻停止层13，因此形成牺牲层16以防止过早地暴露下金属互连11，该蚀刻停止层13相对于层间绝缘层14a具有较低的蚀刻选择性。
参照图1D，利用光刻胶图样PR2作为蚀刻掩模，蚀刻如图1C中所示的牺牲层16、覆盖层15a、以及层间绝缘层14a。因此，在覆盖层15a和层间绝缘层14a内，通常在与初步沟槽V2相同的器件区域中，形成沟槽T。该蚀刻步骤后，牺牲层部分16a和16b分别保留在通孔V1中和覆盖层15a上。
参照图1E，去除图1D中的光刻胶图样PR2。
参照图1F，去除图1E中仍然保留在通孔V1中及层间绝缘层14a上的牺牲层部分16a和16b。典型地通过湿蚀刻方法去除该牺牲层16a和16b。例如，如果层间绝缘层14由SiOC:H构成，并且牺牲层16由氢倍半硅氧烷(HSQ)构成，则利用稀释的氢氟酸通过湿蚀刻方法去除牺牲层16a、16b。在通过湿蚀刻方法去除牺牲层16a、16b的方法的初始部分，尽管蚀刻停止层13仍然被牺牲层16a覆盖，但是具有暴露侧壁的覆盖层15a受到湿蚀刻剂的典型破坏，使得其宽度减小。即，如果进行湿蚀刻处理之前，覆盖层15a的宽度为“W1”，则进行湿蚀刻处理后，覆盖层15a的宽度减小到较小的宽度“W2”。此外，层间绝缘层14a的上表面也受到湿蚀刻剂的典型破坏，蚀刻剂渗透进入层间绝缘层14a和覆盖层15a之间的界面，从而产生一个底部沟槽U。由于该底部沟槽U，使得覆盖层15a可以从与层14a的接触而得以提升。
此外，层间绝缘层14a通常由低-k值介电层形成，以降低互连之间的寄生电容。该低-k值介电层典型地具有多孔和高吸潮性。如上所述，当牺牲层16a、16b用湿蚀刻方法去除时，湿气通常会渗透入层间绝缘层14a，从而产生硅烷醇基团(Si-OH键)。这种硅烷醇基团的形成增加了层间绝缘层14a的介电常数。因此，通常有必要在高于400℃的温度下进行额外的退火处理以去除硅烷醇基团。
参照图1G，选择性地去除图1F通孔V1下的蚀刻停止层13。因而，沿着蚀刻停止层13a的蚀刻部分暴露出下金属互连11。随后，用传导层填充沟槽T和通孔V1，从而形成上部互连17。通过依次沉积种晶层、扩散阻隔层、和金属层，并且随后进行沉积和抛光处理形成上部互连17。
如上所述的双镶嵌互连的常规形成方法存在很多问题和限制，包括这样的事实，即泄漏电流正常增加，并且种晶层和扩散阻隔层的沉积通常很差，从而由于用于去除牺牲层16a、16b的湿蚀刻处理的作用，导致各层不连续，在所述湿蚀刻过程中覆盖层15a会减小宽度和/或得以提升。
随着现代微电子器件的高集成度不断提高，希望能够减小金属互连之间的距离。然而，如果金属互连之间的距离变得过小，在金属互连之间会发生串扰，并且从而增加了其间形成有绝缘层的金属互连之间的寄生电容。结果，通过金属互连的电信号的传输很差，或者电信号的传输速度降低。在双镶嵌互连的形成方法中，当层间绝缘层14由低-k值介电材料构成时，可以降低寄生电容。但是，这种形成方法存在一个问题，即，由于在去除牺牲层16a、16b的湿蚀刻处理过程中，具有多孔性能的低-k值介电层间绝缘层14a中形成了硅烷醇基团，从而增加了介电常数。可以通过在高于400℃的温度下加热该部分形成的微电子器件，以去除层间绝缘层14a内的硅烷醇基团，但是其它元件的一些部分会由于加热而受到侵袭和破坏。因此，在本领域中希望找到一种去除牺牲层而不破坏层间绝缘层上的覆盖层并且不会增加层间绝缘层的介电常数的方法。
本发明的方法和技术全部解决了或至少部分地解决了该领域现有技术方法的这些和其它问题及限制。
发明内容
因此，本发明致力于提供一种制造微电子器件的方法，其中利用超临界流体去除材料层。
根据一个示例性实施方案，本发明提供了一种制造微电子器件的方法，包括制备衬底和形成覆盖至少一部分衬底的HSQ层的步骤。随后利用超临界CO2去除该HSQ层。
根据另一个示例性实施方案，本发明提供了一种制造微电子器件的方法，包括下列步骤：制备衬底，在衬底上形成层间绝缘层，并选择性地蚀刻该层间绝缘层，从而在层间绝缘层内形成开口。然后形成牺牲层，以填充开口的至少一部分。形成一层蚀刻掩模以暴露开口周围的牺牲层和层间绝缘层。对形成蚀刻掩模后暴露出的层间绝缘层和牺牲层进行选择性蚀刻，从而消除掉开口的上部分。然后用超临界流体去除该牺牲层。去除蚀刻掩模。在开口内形成传导层图样。
根据又一个示例性实施方案，本发明提供了一种制造微电子器件的方法，包括制备具有下部互连的衬底的步骤。形成一层蚀刻停止层以覆盖该下部互连。在蚀刻停止层上形成由低-k值介电材料构成的层间绝缘层。蚀刻该层间绝缘层直至暴露出蚀刻停止层，从而在层间绝缘层内形成开口。该开口包括一个在其底部暴露蚀刻停止层的通孔，和一个由通孔延伸的初步沟槽。形成一层由HSQ基材料构成的牺牲层，以填充开口的至少一部分。形成光刻胶图样，以暴露开口周围的牺牲层和层间绝缘层。蚀刻形成光刻胶图样后暴露出的层间绝缘层和牺牲层，从而形成从初步沟槽延伸出的沟槽。然后用超临界CO2同时去除该牺牲层和光刻胶图样。随后去除蚀刻停止层，从而暴露下部互连。接着用传导层填充通孔和沟槽，从而形成通过通孔连接到下部互连的上部互连。
本发明的这些和其它有用的实施方案将参照各自的附图在下面进行说明。
附图说明
通过参照附图对本发明优选的实施方案进行详细描述，对于本领域普通技术人员，本发明的以上及其它特性和优点将变得更为清晰，其中：
图1A至1G为说明形成双镶嵌互连的常规方法中处理步骤顺序的截面示意图；
图2为说明在不同压力/温度条件下材料相态的压力-温度曲线图；
图3A和3B为说明根据本发明的一个实施方案，利用超临界流体制造微电子器件的方法的截面示意图；
图4A和4B为说明根据本发明实施方案利用超临界CO2去除HSQ层的可选方法的流程图；和
图5A至5J为说明根据本发明的另一个实施方案，在利用超临界流体制造微电子器件双镶嵌互连的方法中处理步骤顺序的截面示意图。
具体实施方式
将在下文中参照附图更为全面地说明本发明，其中显示了本发明的优选实施方案。但是，应当理解，本发明可以以很多不同的形式实施，并且不应理解为限于本文中所述的实施方案。然而，提供这些实施方案，从而使公开内容彻底、完全，并向本领域技术人员全面地传达本发明的范围。在附图中，为了清楚，对层和区域的厚度进行了夸张。在本说明书中，相同的标号表示相同的元件。
本发明的实施方案提供了一种利用超临界流体去除材料层的方法，该方法是制备微电子器件的新制造技术的一部分。如图2中所示，除了材料常见的固态、液态和气态三种相态外，还存在第四种相态；该第四种相态通常称作超临界流体。超临界流体相在高于临界点的温度和压力下同时包括液相和气相。这种超临界流体相同时兼具气相和液相的某些优点，即，气相相对较高的渗透性和液相相对较高的密度。与特定材料的液相或气相相比，超临界流体相还具有高活性和高反应性。因为超临界流体即使是在与其它材料混合时也能够均匀地快速移动，因此超临界流体相还具有与理想气体相近的特性。此外，由于在超临界流体状态中，材料流体分子的相互作用很小，因此该流体的反应性被大大提高，从而缩短了处理时间。此外，由于未反应的材料能够很容易地通过温度和/或压力的轻微改变而得以回收，因此使用这种超临界流体非常经济并且有益于环境。
下文中，将参照图3A和3B对根据本发明的一个实施方案，利用超临界流体制造微电子器件的方法进行解释说明。
参照图3A，制备合适的衬底100，在其表面上沉积了暴露于蚀刻掩模140之间的材料层130。
该材料层130可以由有机材料或无机材料构成。根据本发明的一个实施方案，该材料层130可以由氢倍半硅氧烷(HSQ)、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、氟化硅酸盐玻璃(FSG)、甲基倍半硅氧烷(MSQ)、或光刻胶构成。该材料层130可以是牺牲层，其可以在制造微电子器件的过程中形成。
蚀刻掩模140可以由光刻胶或氮化硅构成。如果蚀刻掩模140由光刻胶构成，则材料层130和蚀刻掩模140通常可以同时去除。此外，蚀刻掩模140可以覆盖在早期处理阶段形成于衬底上100的下结构S。
该下结构S可以具有包括第一层110和第二层120的叠层结构。第一层110可以是层间绝缘层，第二层120可以是覆盖层或反射防止层。第一层110可以是覆盖半导体器件的栅极或位线的层间绝缘层，第二层120可以是覆盖层。第一层110可以是由低-k值介电材料构成的层间绝缘层。第一层110可以由有机材料或无机材料构成，通过例如旋压或化学气相沉积(CVD)的方法形成。此外，第一层110可以由氟化硅酸盐玻璃(FSG)或SiOC基材料构成。该SiOC基介电材料可以使用SiOC:H，和来自Applied Material Co.的产品Black DiamondTM(在下文中称为BD)。BD为一种介电常数(k)约为2.6-2.8的含SiO2和碳混合物的材料。BD由于甲基(-CH3)的作用而具有疏水特性。或者，作为与BD相似的材料，Novellous Co.的产品CORALTM、或者ASM Co.的产品AuroraTM也可以被用于第一层110。此外，DOWChemical Co.的产品SiLKTM、或者JSR Co.的产品LKDTM也可以被用于第一层110。在第一层110上形成作为覆盖层的第二层120。第二层120可以由SiO2、SiOF、SiON、SiC、SiN、SiCN、或化学性质相似的材料构成。
材料层130填充了包括第一层110和第二层120的绝缘层图样间的空间。该空间可以是接触孔。绝缘层图样间的空间可以用材料层130完全或部分填充。在图3A中，标号“131”表示绝缘层图样间的空间，例如，材料层的表面，其填充了接触孔的一部分。
此外，下结构S的第一层110可以是传导层，下结构S的第二层120可以是绝缘层。
接着参照图3B，去除图3A中所示的蚀刻掩模140和材料层130。根据用作蚀刻掩模140的材料的不同，蚀刻掩模140可以在去除材料层130之前或之后单独去除，或者在本发明的一些实施方案中，在去除材料层130的同时去除。
根据本发明，利用一种或多种超临界流体状态的材料去除材料层130和蚀刻掩模140。超临界流体可以由CO2、可以含有一个或多个C-C键的相对低分子量的烃(例如：甲烷、乙烷、丙烷、丁烷、戊烷、己烷、乙烯、丙烯)、卤代烃、各种无机化合物(例如：氨、二氧化碳、六氟化硫、氯化氢、硫化氢、氧化氮、二氧化硫)、或化学性质相似的材料形成。除了上述材料，如果各种其它材料在商业可实行的温度和压力下能够转化为化学稳定的超临界流体相，则它们也可以使用。例如，已经发现利用：在高于133℃的温度和高于114巴的压力下为超临界流体状态的NH3；在高于158℃的温度和高于102巴的压力下为超临界流体状态的NO2；以及在高于374℃的温度和高于221巴的压力下为超临界流体状态的H2O，可以有效去除材料层130。具体而言，由于NH3即使在超临界流体相时仍然是碱性的，因此可以利用超临界流体NH3去除含有有机材料的材料层130和/或蚀刻掩模140。而且，微电子晶片的表面可以制为疏水性的，以去除由其产生的颗粒。由于超临界流体NH3可以起到金属离子配位体的作用以与金属化合物形成稳定的络合物离子，因此很容易用超临界流体NH3去除金属缺陷以及含金属的聚合物。在使用超临界流体NH3的例子中，可以在超临界流体中加入O3气体，或者也可以使用诸如Ar、He的惰性气体，相似惰性气体，和/或载气，如N2气。
在本发明的一个优选实施方案中，利用超临界流体CO2去除材料层130和蚀刻掩模140。超临界流体CO2在高于31℃的温度和高于74巴的压力下同时具有液相和气相的特性。超临界流体CO2的密度约为0.7g/cc，其与液态CO2的密度近似，但是由于其粘度低于液体的粘度，因此超临界流体CO2具有约10-3cm2/秒的高渗透性，而这与CO2气体的渗透性近似。即，由于超临界流体CO2具有比液体CO2更高的扩散性能、比液态CO2更低的表面张力，因此它很容易渗透进入液相CO2不能有效渗透的狭长的开口或沟槽、或孔隙。此外，超临界流体CO2具有这些应用所希望的相对较高的密度和较高的溶解性，这些特性是CO2气体所不具有的。超临界流体CO2还表现出与金属的很低程度的反应性。此外，由于CO2的超临界流体状态在以室温附近相对较低的温度作为超临界条件下获得，因此它相对于有机材料具有易于处理和高溶解性的优点。此外，超临界流体CO2还具有无毒、不易燃和环境无害的优点，并且能够以相对较低的价格获得。由于超临界流体CO2可以从腔室中排出，且没有显著的环境影响，因此它还具有易处理控制的优点。
此外，如果在去除材料层130和/或蚀刻掩模140的步骤中，向其中含有超临界流体CO2的腔室中添加少量的一种或多种特别选择的添加剂，即使通常不溶于CO2中的材料也会发生反应，从而从微电子器件中除去该材料。例如，可以与超临界流体CO2一起，向腔室中添加诸如HF、NH4F的氟基材料，或醇基材料，从而改善混合物的蚀刻或去除性能。在另一个实施方案中，加入六氟丙烯酰基丙酮(HAFC)以引发kelation，从而很容易地去除典型的蚀刻副产物。在又一实施方案中，六甲基二硅氮烷(HMDS)或三甲基氯硅烷(TMCS)可以作为防潮材料加入以在去除材料层130的过程中保护第一层110的层间绝缘层。
下文中，将参照流程图4A对根据本发明的另一个实施方案利用超临界流体CO2去除HSQ层的方法进行解释说明。
首先，将其上形成有HSQ层的晶片置于腔室中(步骤310)。该HSQ层覆盖了至少一部分晶片。该晶片可以是具有HSQ层作为材料层130的衬底100，与图3A所示相似，该材料层130暴露于蚀刻掩模140之间。该腔室可以是能够提供增大内压的压缩腔室。
然后，密封该腔室(步骤320)。
随后，在腔室内形成超临界流体CO2(步骤330)。通过将CO2气体引入腔室中，然后将温度和压力升高到临界点以上，形成超临界流体CO2。即，在约30-150℃、优选约50-80℃的温度下，和约70-300巴、优选约200-250巴的压力下，CO2气体转变为超临界流体相。接着，在下一个步骤中(步骤340)，使超临界流体CO2就此循环(步骤341)，或者向超临界流体CO2中添加添加剂(步骤342)进行循环。
在步骤342中，加入少量特别选择的添加剂以更有效地去除HSQ层。例如，诸如HF或NH4F的氟基材料，或醇基材料可以作为添加剂加入。此外，可以加入HAFC以引发kelation，从而更为容易而有效地去除蚀刻副产物。然而，在另一个实施方案中，可以省略添加剂的加入。此外，可以加入可控比例的惰性气体，如CO2、H2、Ne、Ar、N2等，以控制腔室内超临界流体CO2的浓度。
其后，可以重复进行形成超临界流体CO2的步骤(步骤330)，和使超临界流体CO2就此循环(步骤341)或者添加添加剂循环的步骤(步骤342)，直至确定HSQ层的去除基本上完成(步骤350)。如果HSQ层基本完全去除，则接着去除仍然保留在腔室内的蚀刻残余物和蚀刻副产物(步骤360)，并使腔室排气(步骤370)。
最后，从腔室中取出已经根据本发明去除了HSQ层的晶片(步骤380)。然后，可以用去离子水或纯净水清洗该晶片(该步骤未在图4A中示出)。
下文中，将参照流程图4B对根据本发明另一个实施方案利用超临界流体CO2去除HSQ层的方法进行解释说明。
首先，其上形成有HSQ层的晶片被置于腔室中(步骤410)。
然后，密封该腔室(步骤420)。
随后，将腔室的温度和压力升高至用于去除的材料的临界点之上，在这个实施例中为CO2(步骤430)。温度可以升高至约30-150℃、优选约50-80℃，且压力设定为或升至约70-300巴、优选约200-250巴。
然后向保持高于临界点压力和温度的腔室中通入超临界流体CO2(步骤440)。在本发明实施方案中，超临界流体CO2的形成在另一个辅助腔室中进行(步骤400)并且将该超临界流体CO2通入腔室。即，将CO2通入辅助腔室，并将温度和压力升高到临界点之上，从而形成超临界流体CO2。在这里，将温度升高至约30-150℃、优选约50-80℃，且压力设定为或升至约70-300巴、优选约200-250巴。
然后，在步骤450中，与上述其它本发明的实施方案一样，使超临界流体CO2就此循环(步骤451)，或者向超临界流体中添加添加剂(步骤452)进行循环。
其后，可以重复进行在辅助腔室中形成超临界流体CO2(步骤400)、将超临界流体CO2供应到腔室中(步骤440)、以及使超临界流体CO2就此循环(步骤451)或者添加添加剂循环的步骤(步骤452)，直至确定HSQ层的去除基本上完成(步骤460)。
然后，接着去除仍然保留在腔室内的蚀刻残余物和蚀刻副产物(步骤470)，并使腔室排气(步骤480)。
最后，从腔室中取出已经根据本发明去除了HSQ层的晶片(步骤490)。然后，进行晶片的清洗步骤(在图4B中未示出)。
本发明可以被有效地用于微电子器件的双镶嵌互连的形成方法中，所述微电子器件可以用于广泛的各种用途，如高集成半导体器件、处理器、微电子机械(MEM)器件、光电子器件、显示器、或用于其它微电子用途。具体而言，根据本发明制备的微电子器件可以有效地用于要求高速运行的中央处理器(CPU)、数字信号处理器(DSP)、CPU和DSP的组合、特定用途集成电路(ASIC)、逻辑电路、SRAM等。
下文中，将参照图5A至5J对根据本发明另一个实施方案利用超临界流体处理步骤形成微电子器件的双镶嵌互连的方法进行解释说明。
参照图5A，制备合适的衬底500，该衬底具有通过第一层间绝缘层520进行绝缘的下部互连510。然后，在下部互连510和第一层间绝缘层520上依次形成通孔蚀刻停止层530、第二层间绝缘层540、沟槽蚀刻停止层550、第三层间绝缘层560及覆盖层570。
衬底500可以是硅衬底、绝缘体外延硅(SOI)衬底、砷化镓衬底、硅锗衬底、陶瓷衬底、石英衬底、用于显示器的玻璃衬底等。衬底500可以具有本领域通常所知的形成于其上的各种有源元件、无源元件等。
下部互连510可以由各种互连材料构成，如：铜、铜合金、铝、铝合金、钨、钨合金等。为了有利于实现互连510的低电阻，下部互连510优选由铜构成。
形成通孔蚀刻停止层530以防止或至少减少下部互连层510在后续形成通孔的干法蚀刻处理过程中、以及去除沟槽形成后仍然存在的牺牲层的处理过程中受到暴露和侵蚀。形成沟槽停止层550以更容易地确定和控制沟槽的深度，其中将最终形成上部互连，并且沟槽停止层能保护第二层间绝缘层540的上表面。然而，如果沟槽的深度能够通过蚀刻速率和时间进行有效控制，则可以选择性地省略形成沟槽蚀刻停止层550的步骤。通孔蚀刻停止层530和沟槽蚀刻停止层550可以由相对于层间绝缘层540、560具有高蚀刻选择性的材料构成。优选地，通孔蚀刻停止层530和沟槽蚀刻停止层550可以由介电常数约为4-5的SiC、SiN、SiCN等材料构成。为了防止各介电常数(k)的不希望的增长，优选使通孔蚀刻停止层530和沟槽蚀刻停止层550的厚度最小化，使其尽可能地薄，但是优选仍然形成足够的厚度以作为蚀刻阻隔层。
层间绝缘层540、560优选由低-k值的介电材料构成，以防止互连之间的RC信号延迟并使任何功率消耗的增长最小化。层间绝缘层540、560可以由有机材料、无机材料、或同时具有有机和无机材料性能的杂化型材料构成，而且它们可以使用CVD或旋压方法形成。或者，根据本发明的实施方案，层间绝缘层540、560可以由FSG(氟化硅酸盐玻璃)或SiOC基材料构成。SiOC基介电材料可以包括SiOC:H，Applied Material Co.的BlackDiamondTM，Movellous Co.的CORALTM，和ASM Co.的AuroraTM。或者，层间绝缘层540、560可以由Dow Chemical Co.的SiLKTM，或JSR Co.的LKDTM构成。
形成覆盖层570是为了防止层间绝缘层560在使双镶嵌互连平坦化的CMP处理过程中受到破坏。覆盖层570可以由SiO2、SiOF、SiON、SiC、SiN、SiCN等构成。而且，覆盖层570可以在形成沟槽工序中的后续光刻步骤中起到作为反射防止层的作用。在这种情况下，覆盖层570优选自SiO2、SiON、SiC和SiCN，它们选自上述范围更广的材料。然而，在一些情况下，通过CMP处理的控制，可以有效地防止对层间绝缘层560的破坏。而且，如果可以作为反射防止层的材料层在后续工序中形成，则可以选择性地省略形成覆盖层560的工序。
参照图5B，在如图5A所示的覆盖层570上形成用于定义通孔的光刻胶图样PR1。通过使光刻胶沉积而形成光刻胶图样PR1，该光刻胶适合于波长一般低于约248nm并使用用于定义通孔的光掩模进行曝光和显影的光源。然后，将光刻胶图样PR1用作蚀刻掩模，对覆盖层570、第三层间绝缘层560、沟槽蚀刻停止层550和第二层间绝缘层540进行干蚀刻。在该步骤中，形成一个或多个穿过经干蚀刻的覆盖层571、层间绝缘层561、沟槽蚀刻停止层551和层间绝缘层541的开口V。在图5B中，干蚀刻层571、561、551和541在干蚀刻步骤前分别对应于图5A中的层570、560、550和540。每个开口V包括一个通孔部分V1和一个从通孔V1向上延伸的初步沟槽部分V2。在通孔V1的底部暴露通孔蚀刻停止层530。
可以通过使用蚀刻气体混合物的RIE方法蚀刻层间绝缘层540、560，该气体混合物包括如CxFy、CxHyFz等主蚀刻气体与如Ar等惰性气体相组合，其中x、y和z是1至10左右的正整数，或可选择的一种通过将至少一种选自O2、N2和COx的气体加入到上述蚀刻气体混合物中而形成的增强蚀刻气体混合物。此外，需要对RIE方法的条件进行控制，从而在选择性蚀刻层间绝缘层540时，不对临近的通孔蚀刻停止层530进行蚀刻。
参照图5C，去除如图5B所示的光刻胶图样PR1后，以牺牲层580填充开口V。光刻胶图样PR1可以用H2基的等离子处理并接着使用剥离器的方法来去除。H2基的等离子处理可以使用选自H2、N2/H2、NH3/H2、He/H2或其混合气体的等离子体。或者，可以用O2灰化处理去除光刻胶图样PR1，该处理一般用于光刻胶图样的去除。然而，在由有机材料构成层间绝缘层541、561的发明实施方案中，由于O2等离子处理可以破坏该有机层间绝缘层541、561，因而更优选使用H2基等离子处理以去除光刻胶图样。
牺牲层580由具有优秀的缝隙填充性能的材料构成。此外，由具有与层间绝缘层561基本相同的干蚀刻速率的材料，或由经选择的可使牺牲层580与层间绝缘层561的蚀刻速率比为约4∶1或更低的材料构成牺牲层580是有利的。此外，牺牲层580可以由相对于层间绝缘层541、561而言，湿蚀刻速度非常快的材料构成。例如，牺牲层580可以由经选择的可使牺牲层580与层间绝缘层541、561的湿蚀刻速度比为约20∶1或更高的材料构成。或者，牺牲层580可以由能在后续的曝光处理中防止碱性材料(如在层间绝缘层541、561内所含的氮或胺)扩散进入光刻层的材料构成，该曝光处理是形成用于定义沟槽的光刻胶图样。根据本发明的另一个实施方案，牺牲层580可以由氢倍半硅氧烷(HSQ)、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、氟化硅酸盐玻璃(FSG)、甲基倍半硅氧烷(MSQ)或光刻胶构成。光刻胶可以是用于i-射线(i-line)、ArF或KrF的光刻胶。牺牲层580优选含有无碳的无机材料，选择该层使其与含有有机和无机杂化型材料的层间绝缘层561具有基本相同的干蚀刻选择性，并还使其相对于层间绝缘层561、541具有相对高的湿蚀刻选择性。在这类无碳的无机材料中，HSQ是优选的材料。此外，牺牲层580也优选包括光吸收材料和/或溶解抑制剂。溶解抑制剂是可以抑制光刻胶在显影液中溶解的材料，可以使用本领域技术人员公知的典型材料。在本说明书中，所有HSQ材料通常都称作“HSQ基材料”，其中HSQ材料包括纯HSQ和含有如光吸收材料和/或溶解抑制剂的添加剂的HSQ。
牺牲层580可以通过旋压法形成。牺牲层580可以填充每个开口V的整个内部或部分内部。此外，牺牲层580甚至可以覆盖覆盖层571的上表面。典型地优选后者的情况，因为这有助于方法极限条件的控制。如果牺牲层580是由HSQ基材料构成，在涂覆过程中可以很容易地控制牺牲层580的厚度，尤其是对如开口V之间的距离、开口V的宽度和高度等变量的控制。
此外，对牺牲层580的表面可以进行等离子处理。使用O2、H2、He、NH3、N2、Ar、或其混合物的等离子体，在从室温到约500℃的温度范围下进行这样的等离子处理约1到120秒钟。牺牲层580的表面可以用这样的等离子处理进行致密化。等离子处理的一个目的是防止牺牲层在光刻胶显影液中溶解。因而，在牺牲层含有有效的溶解抑制剂的情况下，可以省略这里描述的等离子处理步骤。此外，在牺牲层580上形成反射防止层、且牺牲层580有效地得到该反射防止层的保护而不受显影液影响的情况下，可以省略等离子处理。
参照图5D，在图5C的经等离子处理的牺牲层580上形成反射防止层590。可以将无机反射防止层或有机反射防止层有效地用于反射防止层590，但有机反射防止层一般具有优势，这是因为它具有可容易去除的特性。反射防止层590可以含有本领域技术人员公知的能吸收约248nm、或193nm或更短波长光线的反射防止材料。反射防止层590可以很好地形成约500到700的厚度。
参考图5E，在图5D的反射防止层590上形成新的光刻胶层PR。形成光刻胶PR层后，通过曝光处理对光刻胶层PR进行处理，该曝光处理使用用于定义沟槽的掩模700。如果具有248nm、193nm或低于穿过掩模700的传输区域701的波长的光源并照射到光刻胶层PR上，通过光在光刻胶层PR的一个或更多曝光区域A的曝光作用，从光刻胶层PR中的产酸材料中产生酸(H+)。酸(H+)使光刻胶层PR的曝光区域A水解，使得光刻胶层PR的受作用部分可溶于显影液中。因而，层PR的非曝光区域B不溶于显影液中并沿层590的表面保留下来。反射防止层590的功能是防止光穿透光刻胶层PR的曝光部分A，否则在曝光期间光反射穿过光刻胶层PR。或者，如果牺牲层580含有光吸收材料，则由于牺牲层580具有防反射/光吸收功能，可以省略形成反射防止层590的方法步骤。上述的光-引发酸水解步骤在曝光后通过烘烤步骤变得更具活性。牺牲层580是在曝光步骤和曝光后的烘烤步骤中起到对氮或胺的扩散阻隔层的作用。因而，该方法有助于防止用于形成开口V的蚀刻气体、或如氮、胺等的碱性材料沿牺牲层580扩散，该碱性材料在用于去除光刻胶图样PR1(图5B)的等离子处理后会保留在层间绝缘层541、561的表面，该方法也有助于中和在光刻胶层PR的曝光区域A中产生的酸，否则这些酸会导致形成光刻胶图样失败。
参考图5F，沿图5E的光-处理光刻胶层PR形成用于定义沟槽的光刻胶图样PR2。将曝光后烘烤过的光刻胶层PR浸入到四甲基氢氧化铵显影液中，结果，仅曝光区域A在显影液中溶解从而得以除去，由此形成如图5F所示的光刻胶图样PR2。由于反射防止层590位于曝光区域A下(图5E)，在该处理步骤中牺牲层580没有暴露在显影液中。如果如上所述，对牺牲层580预先进行等离子处理，那么即使没有形成反射防止层590，显影液也不会破坏牺牲层580。或者，如果牺牲层580含有溶解抑制剂，则即使没有形成反射防止层590，显影液也不会破坏牺牲层580。
参考图5G，用光刻胶图样PR2作为蚀刻掩模依次蚀刻如图5F所示的反射防止层590、牺牲层580和覆盖层571。接着，层间绝缘层561和牺牲层580被蚀刻到预定的深度，从而通常在与初步沟槽V2相同的器件区域形成沟槽T。在图5G中，蚀刻反射防止层590标记为“591”，在层571和591之间部分经蚀刻的牺牲层580标记为“582”，保留在开口V中的部分牺牲层580标记为“581”。沟槽T一般通过干蚀刻处理形成，干蚀刻处理在层间绝缘层561和牺牲层580的蚀刻速率基本相同的条件下进行，或在牺牲层580与层间绝缘层561的蚀刻速率比为约4∶1或更低的条件下进行。进行该蚀刻处理，直到将沟槽蚀刻停止层551暴露出来。在没有形成沟槽蚀刻停止层551的实施方案中，沟槽T的深度可以通过控制层间绝缘层561的蚀刻速度和其蚀刻时间进行调整。形成沟槽T后，牺牲层580的581、582部分分别保留在通孔V1(参见图5H)内和覆盖层571上。这样，由于通孔V1填充了牺牲层581，没有暴露出通孔蚀刻停止层530，且下部互连510得到了保护。在层间绝缘层561由无机材料构成且牺牲层580(包括保留的581和582部分)由HSQ基材料构成的实施方案中，通过实施RIE和使用蚀刻气体混合物可以满足上述条件，该蚀刻气体混合物包括如CxFy、CxHyFz等主蚀刻气体与如Ar等惰性气体相组合，其中x、y和z是1至10左右的正整数，或可选择的使用一种通过将至少一种选自O2、N2和COx的气体加入到上述蚀刻气体混合物中而形成的增强蚀刻气体混合物。
图5H是说明生成结构的截面示意图，在该生成结构中，去除了如图5G所示在通孔V1内和覆盖层571上的光刻胶图样PR2和保留的牺牲层部分581、582。由于去除了通孔V1内的牺牲层581，暴露出了通孔V1底部上的通孔蚀刻停止层530。
根据本发明利用超临界流体去除牺牲层部分581、582。优选地，可以利用超临界流体CO2去除牺牲层部分581、582，例如，根据一个图4A和4B所示的处理顺序。即，将根据如图5A-5G所示的方法制备的合适的衬底500置于腔室中并将腔室密封。然后，在一个本发明的实施方案中，将CO2通入腔室中，以在处理条件下产生超临界流体CO2，其中该处理条件的温度为约30到150℃，优选约50到80℃，且压力设定为约70到300巴，优选约200到250巴。为了更有效地去除牺牲层581、582，可以将一种或更多种特别选择的添加剂与超临界流体一起通入腔室中。这类添加剂可以包括如HF或NH4F的氟基材料或醇基材料。此外，HAFC也可以通入到腔室中以通过引起kelation而容易地去除蚀刻副产物。此外，HMDS或TMCS也可以作为防潮材料加入到腔室中，以在该处理步骤中保护层间绝缘层541、561。在本发明的一些实施方案中，可以省略提供不同添加剂的步骤。可以重复地进行产生和循环超临界流体CO2或其它适合的超临界流体的步骤，直到基本上完全去除牺牲层部分581、582。另外，可以通入如CO2、H2、Ne、Ar、N2等惰性气体，以控制腔室内超临界流体CO2的浓度。在后续的步骤中，去除可能保留在腔室内的蚀刻残留物和蚀刻副产物，并使腔室排气。从腔室中取出从其上去除了牺牲层部分的如图5H所示的衬底，然后可以用去离子水或纯净水清洗该衬底。
在本发明的一个实施方案中，可以利用超临界流体同时去除光刻胶图样PR2和牺牲层部分581、582。或者，在利用超临界流体去除牺牲层部分581、582的之前或之后，可以去除光刻胶图样PR2。在分别去除光刻胶图样PR2的情况下，由H2、N2/H2、NH3/H2、He/H2或其混合物产生的氢基等离子体可以用于该去除步骤。
参照图5I，蚀刻图5H中暴露在通孔V1底部的通孔蚀刻停止层530，从而暴露下部互连510。因而，形成包括预先形成的沟槽T和通孔V1的双镶嵌互连区域D。通孔蚀刻停止层530的蚀刻处理应该优选在这种蚀刻条件下进行，以使该蚀刻步骤不影响下部互连510，并仅对在通孔V1下的通孔蚀刻停止层530部分进行选择性地蚀刻和去除。
参照图5J，在接下来的制造步骤中，在图5I的具有双镶嵌互连区域D的衬底500上形成传导层，然后在其上进行平坦化，从而形成双镶嵌互连600。形成双镶嵌互连600的传导层可以包括铝、钨、铜或其合金，其中特别优选铜，因为它具有低电阻的特性。此外，传导层可以用叠层结构形成，包括扩散阻隔层和主互连层，而且它可以使用本领域技术人员公知的技术以不同的方法和构造进行改进。
前面描述了根据本发明某些优选的实施方案形成通孔优先(via-first)双镶嵌互连的方法。然而，应当理解，参照图5A到5J，本发明也能与较小改进后的制造沟槽优先双镶嵌或单镶嵌互连的方法一起使用。
如上所述，根据本发明利用超临界流体去除材料层，该超临界流体渗透容易，从而在避免或最小化对部分制造器件的破坏的同时提高蚀刻效率。具体而言，在用于微电子器件的双镶嵌互连形成方法中，使用超临界流体去除牺牲层或至少牺牲层的保留部分，从而防止对覆盖层的可能的破坏。特别地，通过使用超临界流体CO2去除牺牲层，防止在湿蚀刻处理中可能发生的OH-粘附到低-k值介电层间绝缘层的表面。因此，可以有效抑制低-k值介电层间绝缘层介电常数的不期望的增长。此外，在优选的利用能有效去除OH-的超临界流体CO2来去除牺牲层的实施方案中，可以去除粘附到层间绝缘层表面的OH-，该OH-来自去除牺牲层处理之前的较早的处理步骤。此外，根据本发明可以利用超临界流体同时去除牺牲层和光刻胶图样。因而，可以省略额外的处理，例如用于去除光刻胶等的灰化处理，从而实现整个制造方法的简单化。
尽管已经参照附图，通过其示例性的实施方案，具体展示和描述了本发明，但是本领域普通技术人员应当理解，在不偏离由权利要求所限定的本发明精神和范围的情况下，可对其作出形式和细节上的各种改变。

Claims (29)

1.一种制造微电子器件的方法，包括下列顺序步骤：
制备衬底；
形成覆盖至少一部分衬底的HSQ层；以及
利用超临界流体CO2去除HSQ层。
2.权利要求1的方法，其中去除HSQ的方法包括下列步骤：
将具有HSQ层的衬底置于腔室中；
向腔室中通入CO2，和
将腔室中的CO2转化为超临界流体CO2。
3.权利要求2的方法，其中将腔室中的CO2转化为超临界流体CO2的处理在约30至150℃的温度和约70至300巴的压力下进行。
4.权利要求2的方法，其中将腔室中的CO2转化为超临界流体CO2的处理在约50至80℃的温度和约200至250巴的压力下进行。
5.权利要求2的方法，还包括在去除HSQ层的步骤中，向腔室中提供氟基材料或醇基材料的步骤。
6.权利要求1的方法，其中去除HSQ层的处理包括下列步骤：
将具有HSQ层的衬底置于腔室中；
在腔室外将CO2转化为超临界流体CO2；和
向腔室中通入超临界流体CO2。
7.权利要求6的方法，其中在腔室外CO2向超临界流体CO2的转化在约30至150℃的温度和约70至300巴的压力下进行。
8.权利要求6的方法，其中在腔室外CO2向超临界流体CO2的转化在约50至80℃的温度和约200至250巴的压力下进行。
9.权利要求6的方法，还包括在去除HSQ层的步骤中向腔室中提供氟基材料或醇基材料的步骤。
10.一种制造微电子器件的方法，包括下列顺序步骤：
制备衬底；
在衬底上形成层间绝缘层；
选择性蚀刻该层间绝缘层，从而在层间绝缘层内形成一个开口；
形成填充至少一部分开口的牺牲层；
形成暴露开口周围牺牲层和层间绝缘层的蚀刻掩模；
选择性蚀刻形成蚀刻掩模后暴露出的层间绝缘层和牺牲层，从而暴露开口的上部分；
利用超临界流体去除牺牲层；
去除蚀刻掩模；和
在开口内形成传导层图样。
11.权利要求10的方法，其中蚀刻掩模由光刻胶组成。
12.权利要求11的方法，其中去除牺牲层和蚀刻掩模的处理同时进行。
13.权利要求12的方法，其中牺牲层基本上由有机材料组成。
14.权利要求12的方法，其中牺牲层基本上由无机材料组成。
15.权利要求12的方法，其中牺牲层基本上由选自HSQ、BPSG、PSG、FSG、MSQ和光刻胶的至少一种材料组成。
16.权利要求10的方法，其中超临界流体为超临界流体CO2。
17.权利要求16的方法，其中利用超临界流体CO2和选自氟基材料、醇基材料、HMDS和TMCS中的至少一种添加剂去除牺牲层。
18.权利要求17的方法，其中牺牲层基本上由有机材料组成。
19.权利要求17的方法，其中牺牲层基本上由无机材料组成。
20.权利要求17的方法，其中牺牲层基本上由选自HSQ、BPSG、PSG、MSQ和光刻胶的至少一种材料组成。
21.一种制造微电子器件的方法，包括下列顺序步骤：
制备具有下部互连的衬底；
形成覆盖该下部互连的蚀刻停止层；
在蚀刻停止层上形成作为低-k值介电材料的层间绝缘层；
蚀刻该层间绝缘层直至暴露出蚀刻停止层，从而在层间绝缘层内形成一个开口，该开口包括在其底部暴露蚀刻停止层的通孔，还包括从该通孔延伸的初步沟槽；
形成由HSQ基材料构成的牺牲层，以填充至少一部分开口；
形成暴露开口周围牺牲层和层间绝缘层的光刻胶图样；
蚀刻形成光刻胶图样后暴露出的层间绝缘层和牺牲层，从而形成从初步沟槽延伸出的沟槽；
利用超临界流体CO2同时去除牺牲层和光刻胶图样；
去除蚀刻停止层，从而暴露出下部互连；和
用传导层填充该通孔和沟槽，从而形成通过该通孔连接到下部互连的上部互连。
22.权利要求21的方法，其中牺牲层由HSQ与光吸收材料或溶解抑制剂一起形成。
23.权利要求21的方法，还包括形成牺牲层后，等离子体处理牺牲层表面的步骤。
24.权利要求23的方法，其中层间绝缘层基本上由FSG或SiOC基材料组成。
25.权利要求24的方法，还包括在层间绝缘层上形成覆盖层的步骤，其中通过选择性蚀刻该覆盖层和层间绝缘层形成开口。
26.权利要求22的方法，其中通过提供氟基材料、醇基材料、HMDS或TMCS去除牺牲层。
27.一种根据权利要求1的方法制造的微电子器件。
28.一种根据权利要求10的方法制造的微电子器件。
29.一种根据权利要求21的方法制造的微电子器件。
CNB2005100565652A 2004-01-14 2005-01-14 利用超临界流体制造微电子器件的方法 Active CN100353491C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2004-0002754A KR100534103B1 (ko) 2004-01-14 2004-01-14 초임계 유체를 이용한 미세 전자소자의 제조 방법
KR2754/04 2004-01-14
KR2754/2004 2004-01-14

Publications (2)

Publication Number Publication Date
CN1681080A true CN1681080A (zh) 2005-10-12
CN100353491C CN100353491C (zh) 2007-12-05

Family

ID=34738079

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100565652A Active CN100353491C (zh) 2004-01-14 2005-01-14 利用超临界流体制造微电子器件的方法

Country Status (3)

Country Link
US (1) US7351635B2 (zh)
KR (1) KR100534103B1 (zh)
CN (1) CN100353491C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014008819A1 (zh) * 2012-07-10 2014-01-16 无锡华润上华半导体有限公司 微机电系统结构及其牺牲层湿法腐蚀方法
CN104752324A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN114758987A (zh) * 2022-06-15 2022-07-15 浙江创芯集成电路有限公司 互连结构的形成方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7008853B1 (en) * 2005-02-25 2006-03-07 Infineon Technologies, Ag Method and system for fabricating free-standing nanostructures
US7553732B1 (en) * 2005-06-13 2009-06-30 Advanced Micro Devices, Inc. Integration scheme for constrained SEG growth on poly during raised S/D processing
JP5096669B2 (ja) 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7572705B1 (en) 2005-09-21 2009-08-11 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing a semiconductor device
JP4598639B2 (ja) * 2005-09-27 2010-12-15 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7332449B2 (en) * 2005-09-30 2008-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascenes with supercritical fluid treatments
US7635650B2 (en) * 2006-04-14 2009-12-22 Sony Corporation Prevention of plasma induced damage arising from etching of crack stop trenches in multi-layered low-k semiconductor devices
US8084367B2 (en) 2006-05-24 2011-12-27 Samsung Electronics Co., Ltd Etching, cleaning and drying methods using supercritical fluid and chamber systems using these methods
JP2008053507A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd ドライエッチング方法
US7951723B2 (en) * 2006-10-24 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated etch and supercritical CO2 process and chamber design
WO2008157338A1 (en) * 2007-06-14 2008-12-24 Svtc Technologies, Llc Copper-free semiconductor device interface and methods of fabrication and use thereof
US20110071033A1 (en) * 2009-09-23 2011-03-24 Celmatix, Inc. Methods and devices for assessing infertility and/or egg quality
JP2012094642A (ja) * 2010-10-26 2012-05-17 Renesas Electronics Corp 抵抗素子および抵抗素子の製造方法
US20120289043A1 (en) * 2011-05-12 2012-11-15 United Microelectronics Corp. Method for forming damascene trench structure and applications thereof
US9496169B2 (en) * 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof
TWI579902B (zh) * 2015-06-12 2017-04-21 晶元光電股份有限公司 一種基板移除設備及利用此設備的基板移除製程
CN105070819B (zh) * 2015-06-30 2017-12-08 厦门大学 一种调控氧化物材料热导率的方法
KR20200091526A (ko) * 2019-01-22 2020-07-31 삼성전자주식회사 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063267A (en) * 1990-11-28 1991-11-05 Dow Corning Corporation Hydrogen silsesquioxane resin fractions and their use as coating materials
US6500605B1 (en) * 1997-05-27 2002-12-31 Tokyo Electron Limited Removal of photoresist and residue from substrate using supercritical carbon dioxide process
US6057239A (en) * 1997-12-17 2000-05-02 Advanced Micro Devices, Inc. Dual damascene process using sacrificial spin-on materials
US7064070B2 (en) * 1998-09-28 2006-06-20 Tokyo Electron Limited Removal of CMP and post-CMP residue from semiconductors using supercritical carbon dioxide process
US6277753B1 (en) * 1998-09-28 2001-08-21 Supercritical Systems Inc. Removal of CMP residue from semiconductors using supercritical carbon dioxide process
US6406995B1 (en) * 1998-09-30 2002-06-18 Intel Corporation Pattern-sensitive deposition for damascene processing
US6297149B1 (en) * 1999-10-05 2001-10-02 International Business Machines Corporation Methods for forming metal interconnects
US6425956B1 (en) * 2001-01-05 2002-07-30 International Business Machines Corporation Process for removing chemical mechanical polishing residual slurry
CN1384535A (zh) 2001-04-28 2002-12-11 晶研科技股份有限公司 降低介电薄膜介电常数的方法与制作低介电孔隙薄膜的方法
US7080651B2 (en) * 2001-05-17 2006-07-25 Dainippon Screen Mfg. Co., Ltd. High pressure processing apparatus and method
JP2003224099A (ja) * 2002-01-30 2003-08-08 Sony Corp 表面処理方法
JP2003338452A (ja) * 2002-05-22 2003-11-28 Matsushita Electric Ind Co Ltd パターン形成方法
US6858528B2 (en) * 2003-03-20 2005-02-22 Intel Corporation Composite sacrificial material
US20040198066A1 (en) * 2003-03-21 2004-10-07 Applied Materials, Inc. Using supercritical fluids and/or dense fluids in semiconductor applications

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014008819A1 (zh) * 2012-07-10 2014-01-16 无锡华润上华半导体有限公司 微机电系统结构及其牺牲层湿法腐蚀方法
CN104752324A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN114758987A (zh) * 2022-06-15 2022-07-15 浙江创芯集成电路有限公司 互连结构的形成方法

Also Published As

Publication number Publication date
US20050153566A1 (en) 2005-07-14
KR100534103B1 (ko) 2005-12-06
KR20050074844A (ko) 2005-07-19
US7351635B2 (en) 2008-04-01
CN100353491C (zh) 2007-12-05

Similar Documents

Publication Publication Date Title
CN100353491C (zh) 利用超临界流体制造微电子器件的方法
US7378350B2 (en) Formation of low resistance via contacts in interconnect structures
KR100653722B1 (ko) 저유전막을 갖는 반도체소자의 제조방법
CN1306590C (zh) 采用牺牲金属氧化物层形成双镶嵌金属互连的方法
CN107046001B (zh) 半导体器件及其形成方法
US7635645B2 (en) Method for forming interconnection line in semiconductor device and interconnection line structure
KR20060064289A (ko) 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법
US20050079706A1 (en) Dual damascene structure and method
JP2006041519A (ja) デュアルダマシン配線の製造方法
US20050176243A1 (en) Method of fabricating dual damascene interconnection and etchant for stripping sacrificial layer
KR20060090449A (ko) 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
KR20020025717A (ko) 에칭 방법
CN101030566A (zh) 半导体结构及其形成方法
CN101051621A (zh) 半导体装置的制造方法和半导体装置
US20070232046A1 (en) Damascene interconnection having porous low K layer with improved mechanical properties
US7300868B2 (en) Damascene interconnection having porous low k layer with a hard mask reduced in thickness
KR100614782B1 (ko) 이중 다마신 구조를 포함하는 집적회로 제조방법 및 집적회로
US20070232062A1 (en) Damascene interconnection having porous low k layer followed by a nonporous low k layer
CN1661799A (zh) 半导体器件
JP2004289155A (ja) 選択性エッチング化学薬品及びｃｄ制御のための高重合性ガスを含むｂａｒｃエッチング
US6780778B2 (en) Method for fabricating semiconductor device
US20060046465A1 (en) Method for manufacturing a semiconductor device
JP2005217371A (ja) 半導体装置およびその製造方法
JP4578816B2 (ja) 半導体装置およびその製造方法
KR101098274B1 (ko) 듀얼 다마신 패턴 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant