JP2012094642A - 抵抗素子および抵抗素子の製造方法 - Google Patents
抵抗素子および抵抗素子の製造方法 Download PDFInfo
- Publication number
- JP2012094642A JP2012094642A JP2010239869A JP2010239869A JP2012094642A JP 2012094642 A JP2012094642 A JP 2012094642A JP 2010239869 A JP2010239869 A JP 2010239869A JP 2010239869 A JP2010239869 A JP 2010239869A JP 2012094642 A JP2012094642 A JP 2012094642A
- Authority
- JP
- Japan
- Prior art keywords
- resistance element
- region
- resistive element
- resist
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 93
- 239000004020 conductor Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 60
- 239000000463 material Substances 0.000 description 55
- 230000015572 biosynthetic process Effects 0.000 description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 40
- 229920005591 polysilicon Polymers 0.000 description 33
- 150000004767 nitrides Chemical class 0.000 description 32
- 230000001681 protective effect Effects 0.000 description 31
- 230000000052 comparative effect Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/006—Thin film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
- H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】膜厚のばらつきに起因する抵抗値の変動を抑制し、より高精度な抵抗素子を提供する。
【解決手段】第1膜厚(T1)(H1)で形成され、第1幅(W1)を有する抵抗素子第1部分(2)と、第1膜厚(T1)(H1)で形成され、第1幅(W1)に依存して決定する第2幅(W2)を有する抵抗素子第2部分(3)とを具備する抵抗素子を構成する。ここにおいて、第1幅(W1)と第2幅(W2)との和は一定である。また、抵抗素子第1部分(2)は、抵抗素子第1部分(2)の底面からの高さが第1高さ(H1)となる位置に、抵抗素子第1部分(2)の上面を有する。また、抵抗素子第2部分(3)は、抵抗素子第1部分(2)の底面を含む面からの高さが第1高さ(H1)となる位置に、抵抗素子第2部分(3)の上面を有する。そして、抵抗素子第1部分(2)と抵抗素子第2部分(3)とは、接続部を介して互いに接続されている。
【選択図】図3
【解決手段】第1膜厚(T1)(H1)で形成され、第1幅(W1)を有する抵抗素子第1部分(2)と、第1膜厚(T1)(H1)で形成され、第1幅(W1)に依存して決定する第2幅(W2)を有する抵抗素子第2部分(3)とを具備する抵抗素子を構成する。ここにおいて、第1幅(W1)と第2幅(W2)との和は一定である。また、抵抗素子第1部分(2)は、抵抗素子第1部分(2)の底面からの高さが第1高さ(H1)となる位置に、抵抗素子第1部分(2)の上面を有する。また、抵抗素子第2部分(3)は、抵抗素子第1部分(2)の底面を含む面からの高さが第1高さ(H1)となる位置に、抵抗素子第2部分(3)の上面を有する。そして、抵抗素子第1部分(2)と抵抗素子第2部分(3)とは、接続部を介して互いに接続されている。
【選択図】図3
Description
本発明は、抵抗素子および抵抗素子の製造方法に関し、特に高精度アナログ回路に適用可能な抵抗素子および抵抗素子の製造方法に関する。
半導体装置の高精度化の要求に伴って、精度の高い半導体素子が要求されてきている。例えば、電源回路や高精度アナログ回路などを搭載した半導体装置は、複数の抵抗素子を備えている。それらの抵抗素子に対する抵抗値のばらつきを抑制する技術が要求されている。半導体装置に用いられる抵抗素子は、絶縁膜の上に形成された多結晶シリコン膜を、抵抗素子の形状にパターニングすることによって形成される。
その抵抗素子は、多結晶シリコン膜に対する露光やエッチングなどの加工工程を経て形成される。多結晶シリコン膜を加工する時の寸法ばらつきは、その加工によって形成される抵抗素子の抵抗値のばらつきの要因になることがある。露光やエッチングなどの加工工程での寸法ばらつきに起因する抵抗値のばらつきを抑制する技術が知られている(例えば、特許文献1参照)。
図1は、特許文献1に記載された抵抗素子117の構成を示す図である。図1の(a)は、その抵抗素子117の平面を示す平面図であり、図1の(b)は、図1(a)におけるA−A線に沿ったその抵抗素子117の断面を示す断面図である。
図1の(a)を参照すると、特許文献1に記載の抵抗素子117は、第1の抵抗体113と、抵抗補助体114と、第2の抵抗体115と、抵抗体間絶縁膜123と、コンタクト131と、配線135とを備えている。抵抗体間絶縁膜123は、第1の抵抗体113と第2の抵抗体115との間に形成されている。配線135は、第1の抵抗体113と第2の抵抗体115を直列に接続している。抵抗素子117は、第1の抵抗体113と第2の抵抗体115の相対向する一端部がコンタクト131を介して配線135で互いに接続され、他端部において、コンタクト131を介して配線133で半導体装置内の他の素子(図示されず)に接続されている。
図1の(b)を参照すると、第1の抵抗体113及び抵抗補助体114は、基板111の上の絶縁膜121上に伸長した側面を備えている。抵抗体間絶縁膜123は、第1の抵抗体113及び抵抗補助体114の上面及び側面、並びに絶縁膜121の上面に設けられている。第2の抵抗体115は、側面が、抵抗体間絶縁膜123を介して第1の抵抗体113及び抵抗補助体114の伸長した側面に対向している。また、第2の抵抗体115は、上面が、第1の抵抗体113及び抵抗補助体114の上に形成された抵抗体間絶縁膜123の上面とほぼ同一面をなしている。第2の抵抗体115は、隣接する第1の抵抗体113(または抵抗補助体114)の幅と合計した幅が一定となるように形成されている。
図2は、特許文献1に記載の抵抗素子117の製造工程を示す断面図である。図2の(a)を参照すると、その製造工程において、第1の抵抗体13及び抵抗補助体14となるポリシリコン膜をエッチング除去し、第1の抵抗体113及び抵抗補助体114となる帯状のポリシリコン膜を形成している。その後に、絶縁膜121及び第1の抵抗体113の上に、第1の抵抗体113の側面も覆うように、抵抗体間絶縁膜123を形成している。
図2の(b)を参照すると、その製造工程において、抵抗体間絶縁膜123の上に、第2のポリシリコン膜であるポリシリコン膜215を、第1の抵抗体113及び絶縁膜121の上面の抵抗体間絶縁膜123の段差を埋める程度以上の膜厚になるように、LPCVD法などで形成している。
図2(c)を参照すると、その製造工程において、ポリシリコン膜215を表面側から、CMP(Chemical and Mechanical Polishing)法にて薄くして、ポリシリコン膜215の上面が、第1の抵抗体113上の抵抗体間絶縁膜123の上面と同じ面になるように形成している。
特許文献1に記載の抵抗素子117は、第1の抵抗体113と抵抗補助体114との間に第2の抵抗体115を形成し、その第1の抵抗体113と第2の抵抗体115とを接続することで、加工ばらつきの影響を抑制している。例えば、第1の抵抗体113と抵抗補助体114とが、設計段階の幅よりも太くなった場合、抵抗値は低くなるように変動する。このとき、第2の抵抗体115は、第1の抵抗体113(または抵抗補助体114)の幅に依存して、その幅が細くなる。したがって、第2の抵抗体115の抵抗値は高くなるように変動し、第1の抵抗体113と第2の抵抗体115とを接続することで、全体の抵抗変動を抑制している。
特許文献1に記載の抵抗素子117を製造する場合、上述したように、CMP(Chemical and Mechanical Polishing)法にて、ポリシリコン膜215の上面と第1の抵抗体113上の抵抗体間絶縁膜123の上面とが同じ面になるようにしている。しかしながら、第2の抵抗体115を形成する工程におけるCMPでは、その第2の抵抗体115の膜厚がばらつくことがある。第2の抵抗体115の膜厚のばらつきは、全体の抵抗値の変動を引き起こしてしまい、抵抗素子117の高精度化の妨げになる。本発明が解決しようとする課題は、膜厚のばらつきに起因する抵抗値の変動を抑制し、より高精度な抵抗素子を提供することにある。
以下に、[発明を実施するための形態]で使用される番号を用いて、[課題を解決するための手段]を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
上記の課題を解決するために、第1膜厚(T1)(H1)で形成され、第1幅(W1)を有する抵抗素子第1部分(2)と、第1膜厚(T1)(H1)で形成され、第1幅(W1)に依存して決定する第2幅(W2)を有する抵抗素子第2部分(3)とを具備する抵抗素子を構成する。ここにおいて、第1幅(W1)と第2幅(W2)との和は一定である。また、抵抗素子第1部分(2)は、抵抗素子第1部分(2)の底面からの高さが第1高さ(H1)となる位置に、抵抗素子第1部分(2)の上面を有する。また、抵抗素子第2部分(3)は、抵抗素子第1部分(2)の底面を含む面からの高さが第1高さ(H1)となる位置に、抵抗素子第2部分(3)の上面を有する。そして、抵抗素子第1部分(2)と抵抗素子第2部分(3)とは、接続部を介して互いに接続されている。
上記のような抵抗素子は、抵抗素子第1部分(2)の幅が製造ばらつきに起因して変動した場合であっても、その変動に対応して抵抗素子第2部分(3)の幅が変動する。両方の部分を接続して、基本となる抵抗部品を構成する。その抵抗素子第1部分(2)と抵抗素子第2部分(3)とは、同一工程で形成された導電体膜(ポリシリコン膜)の膜厚を変えることなく構成されている。
また、以下の[a]〜[g]の工程を実施することで、上記の課題を解決するための抵抗素子を構成することができる。その製造方法において、[a]第1幅(W1)の抵抗素子第1部分(2)が設けられる第1部分配置予定領域(13)と第2幅(W2)の抵抗素子第2部分(3)が設けられる第2部分配置予定領域(14)とを特定する。[b]基板に形成された第1絶縁膜(12)の上に第1膜厚(T1)の導電体膜(15)を形成する。[c]第1部分配置予定領域(13)の導電体膜(15)と第2部分配置予定領域(14)の導電体膜(15)とに、トレンチ状の第1開口部(19)を有する第2絶縁膜(17)を形成する。[d]第2部分配置予定領域(14)を第1レジスト(21)で覆い、第1レジスト(21)で覆われていない第2絶縁膜(17)をマスクにして、第1部分配置予定領域(13)の導電体膜(15)を選択的にエッチングして導電体膜(15)に第2開口部(22)を形成する。[e]第1レジスト(21)を除去した後、第1開口部(19)と第2開口部(22)とを、第2絶縁膜(17)とはエッチングレートが異なる第3絶縁膜(23)で埋めた後、第2絶縁膜(17)を除去する。[f]第1部分配置予定領域(13)の第3絶縁膜(23)と導電体膜(15)とを、第2レジストで覆う。[g]第2レジストで覆われていない第3絶縁膜(23)をマスクにして、導電体膜(15)を選択的にエッチングして導電体膜(15)に第3開口部を形成する。
上述のように、上記の課題を解決するための抵抗素子の製造方法において、第1膜厚(T1)の導電体膜(15)に対する平坦化工程を実行することなく抵抗素子第1部分(2)と抵抗素子第2部分(3)とを構成している。また、抵抗素子第1部分(2)抵抗素子第2部分(3)を形成する際の絶縁膜を利用して、自己整合的に互いの幅を特定している。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、膜厚のばらつきに起因する抵抗値の変動を抑制し、より高精度な抵抗素子を提供することが可能とある。
[第1実施形態]
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。図3は、本実施形態の抵抗素子1の構成を例示する平面図である。本実施形態の抵抗素子1は、抵抗素子第1部分2と、抵抗素子第2部分3と、コンタクト4と、接続配線5とを備えている。また、抵抗素子第1部分2と抵抗素子第2部分3とは、層間絶縁膜6で覆われている。以下の第1実施形態においては、二つの抵抗素子第1部分2と二つの抵抗素子第2部分3とを備えている抵抗素子1を例示する。この構成は、本実施形態の抵抗素子1に対する理解を容易にするためのものであり、抵抗素子1における抵抗素子第1部分2や抵抗素子第2部分3の数を制限するものではない。なお、以下の実施形態において、複数の抵抗素子第1部分2、または複数の抵抗素子第2部分3の各々を区別する場合には、枝符号(例えば“2a”など)を付して説明を行う。
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。図3は、本実施形態の抵抗素子1の構成を例示する平面図である。本実施形態の抵抗素子1は、抵抗素子第1部分2と、抵抗素子第2部分3と、コンタクト4と、接続配線5とを備えている。また、抵抗素子第1部分2と抵抗素子第2部分3とは、層間絶縁膜6で覆われている。以下の第1実施形態においては、二つの抵抗素子第1部分2と二つの抵抗素子第2部分3とを備えている抵抗素子1を例示する。この構成は、本実施形態の抵抗素子1に対する理解を容易にするためのものであり、抵抗素子1における抵抗素子第1部分2や抵抗素子第2部分3の数を制限するものではない。なお、以下の実施形態において、複数の抵抗素子第1部分2、または複数の抵抗素子第2部分3の各々を区別する場合には、枝符号(例えば“2a”など)を付して説明を行う。
図3を参照すると、抵抗素子第1部分2は、長さが長さL1で幅が第1幅W1のポリシリコンで構成されている。その抵抗素子第1部分2(抵抗素子第1部分2a)は、隣に設けられた他の抵抗素子第1部分2(抵抗素子第1部分2b)と第2幅W2と同じ距離だけ離れた位置に配置されている。抵抗素子第2部分3は、長さが長さL1で幅が第2幅W2のポリシリコンで構成されている。その抵抗素子第2部分3(抵抗素子第2部分3a)は、隣に設けられた他の抵抗素子第2部分3(抵抗素子第2部分3b)と第1幅W1と同じ距離だけ離れた位置に配置されている。
接続配線5は、互いに独立して配置された抵抗素子第1部分2と抵抗素子第2部分3とを、コンタクト4を介して互いに接続している。その接続配線5は、第1接続配線5aと、第2接続配線5bと、第3接続配線5cとを含んでいる。第1接続配線5aは、抵抗素子1における一方の入出力端としての機能を提供する。第3接続配線5cは、抵抗素子1における他方の一方の入出力端としての機能を提供する。
図3に示されているように、抵抗素子第1部分2aの一方の端部は、コンタクト4を介して第1接続配線5aに接続されている。抵抗素子第1部分2aの他方の端部は、コンタクト4を介して第2接続配線5bに接続されている。同様に、抵抗素子第1部分2bの一方の端部は、コンタクト4を介して第3接続配線5cに接続されている。抵抗素子第1部分2bの他方の端部は、コンタクト4を介して第2接続配線5bに接続されている。
抵抗素子第2部分3aの一方の端部は、コンタクト4を介して第1接続配線5aに接続されている。抵抗素子第2部分3aの他方の端部は、コンタクト4を介して第2接続配線5bに接続されている。同様に、抵抗素子第2部分3bの一方の端部は、コンタクト4を介して第3接続配線5cに接続されている。抵抗素子第2部分3bの他方の端部は、コンタクト4を介して第2接続配線5bに接続されている。
図4は、図3の平面図におけるA−A断面の構成を例示する断面図である。本実施形態の抵抗素子1において、抵抗素子第1部分2と抵抗素子第2部分3とは、基板11の上に設けられた酸化膜12の上に配置されている。図4に示されているように、抵抗素子第1部分2と抵抗素子第2部分3とは、酸化膜12の上面からの高さが高さH1となるように形成されている。また、本実施形態の抵抗素子1において、抵抗素子第1部分2と抵抗素子第2部分3とは、第1幅W1と第2幅W2との和が一定値(W)になるように形成されている。
上述のように、本実施形態の抵抗素子1においては、幅が第1幅W1の抵抗素子第1部分2と、幅が第2幅W2の抵抗素子第2部分3とを、膜厚のばらつきを生じさせることなく構成することが可能である。その抵抗素子第1部分2と抵抗素子第2部分3とを接続して抵抗素子1とすることによって、高精度な抵抗素子1を構成することができる
以下に、本実施形態の抵抗素子1の製造工程について説明を行う。図5Aは、本実施形態の抵抗素子1の製造工程における第1段階の半導体材料の状態を例示する断面図である。また、図5Bは、その第1段階の半導体材料の状態を例示する平面図である。本実施形態の抵抗素子1の製造工程における半導体材料は、抵抗素子第1部分形成領域13と抵抗素子第2部分形成領域14とを含んでいる。その抵抗素子第1部分形成領域13には、抵抗素子第1部分2が形成され、その抵抗素子第2部分形成領域14には、抵抗素子第2部分3が形成される。
図5Aに示されているように、その第1段階において、基板11の上に酸化膜12を形成し、その酸化膜12の上に、厚さが膜厚T1のポリシリコン膜15を形成する。その後、ポリシリコン膜15に、不純物をイオン注入によって導入する。そのポリシリコン膜15の膜厚T1は、後の工程でも維持され、最終的に抵抗素子第1部分2と抵抗素子第2部分3の底面からの高さである高さH1となる。
図5Bに示されているように、その第1段階において、抵抗素子第1部分形成領域13と抵抗素子第2部分形成領域14との各々に対し、酸化膜12を形成した後に、その酸化膜12上に、同一工程でポリシリコン膜15を形成する。その後、そのポリシリコン膜15の全面に、後の工程で形成される抵抗素子第1部分2と抵抗素子第2部分3とが所定の抵抗値になるように、不純物をイオン注入する。
図6は、本実施形態の抵抗素子1の製造工程における第2段階の半導体材料の状態を例示する断面図である。その第2段階において、抵抗素子第1部分形成領域13と抵抗素子第2部分形成領域14の各々に対し、同一工程で保護酸化膜16を形成し、その保護酸化膜16の上に、同一工程で窒化膜17を形成する。
図7Aは、本実施形態の抵抗素子1の製造工程における第3段階の半導体材料の状態を例示する断面図である。また、図7Bは、その第3段階の半導体材料の状態を例示する平面図である。図7Aに示されているように、その第3工程において、窒化膜17の上にレジストパターン18を形成する。そのレジストパターン18は、幅が第1幅W1で形成されている。また、隣り合うレジストパターン18同士は、互いの間隔が第2幅W2となるように配置されている。
図7Bに示されているように、抵抗素子第1部分形成領域13と抵抗素子第2部分形成領域14とには、複数のレジストパターン18が、幅が第1幅W1の帯状に形成され、それらは互いに略平行に配置されている。また、それらの複数のレジストパターン18は、互いの間隔が第2幅W2となるように離れて配置され、隣り合うレジストパターン18の間では、窒化膜17の表面が露出している。
図8は、本実施形態の抵抗素子1の製造工程における第4段階の半導体材料の状態を例示する断面図である。その第4段階において、レジストパターン18をマスクにして窒化膜17を異方性エッチングによって選択的に除去し保護酸化膜16の表面を露出する。その異方性エッチングによって、幅が第2幅W2の第1開口部19を形成する。
図9は、本実施形態の抵抗素子1の製造工程における第5段階の半導体材料の状態を例示する断面図である。その第5段階において、窒化膜17の上のレジストパターン18を除去し、そのレジストパターン18で覆われていた窒化膜17の表面を露出する。
図10Aは、本実施形態の抵抗素子1の製造工程における第6段階の半導体材料の状態を例示する断面図である。また、図10Bは、本実施形態の抵抗素子1の製造工程における第6段階の半導体材料の状態を例示する平面図である。図10Aに示されているように、その第6段階において、抵抗素子第2部分形成領域14に配置されている窒化膜17と、その窒化膜17の間で露出している保護酸化膜16の表面を抵抗素子第2部分領域用レジスト21で覆う。図10Bに示されているように、その第6工程において、窒化膜17が延伸する方向に沿って、長さが長さL1となるように抵抗素子第2部分領域用レジスト21を形成する。抵抗素子第2部分領域用レジスト21が、抵抗素子第2部分形成領域14の保護酸化膜16と窒化膜17とを覆うことで、その抵抗素子第2部分領域用レジスト21に覆われた保護酸化膜16と窒化膜17との下のポリシリコン膜15も保護される。
図11は、本実施形態の抵抗素子1の製造工程における第7段階の半導体材料の状態を例示する断面図である。その第7段階において、抵抗素子第1部分形成領域13の窒化膜17をマスクとして作用させ、保護酸化膜16とポリシリコン膜15を異方性エッチングによって選択的に除去する。その異方性エッチングによって、酸化膜12の表面を露出するように、幅が第2幅W2の第2開口部22を形成する。第2開口部22は、第1開口部19に続く開口部分として形成される。また、その第7段階において、抵抗素子第2部分形成領域14では、抵抗素子第2部分領域用レジスト21で覆われていない保護酸化膜16とポリシリコン膜15が、異方性エッチングによって選択的に除去される。
図12Aは、本実施形態の抵抗素子1の製造工程における第8段階の半導体材料の状態を例示する断面図である。また、図12Bは、本実施形態の抵抗素子1の製造工程における第8段階の半導体材料の状態を例示する平面図である。図12Aに示されているように、その第8段階において、抵抗素子第2部分形成領域14に形成されていた抵抗素子第2部分領域用レジスト21を除去し、その抵抗素子第2部分領域用レジスト21に覆われていた窒化膜17と保護酸化膜16とを再び露出する。図12Bに示されているように、その第8段階で抵抗素子第2部分形成領域14の抵抗素子第2部分領域用レジスト21を除去することで、その酸化膜12に覆われていた保護酸化膜16と窒化膜17とが露出する。また、抵抗素子第2部分領域用レジスト21に覆われていなかった保護酸化膜16とポリシリコン膜15は、上述の第7段階において除去されているため、図12Bに示されているように、その部分の酸化膜12の表面が露出している。
図13は、本実施形態の抵抗素子1の製造工程における第9段階の半導体材料の状態を例示する断面図である。その第9段階において、開口部(第1開口部19、第2開口部22)を埋める酸化膜23を成長させる。その酸化膜23は、抵抗素子第1部分形成領域13において、第1開口部19と第2開口部22とを埋めるとともに窒化膜17を覆う。また、その酸化膜23は、抵抗素子第2部分形成領域14において、第1開口部19を覆っていた抵抗素子第2部分領域用レジスト21が除去されたことで再び露出することになった第1開口部19を埋めるとともに、露出していた窒化膜17を覆う。その後、抵抗素子第1部分形成領域13と抵抗素子第2部分形成領域14とにおいて、その抵抗素子第1部分形成領域13をCMPで研磨して、酸化膜23と窒化膜17を平坦化させる。
図14は、本実施形態の抵抗素子1の製造工程における第10段階の半導体材料の状態を例示する断面図である。その第10段階において、抵抗素子第1部分形成領域13と抵抗素子第2部分形成領域14とに形成されていた窒化膜17を除去し、その窒化膜17の下に位置していた保護酸化膜16の表面を露出する。それによって、抵抗素子第2部分形成領域14には、ポリシリコン膜15と保護酸化膜16の上に、幅が第1幅W1の開口部が形成される。
図15Aは、本実施形態の抵抗素子1の製造工程における第11段階の半導体材料の状態を例示する断面図である。また、図15Bは、本実施形態の抵抗素子1の製造工程における第11段階の半導体材料の状態を例示する平面図である。図15Aに示されているように、その第11段階において、抵抗素子第1部分形成領域13に配置されている酸化膜23と、その酸化膜23の間で露出している保護酸化膜16の表面を抵抗素子第2部分領域用レジスト21で覆う。図15Bに示されているように、その第6工程において、酸化膜23が延伸する方向に沿って、長さが長さL1となるように抵抗素子第1部分領域用レジスト24を形成する。抵抗素子第1部分領域用レジスト24が、抵抗素子第1部分形成領域13の保護酸化膜16と酸化膜23とを覆うことで、その抵抗素子第1部分領域用レジスト24に覆われた保護酸化膜16の下のポリシリコン膜15も保護される。
図16は、本実施形態の抵抗素子1の製造工程における第12段階の半導体材料の状態を例示する断面図である。その第12段階において、抵抗素子第2部分形成領域14の酸化膜23をマスクとして作用させて露出している保護酸化膜16と、その保護酸化膜16の下のポリシリコン膜15を除去する。このとき、抵抗素子第1部分形成領域13では、抵抗素子第1部分領域用レジスト24で覆われているポリシリコン膜15を保護しつつ、その抵抗素子第1部分領域用レジスト24で覆われていない保護酸化膜16と、その下のポリシリコン膜15とを除去する。これによって、抵抗素子第1部分形成領域13に抵抗素子第1部分2が形成され、抵抗素子第2部分形成領域14に抵抗素子第2部分3が形成される。
図17Aは、本実施形態の抵抗素子1の製造工程における第13段階の半導体材料の状態を例示する断面図である。また、図17Bは、本実施形態の抵抗素子1の製造工程における第13段階の半導体材料の状態を例示する平面図である。図17Aに示されているように、その第13段階において、抵抗素子第1部分形成領域13に形成されていた抵抗素子第1部分領域用レジスト24を除去する。図17Bに示されているように、抵抗素子第1部分領域用レジスト24で覆われていた抵抗素子第1部分形成領域13のポリシリコン膜15は、長さが長さL1となるようにエッチングされ、それによって抵抗素子第1部分2の形状が形成される。また、抵抗素子第2部分形成領域14のポリシリコン膜15は、上述の第12段階で、幅が第2幅W2となるようにエッチングされ、それによって抵抗素子第2部分3の形状が形成される。
図18は、本実施形態の抵抗素子1の製造工程における第14段階の半導体材料の状態を例示する断面図である。その第14段階において、酸化膜23と保護酸化膜16とを含む層間絶縁膜6を形成する。その後、その層間絶縁膜6を貫通するコンタクト4を形成する。抵抗素子第1部分形成領域13において、コンタクト4を介して抵抗素子第1部分2に接続される接続配線5を形成し、抵抗素子第2部分形成領域14において、コンタクト4を介して抵抗素子第2部分3に接続される接続配線5を形成する。その接続配線5を介して、抵抗素子第1部分2と抵抗素子第2部分3とを接続することで、所定の抵抗値を有する抵抗素子1を完成させる。
[比較例]
以下に、本願発明に対する比較例について説明を行う。図19は、上述した特許文献1に記載の抵抗素子117の比較例における構成を例示する断面図である。上述の抵抗素子117の製造工程には、CMPによって多結晶シリコン膜215を研磨する工程が含まれている。図19に示されているように、第1の抵抗体113(または抵抗補助体114)の上面を覆う絶縁膜121が確実に露出するように多結晶シリコン膜215の研磨を実行した場合、第2の抵抗体115の膜厚が、第1の抵抗体113(または抵抗補助体114)よりも薄くなってしまうことがある。また、第2の抵抗体115の膜厚が薄くなるのを抑制しようとすると、絶縁膜121の上に、余分な多結晶シリコン材料が残留してしまう場合がある。
以下に、本願発明に対する比較例について説明を行う。図19は、上述した特許文献1に記載の抵抗素子117の比較例における構成を例示する断面図である。上述の抵抗素子117の製造工程には、CMPによって多結晶シリコン膜215を研磨する工程が含まれている。図19に示されているように、第1の抵抗体113(または抵抗補助体114)の上面を覆う絶縁膜121が確実に露出するように多結晶シリコン膜215の研磨を実行した場合、第2の抵抗体115の膜厚が、第1の抵抗体113(または抵抗補助体114)よりも薄くなってしまうことがある。また、第2の抵抗体115の膜厚が薄くなるのを抑制しようとすると、絶縁膜121の上に、余分な多結晶シリコン材料が残留してしまう場合がある。
本実施形態の抵抗素子1は、比較例の抵抗素子117のようなCMP工程を行うことなく形成される。したがって、抵抗素子第1部分2と抵抗素子第2部分3とにおける膜厚のばらつきが生じることがなく、より高精度な抵抗素子1を構成することが可能となる。また、抵抗素子第1部分2と抵抗素子第2部分3とは、各々を自己整合的に形成する際の絶縁膜を利用して、互いの幅を特定している。したがって、抵抗素子第1部分2と抵抗素子第2部分3とを絶縁する絶縁膜に膜厚を制御する必要がなく、第1幅W1と第2幅W2との和を常に一定にすることができる。
[第2実施形態]
以下に、本願発明の抵抗素子1における第2実施形態について説明を行う。図20は、第2実施形態の抵抗素子1の構成を例示する平面図である。上述の第1実施形態の抵抗素子1は、図3の座標軸を基準にしたとき、抵抗素子第1部分2と抵抗素子第2部分3とがx方向に並んで配置されていた。図20に示されているように、第2実施形態の抵抗素子1は、抵抗素子第1部分2が配置されている抵抗素子第1部分形成領域13と、抵抗素子第2部分3が配置されている抵抗素子第2部分形成領域14とが、y方向に並ぶように構成されている。以下の第2実施形態においては、3つの抵抗素子第1部分2と3つの抵抗素子第2部分3とが直列に接続された抵抗素子1を例示する。この構成は、本実施形態の抵抗素子1に対する理解を容易にするためのものであり、抵抗素子1における抵抗素子第1部分2や抵抗素子第2部分3の数や接続を制限するものではない
以下に、本願発明の抵抗素子1における第2実施形態について説明を行う。図20は、第2実施形態の抵抗素子1の構成を例示する平面図である。上述の第1実施形態の抵抗素子1は、図3の座標軸を基準にしたとき、抵抗素子第1部分2と抵抗素子第2部分3とがx方向に並んで配置されていた。図20に示されているように、第2実施形態の抵抗素子1は、抵抗素子第1部分2が配置されている抵抗素子第1部分形成領域13と、抵抗素子第2部分3が配置されている抵抗素子第2部分形成領域14とが、y方向に並ぶように構成されている。以下の第2実施形態においては、3つの抵抗素子第1部分2と3つの抵抗素子第2部分3とが直列に接続された抵抗素子1を例示する。この構成は、本実施形態の抵抗素子1に対する理解を容易にするためのものであり、抵抗素子1における抵抗素子第1部分2や抵抗素子第2部分3の数や接続を制限するものではない
第1実施形態の抵抗素子1を構成する場合、抵抗本数が増加するに従い横方向の第1接続配線5aや第3接続配線5cの本数も増加し、配線領域の面積が増加すると共に、接続が複雑化する懸念がある。第2実施形態の抵抗素子1では、抵抗素子第1部分2や抵抗素子第2部分3を形成する際の空き領域を、上層の配線を配置する領域として利用することにより、配線領域の面積拡大を抑え配線接続を単純化させることが可能である。
図21は、第2実施形態の抵抗素子1の第1製造過程の半導体材料の状態を例示する平面図である。図21は、第1実施形態の抵抗素子1の製造工程の第1〜第3段階を実行した後の状態に対応している。その第1製造過程において、基板11の上に、酸化膜12、ポリシリコン膜15、保護酸化膜16および窒化膜17を順に形成した上に、幅が第1幅W1の帯状のレジストパターン18を、隣り合うレジストパターン18同士の距離が第2幅W2となるように形成する。図21に示されているように、レジストパターン18は、抵抗素子第1部分形成領域13と抵抗素子第2部分形成領域14とに渡って形成される。
図22は、第2実施形態の抵抗素子1の第2製造過程の半導体材料の状態を例示する平面図である。図22は、第1実施形態の抵抗素子1の製造工程の第4〜第7段階を実行した後の状態に対応している。その第2製造過程では、レジストパターン18をマスクに異方性エッチングを行って窒化膜17を選択的に除去して、保護酸化膜16の表面を部分的に露出する。そして、抵抗素子第2部分形成領域14において、後の工程で抵抗素子第2部分3が形成される領域に抵抗素子第2部分領域用レジスト21を形成し、その抵抗素子第2部分領域用レジスト21で覆われていない保護酸化膜16とその下のポリシリコン膜15とを選択的に除去する。図22に示されているように、その第2製造過程において、窒化膜17の間で、かつ、抵抗素子第2部分領域用レジスト21で覆われていない領域の酸化膜12が露出する。
図23は、第2実施形態の抵抗素子1の第3製造過程の半導体材料の状態を例示する平面図である。図23は、第1実施形態の抵抗素子1の製造工程の第8〜第12段階を実行した後の状態に対応している。その第2製造過程では、抵抗素子第2部分形成領域14に形成されていた抵抗素子第2部分領域用レジスト21を除去する。そして、全面に酸化膜23を形成した後、その酸化膜23を平坦化して残留した酸化膜23で窒化膜17の間の第1開口部19と第2開口部22とを埋める。その後、窒化膜17を除去して、酸化膜23の間の窒化膜17が設けられていた空間を開口部とする。そして、抵抗素子第1部分形成領域13において、後の工程で抵抗素子第1部分2が形成される領域に抵抗素子第1部分領域用レジスト24を形成し、その抵抗素子第1部分領域用レジスト24で覆われていない保護酸化膜16とポリシリコン膜15とを異方性エッチングによって選択的に除去する。図23に示されているように、その第3製造過程において、酸化膜23の間で、かつ、抵抗素子第1部分領域用レジスト24で覆われていない領域の酸化膜12が露出する。
図24は、第2実施形態の抵抗素子1の第4製造過程の半導体材料の状態を例示する平面図である。図24は、第1実施形態の抵抗素子1の製造工程の第13段階を実行後で、コンタクト4を形成する前の状態に対応している。その第4製造過程において、抵抗素子第1部分領域用レジスト24を除去した後、保護酸化膜16と酸化膜23とを含む層間絶縁膜6で抵抗素子第1部分2と抵抗素子第2部分3とを覆う。その後、コンタクト4と接続配線5を介して抵抗素子第1部分2と抵抗素子第2部分3とを接続する。ことで、第2実施形態では、抵抗素子第1部分2と抵抗素子第2部分3とが近接しているため抵抗本数が増えても接続配線は短く単純化でき、その結果、配線領域の面積の増大を抑制しつつ、高精度の抵抗素子1としての機能を提供することが可能となる。
[第3実施形態]
以下に、本願発明の抵抗素子1における第3実施形態について説明を行う。図25は、第3実施形態の抵抗素子1の構成を例示する平面図である。上述の第2実施形態の抵抗素子1は、抵抗素子第1部分形成領域13に配置される抵抗素子第1部分2と、抵抗素子第2部分形成領域14に配置される抵抗素子第2部分3とが、y方向に離れている。第3実施形態の抵抗素子1は、抵抗素子第1部分2と抵抗素子第2部分3との一部が接触するような形状で構成されている。また、第3実施形態の抵抗素子1は、長さが異なる複数の抵抗素子第1部分2と、長さが異なる複数の抵抗素子第2部分3とが組み合わされて構成されている。なお、以下の第3実施形態においては、長さが異なる3つの抵抗素子第1部分2と、長さが異なる3つの抵抗素子第2部分3とを備え、それらが直列接続である抵抗素子1を例示する。この構成は、本実施形態の抵抗素子1に対する理解を容易にするためのものであり、抵抗素子1における抵抗素子第1部分2や抵抗素子第2部分3の数や接続を制限するものではない
以下に、本願発明の抵抗素子1における第3実施形態について説明を行う。図25は、第3実施形態の抵抗素子1の構成を例示する平面図である。上述の第2実施形態の抵抗素子1は、抵抗素子第1部分形成領域13に配置される抵抗素子第1部分2と、抵抗素子第2部分形成領域14に配置される抵抗素子第2部分3とが、y方向に離れている。第3実施形態の抵抗素子1は、抵抗素子第1部分2と抵抗素子第2部分3との一部が接触するような形状で構成されている。また、第3実施形態の抵抗素子1は、長さが異なる複数の抵抗素子第1部分2と、長さが異なる複数の抵抗素子第2部分3とが組み合わされて構成されている。なお、以下の第3実施形態においては、長さが異なる3つの抵抗素子第1部分2と、長さが異なる3つの抵抗素子第2部分3とを備え、それらが直列接続である抵抗素子1を例示する。この構成は、本実施形態の抵抗素子1に対する理解を容易にするためのものであり、抵抗素子1における抵抗素子第1部分2や抵抗素子第2部分3の数や接続を制限するものではない
図25を参照すると、第3実施形態の抵抗素子1において、抵抗素子第1部分2は、長さが第1長さL3−1の抵抗素子第1部分2−1と、長さが第2長さL3−2の抵抗素子第1部分2−2と、長さが第2長さL3−3の抵抗素子第1部分2−3とを含んでいる。また、その抵抗素子1において、抵抗素子第2部分3は、長さが第4長さL3−4の抵抗素子第2部分3−1と、長さが第5長さL3−5の抵抗素子第2部分3−2と、長さが第6長さL3−6の抵抗素子第2部分3−3とを含んでいる。第3実施形態の抵抗素子1は、各抵抗部品の長さが、
第1長さL3−1=第6長さL3−6
第2長さL3−2=第5長さL3−5
第2長さL3−3=第4長さL3−4
となるように構成されている。
第1長さL3−1=第6長さL3−6
第2長さL3−2=第5長さL3−5
第2長さL3−3=第4長さL3−4
となるように構成されている。
また、第3実施形態の抵抗素子1において、抵抗素子第1部分2−1と抵抗素子第2部分3−1とは、接続領域31を介して接続されている。抵抗素子第1部分2−2と抵抗素子第2部分3−2とは、接続領域32を介して接続されている。抵抗素子第1部分2−3と抵抗素子第2部分3−3とは、接続領域33を介して接続されている。その抵抗素子1は、接続領域31をx−y平面に垂直な面で切断した断面の面積と、接続領域32をx−y平面に垂直な面で切断した断面の面積と、接続領域33をx−y平面に垂直な面で切断した断面の面積とが、概ね同じ面積になるように構成されている。
図26は、第3実施形態の抵抗素子1の第1製造過程の半導体材料の状態を例示する平面図である。図26は、第1実施形態の抵抗素子1の製造工程の第1〜第7段階を実行した後の状態に対応している。その第1製造過程において、基板11の上に、酸化膜12、ポリシリコン膜15、保護酸化膜16および窒化膜17を順に形成した上に、幅が第1幅W1の帯状のレジストパターン18を、隣り合うレジストパターン18同士の距離が第2幅W2となるように形成する。その後、そのレジストパターン18をマスクに異方性エッチングを行って窒化膜17を選択的に除去して、保護酸化膜16の表面を部分的に露出する。
そして、抵抗素子第2部分形成領域14において、後の工程で抵抗素子第2部分3が形成される領域に抵抗素子第2部分領域用レジスト21を形成し、その抵抗素子第2部分領域用レジスト21で覆われていない保護酸化膜16とその下のポリシリコン膜15とを選択的に除去する。図26に示されているように、その抵抗素子第2部分領域用レジスト21は、後の工程で抵抗素子第2部分3−1が形成される領域の、長さが第4長さL3−4であり、抵抗素子第2部分3−2が形成される領域の長さが第5長さL3−5であり、抵抗素子第2部分3−3が形成される領域の長さが第6長さL3−6である。その第1製造過程において、窒化膜17の間で、かつ、抵抗素子第2部分領域用レジスト21で覆われていない領域の酸化膜12が露出する。
図27は、第3実施形態の抵抗素子1の第2製造過程の半導体材料の状態を例示する平面図である。図27は、第1実施形態の抵抗素子1の製造工程の第8〜第12段階を実行した後の状態に対応している。その第2製造過程において、抵抗素子第2部分形成領域14に形成されていた抵抗素子第2部分領域用レジスト21を除去する。そして、全面に酸化膜23を形成した後、その酸化膜23を平坦化して残留した酸化膜23で窒化膜17の間の第1開口部19と第2開口部22とを埋める。その後、窒化膜17を除去して、酸化膜23の間の窒化膜17が設けられていた空間を開口部とする。
そして、抵抗素子第1部分形成領域13において、後の工程で抵抗素子第1部分2が形成される領域に抵抗素子第1部分領域用レジスト24を形成し、その抵抗素子第1部分領域用レジスト24で覆われていない保護酸化膜16とポリシリコン膜15とを異方性エッチングによって選択的に除去する。図23に示されているように、その抵抗素子第1部分領域用レジスト24は、後の工程で抵抗素子第1部分2−1が形成される領域の、長さが第1長さL3−1であり、抵抗素子第1部分2−2が形成される領域の長さが第2長さL3−2であり、抵抗素子第1部分2−3が形成される領域の長さが第2長さL3−3である。その第3製造過程において、酸化膜23の間で、かつ、抵抗素子第1部分領域用レジスト24で覆われていない領域の酸化膜12が露出する。
図28は、第3実施形態の抵抗素子1の第3製造過程の半導体材料の状態を例示する平面図である。図28は、第1実施形態の抵抗素子1の製造工程の第13段階を実行後で、コンタクト4を形成する前の状態に対応している。その第3製造過程において、抵抗素子第1部分領域用レジスト24を除去した後、保護酸化膜16と酸化膜23とを含む層間絶縁膜6で抵抗素子第1部分2と抵抗素子第2部分3とを覆う。その後、コンタクト4と接続配線5を介して抵抗素子第1部分2−2と抵抗素子第1部分2−3とを接続するとともに、抵抗素子第2部分3−1と抵抗素子第2部分3−2とを接続する。第3実施形態の抵抗素子1は、抵抗素子第1部分2と抵抗素子第2部分3とを接触させるため、抵抗領域の中央部分の接続配線は不要になり、回路に必要な、例えば電源配線等の通過配線領域として利用可能となる。また、抵抗素子第1部分2と抵抗素子第2部分3とを分離していたスペースは削減となるため、抵抗素子領域の面積増大を抑制しつつ、高精度の抵抗素子1としての機能を提供することが可能となる。
以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。また、上述の複数の実施形態は、その構成、動作に矛盾が生じない範囲において組み合わせて実施することが可能である。
1…抵抗素子
2…抵抗素子第1部分
2a…抵抗素子第1部分
2b…抵抗素子第1部分
2−1…抵抗素子第1部分
2−2…抵抗素子第1部分
2−3…抵抗素子第1部分
3…抵抗素子第2部分
3a…抵抗素子第2部分
3b…抵抗素子第2部分
3−1…抵抗素子第2部分
3−2…抵抗素子第2部分
3−3…抵抗素子第2部分
4…コンタクト
5…接続配線
5a…第1接続配線
5b…第2接続配線
5c…第3接続配線
6…層間絶縁膜
11…基板
12…酸化膜
13…抵抗素子第1部分形成領域
14…抵抗素子第2部分形成領域
15…ポリシリコン膜
16…保護酸化膜
17…窒化膜
18…レジストパターン
19…第1開口部
21…抵抗素子第2部分領域用レジスト
22…第2開口部
23…酸化膜
24…抵抗素子第1部分領域用レジスト
31…接続領域
32…接続領域
33…接続領域
W1…第1幅
W2…第2幅
H1…高さ
L1…長さ
L2…長さ
L3−1…第1長さ
L3−2…第2長さ
L3−3…第2長さ
L3−4…第4長さ
L3−5…第5長さ
L3−6…第6長さ
T1…膜厚
111…基板
113…第1の抵抗体
114…抵抗補助体
115…第2の抵抗体
117…抵抗素子
121…絶縁膜
123…抵抗体間絶縁膜
125…層間絶縁膜
131…コンタクト
133…配線
135…配線
215…多結晶シリコン膜
2…抵抗素子第1部分
2a…抵抗素子第1部分
2b…抵抗素子第1部分
2−1…抵抗素子第1部分
2−2…抵抗素子第1部分
2−3…抵抗素子第1部分
3…抵抗素子第2部分
3a…抵抗素子第2部分
3b…抵抗素子第2部分
3−1…抵抗素子第2部分
3−2…抵抗素子第2部分
3−3…抵抗素子第2部分
4…コンタクト
5…接続配線
5a…第1接続配線
5b…第2接続配線
5c…第3接続配線
6…層間絶縁膜
11…基板
12…酸化膜
13…抵抗素子第1部分形成領域
14…抵抗素子第2部分形成領域
15…ポリシリコン膜
16…保護酸化膜
17…窒化膜
18…レジストパターン
19…第1開口部
21…抵抗素子第2部分領域用レジスト
22…第2開口部
23…酸化膜
24…抵抗素子第1部分領域用レジスト
31…接続領域
32…接続領域
33…接続領域
W1…第1幅
W2…第2幅
H1…高さ
L1…長さ
L2…長さ
L3−1…第1長さ
L3−2…第2長さ
L3−3…第2長さ
L3−4…第4長さ
L3−5…第5長さ
L3−6…第6長さ
T1…膜厚
111…基板
113…第1の抵抗体
114…抵抗補助体
115…第2の抵抗体
117…抵抗素子
121…絶縁膜
123…抵抗体間絶縁膜
125…層間絶縁膜
131…コンタクト
133…配線
135…配線
215…多結晶シリコン膜
Claims (13)
- 第1膜厚で形成され、第1幅を有する抵抗素子第1部分と、
前記第1膜厚で形成され、前記第1幅に依存して決定する第2幅を有する抵抗素子第2部分と、
を具備し、
前記第1幅と前記第2幅との和は一定であり、
前記抵抗素子第1部分は、
前記抵抗素子第1部分の底面からの高さが第1高さとなる位置に、前記抵抗素子第1部分の上面を有し、
前記抵抗素子第2部分は、
前記抵抗素子第1部分の底面を含む面からの高さが前記第1高さとなる位置に、前記抵抗素子第2部分の上面を有し、
前記抵抗素子第1部分と前記抵抗素子第2部分とは、接続部を介して互いに接続される
抵抗素子。 - 請求項1に記載の抵抗素子において、
前記抵抗素子第2部分は、
前記抵抗素子第1部分の隣に並ぶ他の抵抗素子第1部分と前記抵抗素子第1部分とに挟まれることなく配置される
抵抗素子。 - 請求項2に記載の抵抗素子において、さらに、
前記抵抗素子第2部分の隣に並ぶ他の抵抗素子第2部分を備え、
前記抵抗素子第1部分と前記抵抗素子第2部分とが接続された第1部材は、前記他の抵抗素子第1部分と前記他の抵抗素子第2部分とが接続された第2部材に接続される
抵抗素子。 - 請求項2または3に記載の抵抗素子において、
前記第1幅は、
前記抵抗素子第1部分を形成するときにパターニングしたレジストパターンの幅に対応し、
前記第2幅は、
前記レジストパターンと前記他の抵抗素子第1部分を形成するときにパターニングした他のレジストパターンとの距離に対応する
抵抗素子。 - 請求項3または4に記載の抵抗素子において、
前記抵抗素子第1部分と前記他の抵抗素子第1部分とが並ぶ方向を第1方向とするとき、
前記抵抗素子第1部分は、
前記第1方向に交差する第2方向に沿って延伸する第1帯状領域の部分に形成され、
前記他の抵抗素子第1部分は、
前記第1帯状領域に隣接する絶縁領域を介して設けられた他の第1帯状領域の部分に形成され、
前記抵抗素子第2部分は、
前記絶縁領域を延長した第2帯状領域の部分に、前記第1帯状領域と前記他の第1帯状領域に重なることなく配置される
抵抗素子。 - 請求項5に記載の抵抗素子において、
前記抵抗素子第1部分の上面は、
前記第1方向に交差する第2方向に平行で、前記第2帯状領域から遠い位置の第1長辺と、
前記第1長辺と反対の第2長辺と
を有し、
前記抵抗素子第2部分の上面は、
前記第2方向に平行で、前記第1帯状領域に近い位置の第3長辺と、
前記第3長辺と反対の位置で、前記他の第1帯状領域に近い位置の第4長辺と
を有し、
前記抵抗素子第2部分の前記第3長辺を含む直線は、前記抵抗素子第1部分の前記第2長辺を含む
抵抗素子。 - 請求項6に記載の抵抗素子において、
前記抵抗素子第1部分と前記抵抗素子第2部分との各々は側面を有し、
前記抵抗素子第1部分の側面の一部は、接触部を介して前記抵抗素子第2部分の側面の一部に接触している
抵抗素子。 - (a)第1幅の抵抗素子第1部分が設けられる第1部分配置予定領域と第2幅の抵抗素子第2部分が設けられる第2部分配置予定領域とを特定するステップと、
(b)基板に形成された第1絶縁膜の上に第1膜厚の導電体膜を形成するステップと、
(c)前記第1部分配置予定領域の前記導電体膜と前記第2部分配置予定領域の前記導電体膜とに、トレンチ状の第1開口部を有する第2絶縁膜を形成するステップと、
(d)前記第2部分配置予定領域を第1レジストで覆い、前記第1レジストで覆われていない前記第2絶縁膜をマスクにして、前記第1部分配置予定領域の前記導電体膜を選択的にエッチングして前記導電体膜に第2開口部を形成するステップと、
(e)前記第1レジストを除去した後、前記第1開口部と前記第2開口部とを、前記第2絶縁膜とはエッチングレートが異なる第3絶縁膜で埋めた後、前記第2絶縁膜を除去するステップと、
(f)前記第1部分配置予定領域の前記第3絶縁膜と前記導電体膜とを、第2レジストで覆うステップと、
(g)前記第2レジストで覆われていない前記第3絶縁膜をマスクにして、前記導電体膜を選択的にエッチングして前記導電体膜に第3開口部を形成するステップと
を具備する
抵抗素子の製造方法。 - 請求項8に記載の抵抗素子の製造方法において、
前記(c)ステップは、
前記第2絶縁膜の上に、前記第2幅のトレンチを有するレジストパターンを形成するステップと、
前記レジストパターンにしたがって前記第1開口部を形成するステップと
を含み
前記(d)ステップは、
前記第1開口部の下に、前記第2幅の前記第2開口部を形成するステップを含み、
前記(e)ステップは、
前記第2絶縁膜を除去することで、前記第1幅の開口部を有する前記第3絶縁膜を形成するステップを含み、
前記(g)ステップは、
前記第1幅の開口部を有する前記第3絶縁膜をマスクにして、前記第1幅の前記第3開口部を形成するステップを含む
抵抗素子の製造方法。 - 請求項8または9に記載の抵抗素子の製造方法において、
前記(d)ステップは、
前記第2開口部に沿って延伸する第1帯状領域の部分に前記抵抗素子第1部分を形成するステップと、
前記第1帯状領域の隣の前記第2開口部を介して設けられた他の第1帯状領域の部分に前記他の抵抗素子第1部分を形成するステップと
を含み、
前記(g)ステップは、
前記第2開口部を延長した第2帯状領域の部分に前記抵抗素子第2部分を形成するステップを含む
抵抗素子の製造方法。 - 請求項10に記載の抵抗素子の製造方法において、
前記(d)ステップは、
前記第2部分配置予定領域を前記第1レジストで覆うとともに、前記第1部分配置予定領域の一部を前記第1レジストで覆うステップを含み
前記(f)ステップは、
前記第1部分配置予定領域を前記第2レジストで覆うとともに、前記第2部分配置予定領域の一部を前記第2レジストで覆うステップ
を含む
抵抗素子の製造方法。 - 請求項11に記載の抵抗素子の製造方法において、
前記(d)ステップは、
前記第1帯状領域の部分を、第1長さの前記第1レジストで覆うステップと、
前記他の第1帯状領域の部分を、第2長さの前記第1レジストで覆うステップと
を含み、
前記(f)ステップは、
前記第2帯状領域の部分を、第3長さの前記第2レジストで覆うステップと、
前記他の第1帯状領域を介して前記第2帯状領域に設けられた他の2帯状領域を、第4長さの前記第2レジストで覆うステップと
を含み、
前記第1長さが前記第4長さと同等であり、前記第2長さが前記第3長さと同等である
抵抗素子の製造方法。 - 請求項8から12の何れか一項に記載の抵抗素子の製造方法において、さらに、
(h)前記第2レジストを除去した後、前記抵抗素子第1部分と前記抵抗素子第2部分とを層間絶縁膜で覆うステップと、
(i)前記層間絶縁膜に形成されたコンタクトと前記コンタクトに接続された配線とを介して前記抵抗素子第1部分と前記抵抗素子第2部分とを接続するステップと
を具備する
抵抗素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010239869A JP2012094642A (ja) | 2010-10-26 | 2010-10-26 | 抵抗素子および抵抗素子の製造方法 |
US13/277,717 US8289126B2 (en) | 2010-10-26 | 2011-10-20 | Resistive element and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010239869A JP2012094642A (ja) | 2010-10-26 | 2010-10-26 | 抵抗素子および抵抗素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012094642A true JP2012094642A (ja) | 2012-05-17 |
Family
ID=45972533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010239869A Withdrawn JP2012094642A (ja) | 2010-10-26 | 2010-10-26 | 抵抗素子および抵抗素子の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8289126B2 (ja) |
JP (1) | JP2012094642A (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4777718A (en) * | 1986-06-30 | 1988-10-18 | Motorola, Inc. | Method of forming and connecting a resistive layer on a pc board |
JPH11330461A (ja) * | 1998-05-14 | 1999-11-30 | Nec Corp | 屈曲ゲート電極を有する半導体装置およびその製造方法 |
US6255152B1 (en) * | 1999-10-01 | 2001-07-03 | United Microelectronics Corp. | Method of fabricating CMOS using Si-B layer to form source/drain extension junction |
KR100534103B1 (ko) * | 2004-01-14 | 2005-12-06 | 삼성전자주식회사 | 초임계 유체를 이용한 미세 전자소자의 제조 방법 |
US7553732B1 (en) * | 2005-06-13 | 2009-06-30 | Advanced Micro Devices, Inc. | Integration scheme for constrained SEG growth on poly during raised S/D processing |
JP2007165622A (ja) | 2005-12-14 | 2007-06-28 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP2008053553A (ja) * | 2006-08-25 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2010
- 2010-10-26 JP JP2010239869A patent/JP2012094642A/ja not_active Withdrawn
-
2011
- 2011-10-20 US US13/277,717 patent/US8289126B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20120098635A1 (en) | 2012-04-26 |
US8289126B2 (en) | 2012-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8741754B2 (en) | Fabricating method of non-volatile memory | |
KR100672160B1 (ko) | 플래쉬 메모리 소자의 레지스터 형성방법 | |
CN110739314B (zh) | 多晶硅电阻结构及其制作方法 | |
KR20170077764A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2008066593A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
CN108538836B (zh) | 垂直半导体器件 | |
US9941153B1 (en) | Pad structure and manufacturing method thereof | |
KR100562000B1 (ko) | 수직 전하 트래핑 메모리 셀을 구비한 반도체 메모리 및그 제조 방법 | |
US9070618B2 (en) | Resistance structure, integrated circuit, and method of fabricating resistance structure | |
CN111384081A (zh) | 一种半导体元件及其制备方法 | |
KR20210035914A (ko) | 반도체 웨이퍼의 정렬 마킹 방법 및 정렬 마킹 부분을 갖는 반도체 패키지 | |
JP2012094642A (ja) | 抵抗素子および抵抗素子の製造方法 | |
US10262862B1 (en) | Method of forming fine interconnection for semiconductor devices | |
CN102983100A (zh) | 半导体器件及其制造方法 | |
JP6762897B2 (ja) | 半導体記憶装置及びその製造方法 | |
KR20220140003A (ko) | 반도체 소자 및 그 제조 방법 | |
US20190163858A1 (en) | Method of designing a mask and method of manufacturing a semiconductor device using the same | |
CN106206548A (zh) | 半导体元件及其制造方法 | |
JP6314295B1 (ja) | 半導体デバイス及びその製造方法 | |
CN110581129B (zh) | 半导体器件及其制造方法 | |
US20170271366A1 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
JP6803725B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6866807B2 (ja) | Esd保護デバイス | |
US20130157384A1 (en) | Method for fabricating semiconductor device | |
JP6036896B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140107 |