JP2008066593A - 不揮発性半導体メモリ及びその製造方法 - Google Patents

不揮発性半導体メモリ及びその製造方法 Download PDF

Info

Publication number
JP2008066593A
JP2008066593A JP2006244557A JP2006244557A JP2008066593A JP 2008066593 A JP2008066593 A JP 2008066593A JP 2006244557 A JP2006244557 A JP 2006244557A JP 2006244557 A JP2006244557 A JP 2006244557A JP 2008066593 A JP2008066593 A JP 2008066593A
Authority
JP
Japan
Prior art keywords
resistor
insulating film
gate electrode
memory cell
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006244557A
Other languages
English (en)
Inventor
Fumitaka Arai
史隆 荒井
Atsuyoshi Satou
敦祥 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006244557A priority Critical patent/JP2008066593A/ja
Priority to US11/850,978 priority patent/US7663178B2/en
Publication of JP2008066593A publication Critical patent/JP2008066593A/ja
Priority to US12/652,548 priority patent/US8088661B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】最適化した抵抗素子を半導体基板上に形成でき、さらには、チップサイズを縮小できる。
【解決手段】本発明に関わる不揮発性半導体メモリは、半導体基板１上に形成されるメモリセルトランジスタと抵抗素子とを具備し、メモリセルトランジスタは、第１の導電材からなるフローティングゲート電極３と、フローティングゲート電極３上に形成されるゲート間絶縁膜８Ａと、ゲート間絶縁膜８Ａ上に形成されるコントロールゲート電極９Ａとを有し、抵抗素子は、凹部Ｘを有する素子分離絶縁層５と、凹部Ｘを満たす第２の導電材からなる抵抗体７Ａとを具備し、第２の導電材の不純物濃度は、第１導電材の不純物濃度より低い。
【選択図】図２

Description

本発明は、不揮発性半導体メモリとその製造方法に係り、特に、ＮＡＮＤ型フラッシュメモリに関する。
ＮＡＮＤ型フラッシュメモリなどの不揮発性半導体メモリは様々な電子機器に搭載されている。
そして、このような不揮発性半導体メモリは、トランジスタや抵抗素子を含む回路から構成される。抵抗素子には、チップサイズの縮小のため高抵抗率であること、安定した特性を得られることが求められており、様々な製造方法が検討されている（例えば、特許文献１参照）。
そのうちの一つに、抵抗素子の抵抗体を、メモリセルトランジスタのフローティングゲート電極と同一材料で同時に形成するという技術がある。
しかし、フローティングゲート電極は、ゲートの空乏化を防ぐために、不純物濃度が高く、抵抗率が低いポリシリコン膜が用いられている。そのため、抵抗体は不純物濃度の高いものを用いざるを得ず、抵抗体の抵抗率は低くなってしまう。
それゆえ、抵抗体の形状は、所望の抵抗値を得るために、長さを長くし、かつ、線幅（断面積）を細くしなければならない。
したがって、抵抗素子のチップ上の占有面積は増加し、また、線幅を細くすることにより、安定した抵抗値を得ることも困難となる。
特開平９−９２７３６号公報
本発明では、最適化した抵抗素子を半導体基板上に形成でき、さらには、チップサイズを縮小できる技術について提案する。
本発明に関わる不揮発性半導体メモリは、半導体基板上に形成されるメモリセルトランジスタと抵抗素子とを具備し、前記メモリセルトランジスタは、第１の導電材からなるフローティングゲート電極と、前記フローティングゲート電極上に形成されるゲート間絶縁膜と、前記ゲート間絶縁膜上に形成されるコントロールゲート電極とを有し、前記抵抗素子は、凹部を有する素子分離絶縁層と、前記凹部を満たす第２の導電材からなる抵抗体とを有し、前記第２の導電材の不純物濃度は、前記第１の導電材の不純物濃度より低い。
本発明に関わる不揮発性半導体メモリの製造方法は、メモリセルトランジスタのフローティングゲート電極を半導体基板表面のゲート絶縁膜上に形成する工程と、前記半導体基板に素子分離絶縁層を形成する工程と、前記素子分離絶縁層に凹部を形成する工程と、前記凹部に抵抗素子の抵抗体を満たす工程と、前記フローティングゲート電極及び前記抵抗体の上面に前記メモリセルトランジスタのゲート間絶縁膜と前記抵抗素子の中間絶縁膜とを同時に形成する工程と、前記ゲート間絶縁膜及び前記中間絶縁膜の上面に、前記メモリセルトランジスタのコントロールゲート電極と前記抵抗素子の中間層とを同時に形成する工程とを備える。
本発明に関わる不揮発性半導体メモリの製造方法は、下地層を半導体基板表面のゲート絶縁膜上に形成する工程と、前記半導体基板に素子分離絶縁層を形成する工程と、前記下地層上に選択的にエピタキシャル膜を形成する工程と、前記素子分離絶縁層に凹部を形成する工程と、前記凹部に抵抗素子の抵抗体を満たす工程と、前記抵抗体上にカバー膜を形成する工程と、不純物を含んだガス雰囲気から前記エピタキシャル膜に不純物を拡散させ、フローティングゲート電極を形成する工程と、前記カバー膜を除去する工程と、前記フローティングゲート電極及び前記抵抗体の上面に、前記メモリセルトランジスタのゲート間絶縁膜と前記抵抗素子の中間絶縁膜を同時に形成する工程と、前記ゲート間絶縁膜及び前記中間絶縁膜の上面に、前記メモリセルトランジスタのコントロールゲート電極と前記抵抗体の中間層とを同時に形成すると工程とを備える。
本発明によれば、最適化した抵抗素子を半導体基板上に形成でき、さらには、チップサイズを縮小できる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
本発明の例における不揮発性半導体メモリは、抵抗素子の抵抗体が素子分離絶縁層に形成される凹部に埋め込まれており、この抵抗体の不純物濃度は、メモリセルトランジスタのフローティングゲート電極の不純物濃度より低いことを特徴とする。
そのような構造を得るため、フローティングゲート電極と抵抗体は異なる工程で形成される。
上記のように、不純物濃度の異なるフローティングゲート電極と抵抗体とを異なる工程で作製することで、フローティングゲート電極は、不純物濃度が高い材料で形成することができ、ゲートの空乏化を防ぐことができる。
一方、抵抗体は、不純物濃度が低い材料、つまり、抵抗率の高い材料で形成することができる。それゆえ、抵抗率の高い抵抗体を凹部に埋め込むことで、抵抗体の形状及び特性を最適化した抵抗素子を半導体基板上に形成でき、さらには、チップ面積を縮小することができる。また、抵抗体と半導体基板間に生じる容量を小さくすることもできる。
また、本発明の例では、上記の構造を得る製造方法についても提案する。
２． 実施の形態
次に、最良と思われるいくつかの実施の形態について説明する。
（１）構造
図１乃至図３を用いて、本実施の形態におけるＮＡＮＤ型フラッシュメモリのメモリセル部及び抵抗素子部の構造について説明する。
図１は、本実施の形態におけるＮＡＮＤ型フラッシュメモリのメモリセル部及び抵抗素子部の平面図を示し、図２は、図１のＩＩ−ＩＩ線に沿う断面を示し、図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面を示す。
メモリセル部において、メモリセルトランジスタのフローティングゲート電極３は、素子分離領域５に囲まれた活性化領域のトンネル酸化膜（ゲート絶縁膜）２上に、ゲートの空乏化が生じない十分高い濃度の不純物がドーピングされて形成される。
また、ゲート間絶縁膜８Ａが、フローティングゲート電極３の上面及び側面の一部を覆うように形成される。さらに、コントロールゲート電極９Ａが、ゲート間絶縁膜８Ａを介して、フローティングゲート電極３の上面及び側面の一部を覆うように形成される。このように、フローティングゲート電極３とコントロールゲート電極９Ａが、ゲート間絶縁膜８Ａを介して、側面に対してもオーバーラップする構造を用いることで、カップリング比を向上させることができる。また、コントロールゲート電極９Ａは、ワード線として機能し、それゆえ、抵抗率の低い材料が用いられる。
また、拡散層１０Ａが半導体基板１の表面に形成される。拡散層１０Ａは、隣接する２つのメモリセルトランジスタで共有される。さらに、絶縁層１１がメモリセル部の全面を覆うように形成される。
抵抗素子部において、抵抗素子の抵抗体７Ａは、素子分離絶縁層５に形成される凹部Ｘに埋め込まれる。抵抗体７Ａは、フローティングゲート電極３と異なる工程で形成され、抵抗体７Ａの不純物濃度は、フローティングゲート電極３の不純物濃度よりも低く、それゆえ、抵抗体７Ａの抵抗率はフローティングゲート電極３の抵抗率よりも高い。
抵抗体７Ａの上面には、中間絶縁膜８Ｂ及び中間層９Ｂが、ゲート間絶縁膜８Ａ及びコントロールゲート電極９Ａとそれぞれ同時に形成される。
抵抗体７Ａの両端には、拡散層１０Ｂが、抵抗体７Ａとコンタクト部１２とがオーミック特性を得るために形成される。コンタクト部１２は、抵抗素子部の全面を覆う絶縁層１１に形成されたコンタクトホールＣＨに埋め込まれ、拡散層１０Ｂに接続される。また、金属配線１３が、コンタクト部１２上に形成される。尚、本実施の形態においては、拡散層１０Ｂ及びコンタクト部１２が、抵抗体７Ａの両端に配置された２端子構造の抵抗素子について述べるが、例えば、両端の拡散層１０Ｂ及びコンタクト部１２の間に、新たに拡散層及びコンタクト部を配置した３端子以上の構造の抵抗素子でも良い。
上記のように、異なる工程で形成したフローティングゲート電極３及び抵抗体７Ａにおいて、フローティングゲート電極３は、不純物濃度が高い材料を用いることができ、ゲートの空乏化を防ぐことができる。
また、抵抗体７Ａは、不純物濃度が低い材料、つまり、抵抗率の高い材料を用いることができ、さらに、この抵抗率の高い材料を凹部Ｘに埋め込むことで、抵抗体の形状を最適化することができる。具体的には、抵抗体７Ａの線幅Ｗを広く確保することができ、安定した抵抗値を得ることができる。また、抵抗体７Ａの長さＬも、抵抗率の高い材料を用いることにより短くでき、チップサイズの縮小を図ることができる。さらに、抵抗体７Ａを、素子分離絶縁層５に形成する凹部Ｘに埋め込むことで、抵抗体７Ａと半導体基板１の間に生じる容量を小さくすることができる。
以下に、このような構造を有する本発明の例によるＮＡＮＤ型フラッシュメモリのメモリセル部及び抵抗素子部の製造方法について説明する。以下では、図１に示すＩＩ−ＩＩ線に沿う断面をチャネル幅方向断面とし、ＩＩＩ−ＩＩＩ線に沿う断面をチャネル長方向断面として述べる。
（２）第１の製造方法
図４乃至図１２を用いて、図１乃至図３に示すＮＡＮＤ型フラッシュメモリのメモリセル部及び抵抗素子部の製造方法について説明する。
はじめに、図４に示すように、フローティングゲート電極となる、例えば、ポリシリコン膜３Ａが、ゲートの空乏化が生じない高い不純物濃度（例えば、１０２０／ｃｍ３程度）で、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、半導体基板１表面に形成されたトンネル酸化膜（ゲート絶縁膜）２上に形成され、その後、マスク層として、例えば、ＳｉＮ膜４が形成される。
次に、図５に示すように、ＰＥＰ（Ｐｈｏｔｏ Ｅｎｇｒａｖｉｎｇ Ｐｒｏｃｅｓｓ）により、レジストパターンをＳｉＮ膜４上に形成し、そのレジストパターンをマスクとして、ＳｉＮ膜４をパターニングする。レジストパターンを除去した後、メモリセル部及び抵抗素子部のＳｉＮ膜４、ポリシリコン膜３Ａ、トンネル酸化膜（ゲート絶縁膜）２、半導体基板１の上面の一部が順次エッチングされ、素子分離溝が形成される。続いて、素子分離絶縁溝が埋まるように、例えば、シリコン酸化物が全面に形成された後、ＳｉＮ膜４をストッパ膜として、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）法により、シリコン酸化物に対して表面研磨を行う。すると、素子分離絶縁層５がメモリセル部及び抵抗素子部に形成される。
続いて、メモリセル部及び抵抗素子部の上面にレジストを塗布し、所望の形状の凹部が抵抗素子部の素子分離絶縁層５に得られるようなパターニングを施し、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によりエッチングを行う。すると、図６に示すように、レジストパターン６がマスクとなり、抵抗素子部には、凹部Ｘが素子分離絶縁層５に形成される。凹部Ｘの深さは、例えば、ＳＴＩの厚さが２００ｎｍの場合には６０ｎｍ〜１００ｎｍ程度の深さになるように形成される。
次に、レジストパターン６を除去した後、図７に示すように、例えば、真性ポリシリコン膜からなる抵抗体材料７が、凹部Ｘが埋まるように、メモリセル部及び抵抗素子部の全面に形成される。
続いて、抵抗体材料７が凹部Ｘを満たすように、例えば、異方性の強いドライエッチングを用いて、メモリセル部及び抵抗素子部の抵抗体材料７に対してエッチバックを行い、抵抗体材料７を凹部Ｘに自己整合的に残存させる。その後、凹部Ｘに残存した抵抗体材料７の不純物濃度が、例えば、１０１８〜１０１９／ｃｍ３程度になるように、抵抗素子部に、イオン注入法により不純物をドーピングすると、図８に示すように、抵抗素子部には、所望の不純物濃度の抵抗体７Ａが凹部Ｘに形成される。尚、本実施の形態において、エッチバックにより、抵抗体材料７を凹部Ｘに対して自己整合的に残存させたが、素子分離絶縁層５をストッパ膜としたＣＭＰ法により、抵抗体材料７を凹部Ｘに残存させても良い。この場合には、抵抗体７Ａはより平坦な上面を得ることができ、さらに高精度の抵抗素子を形成することができる。
次に、抵抗素子部の上面をレジストで覆い、メモリセル部のマスク層４及び素子分離絶縁層５に対してエッチバックを行い、ポリシリコン膜３Ａの上面及び側面の一部を露出させる。その後、図９に示すように、メモリセルトランジスタのゲート間絶縁膜となる、例えば、ＯＮＯ膜８と、メモリセルトランジスタのコントロールゲート電極となる、例えば、ポリシリコン膜９が、メモリセル部及び抵抗素子部の上面に、例えば、ＣＶＤ法を用いて、順次形成される。
続いて、ポリシリコン膜９の上面にレジストを塗布し、メモリセル部及び抵抗素子部がそれぞれ所望するレジストパターンを、ＰＥＰにより形成する。このレジストパターンをマスクとし、メモリセル部においては、ポリシリコン膜９、ＯＮＯ膜８、ポリシリコン膜３Ａ、ゲート絶縁膜２を順次エッチングし、半導体基板１の表面を露出させる。抵抗素子部においては、ＯＮＯ膜８、ポリシリコン膜９を順次エッチングし、抵抗体７Ａの表面を露出させる。すると、図１０に示すメモリセル部及び抵抗素子部のチャネル長方向の断面図のように、メモリセル部では、フローティングゲート電極３、ゲート間絶縁膜８Ａ、コントロールゲート電極９Ａがトンネル酸化膜（ゲート絶縁膜）２上に形成される。また、抵抗素子部では、中間絶縁膜８Ｂ及び中間層９Ｂが、抵抗体７Ａ上に形成される。
次に、コントロールゲート電極９Ａ及び中間層９Ｂをマスクとして、例えば、イオン注入法により、不純物のドーピングを行うと、図１１及び図１２に示すように、拡散層１０Ａ，１０Ｂが、メモリセル部の半導体基板１及び抵抗素子部の抵抗体７Ａに、それぞれ自己整合的に形成される。続いて、メモリセル部及び抵抗素子部の全面に絶縁層１１が形成される。その後、抵抗素子部には、コンタクト部１２が、絶縁層１１に形成されたコンタクトホールＣＨを介して拡散層１０Ｂに接続される。さらに、コンタクト部１２の上部には、金属配線１３が形成され、本実施の形態におけるＮＡＮＤ型フラッシュメモリが完成する。
以上の工程により作製したＮＡＮＤ型フラッシュメモリは、メモリセルトランジスタのフローティングゲート電極３と抵抗素子の抵抗体７Ａが異なる工程で形成され、フローティングゲート電極３は不純物濃度の高い材料で形成でき、抵抗体７Ａは不純物濃度の低い材料で形成できる。
それゆえ、フローティングゲート電極３はゲートの空乏化を防ぐことができる。
一方、抵抗体７Ａは抵抗率を高くでき、それに加え、素子分離絶縁層５に形成した凹部Ｘに埋め込むことで、抵抗体の形状及び特性を最適化することが可能となる。つまり、抵抗体の線幅Ｗを広くすることができるので、安定した抵抗値を得ることができる。また、所望の抵抗値を得る際に、抵抗率が高い抵抗体材料を用いることができるので、抵抗率の低い抵抗体材料と比較し、抵抗体の長さＬを短くすることができ、チップサイズの縮小を図ることができる。
さらに、抵抗体を素子分離絶縁層の凹部に埋め込む構造にすることで、抵抗素子と基板間に生じる容量を小さくすることもできる。
（３）第２の製造方法
メモリセルトランジスタのフローティングゲート電極の形成方法は、第１の製造方法で述べた方法に限定されず、例えば、選択的エピタキシャル成長（Ｓｅｌｅｃｔｉｖｅ Ｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ（以下、ＳＥＧ））を用いて形成することも可能である。
ＳＥＧを用いてフローティングゲート電極を形成することで、メモリセルトランジスタの微細化及び最適化が可能となる。それゆえ、チップ面積の縮小、製造歩留りの向上などを図ることができる。
以下に、図１３乃至図１９を用いて、ＳＥＧによりフローティングゲート電極を形成した場合の、図１乃至図３に示すＮＡＮＤ型フラッシュメモリのメモリセル部及び抵抗素子部の製造方法について説明する。
はじめに、第１の製造方法の図４乃至図５に示す工程と同様の工程で、図１３に示すように、真性ポリシリコン膜３Ｂ、マスク層４が、半導体基板１表面のトンネル絶縁膜（ゲート絶縁膜）２上に、順次形成される。その後、素子分離絶縁層５が、メモリセル部及び抵抗素子部にそれぞれ形成される。真性ポリシリコン膜３Ｂは、ＳＥＧによりエピタキシャル膜を形成させる際の下地層である。
次に、マスク層４を除去し、真性ポリシリコン膜３Ｂの表面を露出させた後、例えば、減圧下でソースガスに適量のＨＣｌガスを混合して、ＳＥＧを行うと、素子分離絶縁層５表面ではシリコンの核成長は抑制されるのでシリコン膜は形成されず、真性ポリシリコン膜３Ｂ上にのみシリコン膜が選択的にエピタキシャル成長する。すると、図１４に示すように、シリコンエピタキシャル膜３Ｃがゲート絶縁膜２上に形成される。このとき、下地層とした真性ポリシリコン膜とその上部に成長したシリコン膜の境界（破線部分）には界面がなく、連続したエピタキシャル膜が形成される。
続いて、第１の製造方法の図６に示す工程と同様の工程で、抵抗素子部の素子分離絶縁層５に凹部Ｘを形成した後、例えば、真性ポリシリコン膜からなる抵抗体材料７が、メモリセル部及び抵抗素子部に形成されると、図１５に示すようになる。
その後、抵抗体材料７が凹部Ｘを満たすように、例えば、異方性の強いドライエッチングを用いて、メモリセル部及び抵抗素子部の抵抗体材料７及びシリコンエピタキシャル膜３Ｃに対してエッチバックを行い、抵抗体材料７を凹部Ｘに自己整合的に残存させる。その後、凹部Ｘに残った抵抗体材料７の不純物濃度が、例えば、１０１８〜１０１９／ｃｍ３程度になるように、メモリセル部及び抵抗素子部に、イオン注入法により不純物をドーピングする。すると、図１６に示すように、抵抗素子部には、抵抗体７Ａが形成される。また、メモリセル部には、不純物がドーピングされたシリコンエピタキシャル膜３Ｄが形成される。尚、エッチバックの代わりに、ＣＭＰを用いて、抵抗体材料７を凹部Ｘに自己整合的に残存させても良い。
さらに、図１７に示すように、抵抗素子部の上面に、例えば、ＳｉＮからなる、カバー膜１４が形成される。その後、ゲートの空乏化を生じない不純物濃度（例えば、１０２０／ｃｍ３程度）のフローティングゲート電極が形成されるように、例えば、不活性ガス或いは水素ガスで希釈した不純物ガス雰囲気中で半導体基板１を熱処理し、ＧＰＤ（Ｇａｓ Ｐｈａｓｅ Ｄｏｐｉｎｇ）による不純物の拡散を行う。すると、高濃度の不純物がドーピングされたシリコンエピタキシャル膜３Ｅが形成される。このとき、抵抗素子部は、その全面がカバー膜１４に覆われているので、抵抗体７Ａには、ＧＰＤによる不純物の拡散は生じない。
続いて、抵抗素子部のカバー膜１４を除去した後、第１の製造方法の図９乃至図１２に示す工程と同様の工程を行うと、図１８及び図１９に示すように、メモリセル部には、フローティングゲート電極３、ゲート間絶縁膜８Ａ、コントロールゲート電極９Ａが、トンネル酸化膜（ゲート絶縁膜）２上に順次形成され、抵抗素子部には、中間絶縁膜８Ｂ及び中間層９Ｂが、抵抗体７Ａ上に順次形成される。さらに、拡散層１０Ａ，１０Ｂが、コントロールゲート電極９Ａ及び中間層９Ｂをマスクとして自己整合的に形成される。
また、絶縁層１１がメモリセル部及び抵抗素子部の全面に形成された後、抵抗素子部には、コンタクト部１２が、絶縁層１１に形成されるコンタクトホールＣＨを介して拡散層１０Ｂに接続され、さらに、コンタクト部１２の上部には金属配線１３が形成される。尚、本製造方法においては、抵抗体７Ａ上に形成されたカバー膜を除去したが、カバー膜は除去せずともよく、その場合には、中間絶縁膜８Ｂ、中間層９Ｂがカバー膜上に順次形成され、拡散層１０Ｂを形成する領域の中間絶縁膜８Ｂ、中間層９Ｂ、カバー膜が順次除去される。その後、拡散層１１Ｂが、中間層９Ｂをマスクとして、抵抗体７Ａの表面に自己整合的に形成される。
以上の工程により、本実施の形態におけるＮＡＮＤ型フラッシュメモリが完成する。
以上のように、第１の製造方法と同様に、第２の製造方法で作製したＮＡＮＤ型フラッシュメモリも、フローティングゲート電極３は不純物濃度の高い材料で形成でき、抵抗体７Ａは不純物濃度の低い材料で形成できる。
それゆえ、フローティングゲート電極３はゲートの空乏化を防ぐことができる。また、ＳＥＧを用いてフローティングゲート電極３を形成することにより、メモリセルトランジスタの微細化及び最適化が可能となり、チップ面積の縮小、製造歩留りの向上などを図ることができる。
一方、抵抗体７Ａは抵抗率を高くでき、それに加え、素子分離絶縁層５に形成した凹部Ｘに埋め込むことで、抵抗体の形状及び特性を最適化することが可能となる。つまり、抵抗体の線幅Ｗを広くすることができるので、安定した抵抗値を得ることができる。また、所望の抵抗値を得る際に、抵抗率が高い抵抗体材料を用いることができるので、抵抗率の低い抵抗体材料と比較し、抵抗体の長さＬを短くすることができ、チップサイズの縮小を図ることができる。
さらに、抵抗体を素子分離絶縁層の凹部に埋め込む構造にすることで、抵抗素子と基板間に生じる容量を小さくすることもできる。
３．適用例
図２０は、本発明の例によるＮＡＮＤ型フラッシュメモリの適用例を示す。メモリセルアレイは、センスアンプを介して、周辺回路部に接続される。抵抗素子部は、形状及び特性を最適化した抵抗素子を有し、周辺回路部の一部に組み込むように配置させることができる。それゆえ、ＮＡＮＤ型フラッシュメモリのチップサイズを縮小させることができる。
また、本発明の例によるＮＡＮＤ型フラッシュメモリを用いることにより、その抵抗素子は、抵抗率が高く、形状及び特性の最適化に対する自由度が高い。それゆえ、メモリセルトランジスタのセル形状の変更に伴う、抵抗素子の形状及びチップのレイアウトの変更に対しても、柔軟に対応することができる。
４． その他
本発明によれば、最適化した抵抗素子を半導体基板上に形成でき、さらには、チップサイズを縮小できる。
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
本発明の例における、ＮＡＮＤ型フラッシュメモリの構造を示す平面図。 図１のＩＩ−ＩＩ線に沿う断面図。 図１のＩＩＩ−ＩＩＩ線に沿う断面図。 第１の製造方法の一工程を示す断面図。 第１の製造方法の一工程を示す断面図。 第１の製造方法の一工程を示す断面図。 第１の製造方法の一工程を示す断面図。 第１の製造方法の一工程を示す断面図。 第１の製造方法の一工程を示す断面図。 第１の製造方法の一工程を示す断面図。 第１の製造方法の一工程を示す断面図。 第１の製造方法の一工程を示す断面図。 第２の製造方法の一工程を示す断面図。 第２の製造方法の一工程を示す断面図。 第２の製造方法の一工程を示す断面図。 第２の製造方法の一工程を示す断面図。 第２の製造方法の一工程を示す断面図。 第２の製造方法の一工程を示す断面図。 第２の製造方法の一工程を示す断面図。 本発明の例の適用例を示すレイアウト図。
符号の説明
１：半導体基板、２：トンネル酸化膜（ゲート絶縁膜）、３：フローティングゲート電極、４：ＳｉＮ膜、５：素子分離絶縁層、６：レジスト、７：抵抗体材料、７Ａ：抵抗体、８Ａ：ゲート間絶縁膜、９Ａ：コントロールゲート電極、８Ｂ：中間絶縁膜、９Ｂ：中間層、１０Ａ，１０Ｂ：拡散層、１１：絶縁層、１２：コンタクト部、１３：金属配線、１４：カバー膜、Ｘ：凹部、ＣＨ：コンタクトホール、８：ＯＮＯ膜、９：ポリシリコン膜、３Ａ，３Ｂ：ポリシリコン膜、３Ｃ，３Ｄ，３Ｅ：シリコンエピタキシャル膜。

Claims (4)

  1. 半導体基板上に形成されるメモリセルトランジスタと抵抗素子とを具備し、前記メモリセルトランジスタは、第１の導電材からなるフローティングゲート電極と、前記フローティングゲート電極上に形成されるゲート間絶縁膜と、前記ゲート間絶縁膜上に形成されるコントロールゲート電極とを有し、前記抵抗素子は、凹部を有する素子分離絶縁層と、前記凹部を満たす第２の導電材からなる抵抗体とを有し、前記第２の導電材の不純物濃度は、前記第１の導電材の不純物濃度より低いことを特徴とする不揮発性半導体メモリ。
  2. 前記抵抗素子は、前記第２の導電材からなる抵抗体上に形成される前記ゲート間絶縁膜と同一構造の中間絶縁膜と、前記中間絶縁膜の上に形成される前記コントロールゲート電極と同一構造の中間層と、前記抵抗体内に形成される拡散層と、前記拡散層に接続されるコンタクト部とを具備することを特徴とする請求項１に記載の不揮発性半導体メモリ。
  3. メモリセルトランジスタのフローティングゲート電極を半導体基板表面のゲート絶縁膜上に形成する工程と、前記半導体基板に素子分離絶縁層を形成する工程と、前記素子分離絶縁層に凹部を形成する工程と、前記凹部に抵抗素子の抵抗体を満たす工程と、前記フローティングゲート電極及び前記抵抗体の上面に前記メモリセルトランジスタのゲート間絶縁膜と前記抵抗素子の中間絶縁膜とを同時に形成する工程と、前記ゲート間絶縁膜及び前記中間絶縁膜の上面に、前記メモリセルトランジスタのコントロールゲート電極と前記抵抗素子の中間層とを同時に形成する工程とを具備することを特徴とする不揮発性半導体メモリの製造方法。
  4. 下地層を半導体基板表面のゲート絶縁膜上に形成する工程と、前記半導体基板に素子分離絶縁層を形成する工程と、前記下地層上に選択的にエピタキシャル膜を形成する工程と、前記素子分離絶縁層に凹部を形成する工程と、前記凹部に抵抗素子の抵抗体を満たす工程と、前記抵抗体上にカバー膜を形成する工程と、不純物を含んだガス雰囲気から前記エピタキシャル膜に不純物を拡散させ、フローティングゲート電極を形成する工程と、前記カバー膜を除去する工程と、前記フローティングゲート電極及び前記抵抗体の上面に、前記メモリセルトランジスタのゲート間絶縁膜と前記抵抗素子の中間絶縁膜を同時に形成する工程と、前記ゲート間絶縁膜及び前記中間絶縁膜の上面に、前記メモリセルトランジスタのコントロールゲート電極と前記抵抗体の中間層とを同時に形成すると工程とを具備することを特徴とする不揮発性半導体メモリの製造方法。
JP2006244557A 2006-09-08 2006-09-08 不揮発性半導体メモリ及びその製造方法 Pending JP2008066593A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006244557A JP2008066593A (ja) 2006-09-08 2006-09-08 不揮発性半導体メモリ及びその製造方法
US11/850,978 US7663178B2 (en) 2006-09-08 2007-09-06 Nonvolatile semiconductor memory with resistance elements and method of manufacturing the same
US12/652,548 US8088661B2 (en) 2006-09-08 2010-01-05 Nonvolatile semiconductor memory with resistance elements and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006244557A JP2008066593A (ja) 2006-09-08 2006-09-08 不揮発性半導体メモリ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008066593A true JP2008066593A (ja) 2008-03-21

Family

ID=39168682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006244557A Pending JP2008066593A (ja) 2006-09-08 2006-09-08 不揮発性半導体メモリ及びその製造方法

Country Status (2)

Country Link
US (2) US7663178B2 (ja)
JP (1) JP2008066593A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109564A (ja) * 2010-11-08 2012-06-07 Imec フローティングゲートメモリ構造の製造方法
US8772855B2 (en) 2009-09-15 2014-07-08 Samsung Electronics Co., Ltd. Semiconductor device including resistor and method of fabricating the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4992722B2 (ja) * 2005-12-14 2012-08-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2012043856A (ja) * 2010-08-16 2012-03-01 Toshiba Corp 半導体装置およびその製造方法
US9059094B2 (en) * 2012-08-24 2015-06-16 Macronix International Co., Ltd. Semiconductor gate structure and method of fabricating thereof
KR101964132B1 (ko) 2012-10-15 2019-04-01 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US9123823B2 (en) 2013-09-05 2015-09-01 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9941292B2 (en) * 2016-03-10 2018-04-10 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4343278B2 (ja) 1995-09-27 2009-10-14 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6130139A (en) * 1996-11-26 2000-10-10 Matsushita Electric Industrial Co., Ltd. Method of manufacturing trench-isolated semiconductor device
US7154153B1 (en) * 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US7183593B2 (en) * 2003-12-05 2007-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Heterostructure resistor and method of forming the same
JP2006253461A (ja) 2005-03-11 2006-09-21 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2006344746A (ja) 2005-06-08 2006-12-21 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
KR100672160B1 (ko) * 2005-12-28 2007-01-19 주식회사 하이닉스반도체 플래쉬 메모리 소자의 레지스터 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772855B2 (en) 2009-09-15 2014-07-08 Samsung Electronics Co., Ltd. Semiconductor device including resistor and method of fabricating the same
JP2012109564A (ja) * 2010-11-08 2012-06-07 Imec フローティングゲートメモリ構造の製造方法

Also Published As

Publication number Publication date
US8088661B2 (en) 2012-01-03
US20080061349A1 (en) 2008-03-13
US20100105177A1 (en) 2010-04-29
US7663178B2 (en) 2010-02-16

Similar Documents

Publication Publication Date Title
US8198667B2 (en) Semiconductor memory device and method for manufacturing same
US20060108627A1 (en) NAND flash memory devices including multi-layer memory cell transistor structures and methods of fabricating the same
JP2008066593A (ja) 不揮発性半導体メモリ及びその製造方法
JP2007123415A (ja) 半導体装置およびその製造方法
JP2006286720A (ja) 半導体装置およびその製造方法
JP2006344809A (ja) 半導体装置及びその製造方法
KR100655439B1 (ko) 낸드형 플래시 메모리 장치 및 그 제조 방법
JP2008098519A (ja) 不揮発性半導体メモリ
JP4822792B2 (ja) 半導体装置およびその製造方法
JP5266672B2 (ja) 半導体装置の製造方法
KR101044486B1 (ko) 반도체 소자의 레지스터 및 그 제조방법
JP2007266499A (ja) 不揮発性半導体メモリ及びその製造方法
JP2011054658A (ja) 不揮発性半導体記憶装置
US7368350B2 (en) Memory cell arrays and methods for producing memory cell arrays
US6221718B1 (en) Method of fabricating a flash memory
JP2006032489A (ja) 不揮発性半導体記憶装置及びその製造方法
US8017990B2 (en) Nonvolatile semiconductor memory device and method of fabricating the same
JP2005183763A (ja) 不揮発性メモリを含む半導体装置の製造方法
JP2004063789A (ja) 不揮発性半導体記憶装置の製造方法、及び、不揮発性半導体記憶装置
US7902592B2 (en) Semiconductor device and method for manufacturing
US7659597B2 (en) Integrated circuit wire patterns including integral plug portions
JP2008103561A (ja) 半導体装置及びその製造方法
US20120153374A1 (en) Semiconductor device and method of manufacturing the same
KR100554518B1 (ko) 수직형 트랜지스터를 포함하는 반도체 메모리 장치 및 그제조 방법.
US7439581B2 (en) Transistors, semiconductor integrated circuit interconnections and methods of forming the same