KR20090025438A - 패턴 형성용 적층막 및 그의 형성 방법 - Google Patents
패턴 형성용 적층막 및 그의 형성 방법 Download PDFInfo
- Publication number
- KR20090025438A KR20090025438A KR1020070090297A KR20070090297A KR20090025438A KR 20090025438 A KR20090025438 A KR 20090025438A KR 1020070090297 A KR1020070090297 A KR 1020070090297A KR 20070090297 A KR20070090297 A KR 20070090297A KR 20090025438 A KR20090025438 A KR 20090025438A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- forming
- photoresist
- pattern
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 55
- 230000002209 hydrophobic effect Effects 0.000 claims abstract description 7
- 230000007261 regionalization Effects 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- -1 fluorocarbon compound Chemical class 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- PRPAGESBURMWTI-UHFFFAOYSA-N [C].[F] Chemical group [C].[F] PRPAGESBURMWTI-UHFFFAOYSA-N 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 230000000704 physical effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 패턴 형성용 적층막 및 그의 형성 방법에 관한 것으로, 피식각층 상에 형성된 하드 마스크와, 상기 하드 마스크 상에 형성되며, 상기 하드 마스크보다 낮은 표면 에너지를 갖는 버퍼막 및 상기 버퍼막 상에 형성되는 포토 레지스트 패턴을 포함하기 때문에, 하드 마스크와 포토 레지스트 사이의 표면 에너지 차이를 최소화하고 물성 차이를 극복하여 포토 레지스트가 붕괴되지 않고 미세한 패턴을 형성할 수 있다.
포토 레지스트, 버퍼막, 하드 마스크, 패턴, 표면 에너지
Description
본 발명은 패턴 형성용 적층막 및 그의 형성 방법에 관한 것으로, 특히 패턴의 붕괴를 방지할 수 있는 반도체 소자의 패턴 및 그의 형성 방법에 관한 것이다.
통상적인 반도체 소자의 패턴 형성 공정에서는, 패턴을 형성하기 위한 소정의 피식각층, 예를 들면 실리콘막, 절연막, 또는 도전막 위에 하드 마스크를 형성하고, 하드 마스크 상에는 포토리소그래피(Photolithography) 공정으로 포토 레지스트 패턴을 형성한다. 그리고, 포토 레지스트 패턴을 식각 마스크로 하여 하드 마스크를 패터닝하여 하드 마스크 패턴을 형성하고, 하드 마스크 패턴을 이용하여 피식각층을 식각하여 원하는 패턴을 형성한다.
그런데, 반도체 소자의 고집적화에 따라 더욱 작은 CD(Critical Dimension)의 디자인 룰(design rule)이 적용되고, 이에 따라 작은 개구 사이즈(opening size)를 가지는 콘택홀이나 작은 폭을 가지는 미세 패턴을 형성하는 기술이 요구되고 있다. 이에 따라, ArF 계열의 노광 장치를 사용하거나 다양한 이미지 향상 기술(image enhancement technology)을 이용하여 더욱 미세한 포토 레지스트 패턴을 형성하는 노력이 계속되고 있다.
한편, 미세 패터닝을 위해서 하드 마스크와 하드 마스크 상에 형성하는 포토 레지스트 패턴 사이에 노광의 반사율(reflectivity)을 조절하기 위하여 하부 반사 방지막(Bottom Anti-Reflection Coating; BARC)등을 형성하는 다중 레이어(multi-layer) 구조로 형성할 수도 있다. 하지만 공정 단순화 및 공정 코스트(cost)의 절감을 위하여 하드 마스크 상에 바로 포토 레지스트를 형성하여 패터닝하는 기술이 더욱 주목받고 있다. 하지만, 이 경우 하드 마스크 상에 형성된 포토 레지스트 패턴이 붕괴되어 결함이 발생될 수 있다.
도 2는 종래 기술에 따른 반도체 소자의 패턴을 형성하여 패턴의 붕괴가 발생된 SEM 사진이다. 도 2를 참조하면, 하드 마스크 상에 직접 포토 레지스트 패턴을 형성하면 하드 마스크와 포토 레지스트 패턴의 특성 차이로 인하여 포토 레지스트 패턴에 붕괴(A)가 발생된다. 이는, 하드 마스크와 포토 레지스트의 표면 에너지차이가 크기 때문이다. 이러한 포토 레지스트 패턴의 붕괴는 패턴의 폭이 미세해질수록 더욱 용이하게 발생될 수 있다.
본 발명에서는 하드 마스크와 포토 레지스트 패턴 사이에 표면 에너지 차이를 감소시킬 수 있는 막을 추가로 형성함으로써 하드 마스크와 포토 레지스트 패턴 사이의 표면 에너지 차이를 감소시켜 포토 레지스트 패턴이 붕괴되는 것을 방지할 수 있다.
본 발명에 따른 패턴 형성용 적층막은, 피식각층 상에 형성된 하드 마스크와, 상기 하드 마스크 상에 형성되며, 상기 하드 마스크보다 낮은 표면 에너지를 갖는 버퍼막 및 상기 버퍼막 상에 형성되는 포토 레지스트 패턴을 포함한다.
상기 버퍼막은 소수성일 수 있다. 상기 버퍼막은 플루오르화탄소계 화합물(FCOC)일 수 있다. 상기 버퍼막은 10∼40mj/m2의 표면 에너지를 가질 수 있다. 상기 버퍼막은 5∼100Å의 두께일 수 있다. 상기 하드 마스크는 SOC(Spin On Carbon)막과 MFHM(Multi Fuction Hard Mask)막의 적층막일 수 있다. 상기 포토 레지스트는 소수성일 수 있다. 상기 포토 레지스트는 ArF용 포토 레지스트 또는 KrF용 포토 레지스트를 포함할 수 있다.
본 발명의 다른 측면에 따른 패턴 형성용 적층막 형성 방법은, 피식각층 상에 하드 마스크를 형성하는 단계와, 상기 하드 마스크 상에 상기 하드 마스크보다 낮은 표면 에너지를 갖는 버퍼막을 형성하는 단계 및 상기 버퍼막 상에 포토 레지 스트 패턴을 형성하는 단계를 포함할 수 있다. 상기 버퍼막은 플라즈마 화학 기상 증착 방법, 스퍼터링 방법, 트랙 장비를 이용한 도포나 증착 방법 중 어느 하나로 형성할 수 있다. 상기 포토 레지스트는 스핀 방법으로 형성할 수 있다. 상기 버퍼막은 플루오르화탄소계 화합물(FCOC)로 형성할 수 있다.
본 발명에 따른 패턴 형성용 적층막 및 그의 형성 방법에 따르면, 하드 마스크와 포토 레지스트 사이에 낮은 에너지와 소수성을 가지는 버퍼막을 형성하여, 하드 마스크와 포토 레지스트 사이의 표면 에너지 차이를 최소화하고 물성 차이를 극복하여 포토 레지스트가 붕괴되지 않고 미세한 패턴을 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1e는 본 발명에 따른 패턴 형성용 적층막 및 그의 형성 방법 을 설명하기 위하여 도시한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(102) 상에 패턴을 형성하고자 하는 피식각층(104)을 형성한다. 그리고, 피식각층(104)상에 제1 하드 마스크(106)와 제2 하드 마스크(108)를 형성한다. 이때, 후속하는 공정에서 제2 하드 마스크(108) 상에 형성하는 포토 레지스트는 노광 장비에서 스핀(spin) 방법으로 형성하기 때문에, 제1 하드 마스크(106)와 제2 하드 마스크(108)는 노광 장비에서 스핀 방법으로 형성할 수 있는 하드 마스크로 형성하는 것이 바람직하다. 하드 마스크와 포토 레지스트를 모두 스핀 방법으로 형성함으로써, 하드 마스크를 별도의 화학 기상 증착(Chemical Vapor Deposition;CVD) 방법으로 형성할 때보다 공정이 단순해지고 공정 시간이 줄어들 수 있다. 이에 따라, 제1 하드 마스크(106)는 SOC(Spin On Carbon)막으로 형성할 수 있고, 제2 하드 마스크(108)는 실리콘 함량이 30% 이상인 MFHM(Multi Fuction Hard Mask)막으로 형성하는 것이 바람직하다.
도 1b를 참조하면, 제2 하드 마스크(108) 상에 버퍼막(110)을 형성한다. 제2 하드 마스크(108) 상에 버퍼막(110)을 형성하지 않고 직접 포토 레지스트를 형성하여 포토 레지스트를 패터닝하면, 포토 레지스트 패턴이 붕괴될 수 있다. 제2 하드 마스크(108)를 구성하는 MFHM막은 약 50mj/m2의 높은 표면 에너지를 갖는 친수성 물질이고, 제2 하드 마스크(108) 상에 형성되는 포토 레지스트는 약 39mj/m2의 낮은 표면 에너지를 갖는 소수성 물질이기 때문이다. 즉, 제2 하드 마스크(108)와 포토 레지스트의 표면 에너지 차이가 크고 물성이 차이가 나기 때문에, 제2 하드 마스 크(108)와 포토 레지스트를 직접 대면하도록 형성하면 패턴이 붕괴될 수 있다. 따라서, 제2 하드 마스크(108) 상에 낮은 표면 에너지는 갖는 소수성의 버퍼막(110)을 형성하고 버퍼막(110) 상에 포토 레지스트를 형성하여, 버퍼막(110)과 포토 레지스트 사이의 표면 에너지 차이를 최소화하며 물성이 유사하도록 한다.
버퍼막(110)은 10∼40mj/m2의 낮은 표면 에너지를 갖는 소수성의 플루오르화탄소계 화합물(FCOC)을 이용하여 5∼100Å의 두께로 형성하는 것이 바람직하다. 버퍼막(110)은 플라즈마(plasma) 화학 기상 증착 방법, 스퍼터링(sputtering) 방법 등을 이용하여 형성할 수 있으며, 트랙 장비를 이용한 도포나 증착 방법으로 형성할 수도 있다. 트랙 장비를 이용한 도포나 증착 방법으로 형성하면 하드 마스크 및 포토 레지스트와 더불어 형성할 수 있기 때문에, 공정이 단순해지고 공정 시간이 단축될 수 있다.
도 1c를 참조하면, 버퍼막(110) 상에 포토 레지스트(112)를 형성한다. 포토 레지스트(112)는 ArF용 포토 레지스트 또는 KrF용 포토 레지스트를 포함할 수 있다.
도 1d를 참조하면, 포토 레지스트(112)에 대해 레티클(reticle; 114)을 이용한 노광 공정 및 현상 공정을 실시하여 패터닝한다. 이로써, 도 1e에 나타난 바와 같이 버퍼막(110) 상에 포토 레지스트 패턴(112a)이 형성된다. 이때, 포토 레지스트 패턴(112a)은 하부에 형성된 버퍼막(110)과 표면 에너지 차이가 작고 동일한 소수성을 가지기 때문에, 포토 레지스트 패턴(112a)은 붕괴되지 않고 미세한 패턴으 로 형성될 수 있다.
한편, 본 발명에서는 반도체 기판(102) 상에 피식각층(104)을 형성하는 것으로 도시하였지만, 피식각층(104)을 형성하지 않고 반도체 기판(102)에 직접 패턴을 형성할 수도 있음은 당연하다.
도 1a 내지 도 1e는 본 발명에 따른 패턴 형성용 적층막 및 그의 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.
도 2는 종래 기술에 따른 반도체 소자의 패턴을 형성하여 패턴의 붕괴가 발생된 SEM 사진이다.
<도면의 주요 부분에 대한 부호 설명>
102 : 반도체 기판 104 : 피식각층
106 : 제1 하드 마스크 108 : 제2 하드 마스크
110 : 버퍼막 112 : 포토 레지스트
112 : 포토 레지스트 패턴 114 : 레티클
Claims (12)
- 피식각층 상에 형성된 하드 마스크;상기 하드 마스크 상에 형성되며, 상기 하드 마스크보다 낮은 표면 에너지를 갖는 버퍼막; 및상기 버퍼막 상에 형성되는 포토 레지스트 패턴을 포함하는 패턴 형성용 적층막.
- 제1항에 있어서,상기 버퍼막은 소수성을 갖는 패턴 형성용 적층막.
- 제1항에 있어서,상기 버퍼막은 플루오르화탄소계 화합물(FCOC)인 패턴 형성용 적층막.
- 제1항에 있어서,상기 버퍼막은 10∼40mj/m2의 표면 에너지를 갖는 패턴 형성용 적층막.
- 제1항에 있어서,상기 버퍼막은 5∼100Å의 두께인 패턴 형성용 적층막.
- 제1항에 있어서,상기 하드 마스크는 SOC(Spin On Carbon)막과 MFHM(Multi Fuction Hard Mask)막의 적층막인 패턴 형성용 적층막.
- 제1항에 있어서,상기 포토 레지스트는 소수성인 패턴 형성용 적층막.
- 제1항에 있어서,상기 포토 레지스트는 ArF용 포토 레지스트 또는 KrF용 포토 레지스트를 포함하는 패턴 형성용 적층막.
- 피식각층 상에 하드 마스크를 형성하는 단계;상기 하드 마스크 상에 상기 하드 마스크보다 낮은 표면 에너지를 갖는 버퍼막을 형성하는 단계; 및상기 버퍼막 상에 포토 레지스트 패턴을 형성하는 단계를 포함하는 패턴 형성용 적층막 형성 방법.
- 제9항에 있어서,상기 버퍼막은 플라즈마 화학 기상 증착 방법, 스퍼터링 방법, 트랙 장비를 이용한 도포나 증착 방법 중 어느 하나로 형성하는 패턴 형성용 적층막 형성 방법.
- 제9항에 있어서,상기 포토 레지스트는 스핀 방법으로 형성하는 패턴 형성용 적층막 형성 방법.
- 제9항에 있어서,상기 버퍼막은 플루오르화탄소계 화합물(FCOC)로 형성하는 패턴 형성용 적층막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070090297A KR20090025438A (ko) | 2007-09-06 | 2007-09-06 | 패턴 형성용 적층막 및 그의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070090297A KR20090025438A (ko) | 2007-09-06 | 2007-09-06 | 패턴 형성용 적층막 및 그의 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090025438A true KR20090025438A (ko) | 2009-03-11 |
Family
ID=40693766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070090297A KR20090025438A (ko) | 2007-09-06 | 2007-09-06 | 패턴 형성용 적층막 및 그의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090025438A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11189491B2 (en) | 2019-01-22 | 2021-11-30 | Samsung Electronics Co., Ltd. | Method of forming mask pattern and method of fabricating semiconductor device using the same |
-
2007
- 2007-09-06 KR KR1020070090297A patent/KR20090025438A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11189491B2 (en) | 2019-01-22 | 2021-11-30 | Samsung Electronics Co., Ltd. | Method of forming mask pattern and method of fabricating semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060292497A1 (en) | Method of forming minute pattern of semiconductor device | |
| US20110124196A1 (en) | Method for forming fine pattern in semiconductor device | |
| JP5690882B2 (ja) | 炭素質ハードマスクによる二重露光パターニング | |
| JP4790649B2 (ja) | 半導体装置の製造方法 | |
| JP2009076661A (ja) | 半導体装置の製造方法 | |
| TW202006823A (zh) | 改善euv阻劑及硬遮罩選擇性的圖案化方案 | |
| JP2008500727A (ja) | 分離相補型マスクパターン転写方法 | |
| JP2004134574A (ja) | 半導体装置の製造方法 | |
| KR100835486B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| US6989219B2 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| JP2009016789A (ja) | 半導体素子の微細パターン形成方法 | |
| KR20090025438A (ko) | 패턴 형성용 적층막 및 그의 형성 방법 | |
| JP2008028037A (ja) | 半導体装置の製造方法 | |
| JP2007258650A (ja) | 転写マスクブランク及び転写マスク並びにパターン露光方法 | |
| CN111640657B (zh) | 半导体器件及其形成方法 | |
| US20070287072A1 (en) | Mask substrate depth adjustment to adjust for topography on surface | |
| KR20020010791A (ko) | 반도체소자의 제조방법 | |
| JP2008016839A (ja) | 半導体素子の微細パターン形成方法 | |
| US7087533B2 (en) | Method for fabricating semiconductor device | |
| JP2007129217A (ja) | 半導体デバイス製造におけるフォトリソグラフィ法 | |
| JP2011071448A (ja) | 半導体装置の製造方法 | |
| KR20090000882A (ko) | 반도체소자의 미세 패턴 형성방법 | |
| KR20090001196A (ko) | 비정질 카본막의 형성방법 및 이를 이용한 반도체 소자의패턴 형성방법 | |
| KR20030058247A (ko) | 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법 | |
| US9601349B2 (en) | Etching method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |