TWI503990B

TWI503990B - 驅動電路和顯示裝置

Info

Publication number: TWI503990B
Application number: TW098136700A
Authority: TW
Inventors: Jun Koyama; Shunpei Yamazaki
Original assignee: Semiconductor Energy Lab
Priority date: 2008-10-31
Filing date: 2009-10-29
Publication date: 2015-10-11
Also published as: JP2019216253A; JP2021068914A; KR20110093822A; JP2017123469A; JP6567146B2; US20100110623A1; JP2022033161A; WO2010050419A1; US9842859B2; JP5788066B2; JP7282150B2; KR101634411B1; JP6823694B2; JP6093409B2; JP2018182340A; JP2014241418A; JP6994589B2; JP2016001745A; JP6381702B2; JP2010135762A

Description

驅動電路和顯示裝置

本發明係關於使用氧化物半導體的一種驅動電路及其製造方法，一具有該驅動電路之顯示裝置以及一具有該顯示裝置之電子裝置。

如典型的液晶顯示裝置，形成在一如玻璃基板的平板上之薄膜電晶體，係由非晶矽或多晶矽所形成。一使用非晶矽形成之薄膜電晶體能應付於玻璃基板尺寸的增加，即使電場效應遷移率為低。另一方面，因為例如雷射退火之一晶化過程為所需，使用多晶矽而形成的薄膜電晶體不能應付玻璃基板尺寸的增加，即使電場遷移率為高。

於是，藉由使用氧化物半導體而製造薄膜電晶體且塗佈該薄膜電晶體至電子裝置與發光裝置的技術吸引了注意。舉例來說，一項製造一薄膜電晶體之技術，藉由使用氧化鋅或In-Ga-Zn-O為基底的氧化物半導體而作為氧化物半導體，且使用該薄膜電晶體以作為一影像顯示裝置等之切換元件，係揭露於專利文件一與專利文件二。

[文獻]

[專利文件一]日本專利發行申請號2007-123861

[專利文件二]日本專利發行申請號2007-96055

藉由使用一薄膜電晶體，其中一通道形成區域設置於氧化物半導體中，係可以獲得比使用非晶矽成形的薄膜電晶體更高的電場效應遷移率。藉由一噴濺或相似之方法，氧化物半導體膜可以以等於或低於300℃形成。使用氧化物半導體之薄膜電晶體的製造過程要比使用多晶矽之薄膜電晶體簡單。

像這樣的氧化物半導體被預期用以形成一薄膜電晶體於一玻璃基板、一塑膠基板等之上，且被應用至液晶顯示裝置、電致發光顯示裝置、電子紙或該等裝置。

像素的數量隨著顯示裝置的更高解像力(definition)而增加，因此，而增加了閘行(gate lines)與源行(source lines)的數量。倘若閘行與源行的數量增加，會有製造成本增加的問題，因為其會導致用鍵結接合等方法來嵌入安裝(mount)包含作為驅動閘極與源極的驅動電路之IC晶片變得困難。因此，驅動電路最好利用單極薄膜電晶體於玻璃基板或塑膠基板等之上而形成。然而，使用非晶矽形成之單極(unipolar)驅動電路具有一隨著因薄膜電晶體劣化(deterioration)而有的臨限電壓(threshold voltage)偏移之問題。再者，使用多晶矽形成之單極驅動電路具有臨限電壓的變異變得明顯之問題。因此，在使用非晶矽形成之單極驅動電路以及使用多晶矽成形之單極驅動電路中，因為用來修正臨限電壓偏移與臨限電壓變異之電路布置的緣故而使被電路佔據的區域增加。

另一方面，當一單極驅動電路被設置為具有一使用氧化物半導體之薄膜電積體時，雖然臨限電壓的偏移與臨限電壓的變異並不如具有使用非晶矽或多矽形成之薄膜電晶體的驅動電路時來得明顯，但是由於該氧化物半導體隨時間而劣化而使臨限電壓改變的問題係為依舊。解決此類問題對於提升顯示裝置中之影像的品質或改善驅動電路之操作的穩定性，是重要的。並且，在使用氧化物半導體形成之薄膜電晶體中，當該薄膜電晶體為關閉時，流動之電流最好係減少以減低能量的損耗。

在此，根據本發明之一個實施方式，在一顯示裝置中，包含其中以通道形成區域設置於氧化物半導體中之薄膜電晶體而形成之驅動電路，其目的係為使以減少由於氧化物半導體隨時間而劣化所造成之薄膜電晶體之臨限電壓的漂移，且在該薄膜電晶體為截止時，使以減少流於源極與閘極(此處以下，此類電流也稱作是截止-電流)之間的電流而不加大電路所佔據的區域。

根據本發明之一個實施方式，在顯示裝置之一驅動電路中，包含一多數個反相電路與一多數個開關。該反相電路包含一第一薄膜電晶體，其包含一第一氧化物半導體膜，第一氧化物半導體膜閘端與第一端點係連接至一用來供應高功率供應電位能之線路，以及一第二薄膜電晶體，其包含一第二氧化物半導體膜，第二氧化物半導體膜第一端點係連接至該第一氧化物半導體膜的第二端點，第二氧化物半導體的第二端點連接至一用來供應低功率供應電位能之線路及其閘端被供應以一輸入訊號。該第一薄膜電晶體與該第二薄膜電晶體係增強型電晶體(enhancement)每個，其中，一包含OH基團組之氧化矽膜係設置於增強型電晶體上且與該第一氧化物半導體膜及第二氧化物半導體膜相接觸，以及氮化矽膜設置於增強型電晶體上且與氧化物半導體膜接觸。

根據本發明之一個實施方式，薄膜電晶體之臨限電壓的偏移與截止電流，可被減少而不造成電路佔據區域的加大。

本發明之實施例將特別地參照圖式說明。然而，本發明並不侷限於之後的說明。熟知本技藝者當可輕易了解，在不悖離本發明之精神與範疇中，許多的變幻和修改係為可能的。因此，本發明並不受限於下列實施例之說明。值得注意的是，相同的數字符號用來標示在此處及以後之本發明的結構中，相同的或於不同的圖式間具有相似功能的部份，且重複的說明會被省略。

(實施例1)

在這個實施例中，一n-通道薄膜電晶體被使用而為一包含形成單極驅動電路的氧化物半導體之薄膜電晶體。本發明之單一模式的優點係以源行驅動電路且/或閘行驅動電路作為驅動一像素部之驅動電路而為範例來說明。

首先，圖1顯示一顯示裝置的之整體的概要式的視圖。一源行驅動電路101、一閘行驅動電路102與一像素部係被一體地形成於一基板上100。在像素部中，被一虛線框110所圍繞的是一個像素。雖然圖1的範例中顯示該閘行驅動電路102設置於其中之結構，係用以而為一個端部，但可應用包含多數個閘行驅動電路102之結構可被應用。更進一步地說，在一顯示裝置的之像素中，一薄膜電晶體(此處以後稱為TFT)控制一顯示單元(element)。一訊號(一時脈訊號、一啟動脈衝等)其驅動該源行驅動電路101及該閘行驅動電路102者，係由外部透過一撓性印刷電路(FPC)104而輸入。需注意的是，一例如邏輯電路之電路105、電源供應電路與震盪電路於其中之結構被設置於一整個基板之上，用以控制該源行驅動電路101及該閘行驅動電路102之訊號係產生於整個基板之上，且該訊號被供應至那些驅動電路，係可被使用。

用來驅動像素部的該源行驅動電路101與該閘行驅動電路102，每個包含了一反相電路、一電容、一使用元件如TFT之開關與一阻抗(resistor)等。在一反相電路是由結合兩個n通道TFT而為包括一單極TFT之驅動電路的狀況下，被給予以下之狀況：一電路藉由結合一增強型電晶體與一損耗電晶體(depletion transistor)(此處以後，該類的電路被稱之為EDMOS電路)而形成；一電路藉由結合數個增強型電晶體(此處以後，該類的電晶體被稱之為EEMOS電路)而形成；及一電路藉由結合一提升電路與一阻抗(此處以後，該店路被稱之為ERMOS電路)而形成。換句話說，增強型電晶體如同適合於FTF設置於相同基板上之像素部般亦適合於驅動電路之形成。這是因為，既然一增強型電晶體之臨限電壓為正，藉由施加在介於一閘極與一源極之間的電壓而流動之電流與一損耗電晶體之電流相比，可被減少，且能量損耗可被抑制。

因此，其係為適合使用EEMOS，包含提升FTF如像素部，而為用以驅動該像素部的驅動電路中之一反相電路。藉由使用該EEMOS電路而為用以該驅動電路之反相電路，縮短製造過程可被達成，因為只有一種電晶體被使用來形成該像素部與該驅動電路。需注意的是，該說明於本實施例之增強型電晶體，係由氧化物半導體所形成。既然該增強型電晶體之電子特性係為當閘及電壓為±20V時，開/關比係多於或相等於10⁹ ，則介於源極與汲極之間的漏電流(leak current)係為小的。因此，低能量損耗的驅動是可理解的。

值得注意的是，一臨限電壓為正之n通道TFT係被定義為一增強型電晶體，以及一臨限電壓為負之n通道TFT係被定義為一損耗電晶體。此規範遵循該定義。

值得注意的是，使用於該規範中之氧化物半導體形成一標註如InMO³ (ZnO)_m (m>0)之薄膜，且使用該薄膜為一半導體層而形成之TFT係被製造。注意M代表一個金屬元數或多數個自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)與鈷(Co)所挑選之金屬元素。舉例來說，不僅是Ga被使用為M之情況，而且該上述金屬元素除了Ga如Ga與Ni或Ga與Fe之外係被包含。此外，在某些情況下，氧化物半導體包含Fe、Ni、另一過渡金屬元素或過渡金屬元素的氧化物以為一雜質元素，除了包含M的金屬元素以外。在此規範中，如此之薄膜亦被稱之為一In-Ga-Zn-O為基底之非單晶膜(non-single crystal film)。

在In-Ga-Zn-O為基底之非單晶膜的結構中，一非晶結構在以噴濺形成之薄膜後，可藉由以XRD(X-射線分析)分析即便是以200℃至500℃、典型以300℃至400℃經過10至100分鐘而操作之熱處理被觀察。更進一步地說，FTF其電子特性係為當閘極電壓為±20V時，開/關比為多於或等於10⁹ 且電動勢(mobility)為多於或等於10者可被製造。使用具有如此電子特性之氧化物半導體膜之TFT，比使用非晶矽製造之FTF具有較高的電動勢。因此，一驅動電路其包含設置以FTF之移位暫存器(shift register)，可以高速驅動。

值得注意的是，在此規格中，A與B連接至彼此的述敘，包含於該情況A與B係電子式地連接至彼此亦於該情況A與B係直接地連接至彼此。此處，A與B電子式地連接至彼此的說明代表該情況A與B係幾乎一樣之節點穿透一物體，此時該物體於A與B之間具有些電子活動。

特別的是，該說明A與B係電連接至彼此代表該情況在考慮電路操作時，毫無疑問可解釋為A與B係相同節點：一情況是A與B透過如電晶體之開關元件連接至彼此，且A與B藉由開關元件之傳導而具有幾乎相同之電位能，另一情況是A與B透過一阻抗連接至彼此，且介於該阻抗之兩端的電位能差並不有害地影響包含A與B與該等之電路的操作。

值得注意的是，顯示裝置代表包含如發光元件(light emitting element)與液晶單元(liquid crystal element)之裝置。注意顯示裝置可包含用以驅動多數個像素之週邊驅動電路。注意該用以驅動多數個像素之週邊驅動電路，係形成於相同之多數個像素形成於其上之基板上。注意該顯示裝置可包含一撓性印刷電路(FPC)。注意該顯示裝置可包含一印刷線路板(PWB)，其透過一撓性印刷電路(FPC)或該等而連接，且該印刷線路板設置有一IC晶片、一阻抗、一電容、一電感(inductor)或一電晶體等。注意該顯示裝置可包含一光學板(optical sheet)例如一極化板(polarizing plate)或一延緩板(retardation plate)。注意該顯示裝置亦可包含一發光裝置、一殼體、一音源輸入與輸出裝置、一光學感測器或該等。

注意一個像素對應於一個可控制亮度(luminance)的元件。因此，如例一個像素代表一個彩色元件且該一個彩色元件表示亮度。於是，至於在具有R、G與B之彩色元件的彩色顯示裝置中，一影像之最小單元包含R像素、G像素與B像素之三個像素。

注意，在此規範中之詞"第一"、"第二"、"第三"與"至N"(N為一自然數)係被使用為使不混淆元件。因此，該詞語不限制該數字。

接著，一電路圖之範例，一閘行驅動電路與一源行驅動電路之上視與剖視圖，一EEMOS電路被使用為反相電路係顯示及說明於其中每個視圖中。

再接著，說明使用該EEMOS電路為反相電路的該源行電路之結構。

圖2說明圖1在顯示裝置中之該源行驅動電路101之結構。該源行驅動電路包含一時脈訊號位準的位移器(shifter)201，一啟動脈衝訊號位準的位移器202，一脈衝輸出電路203，其形成一位移暫存器251，一NAND電路204，一緩衝器205與一取樣開關206。從外部之訊號輸入係為一第一時脈訊號(CLK1)，一第二時脈訊號(CLK2)，一啟動脈衝(SP)與一類比影音訊號(Video)。在由外部輸入之的訊號、第一時脈訊號(CLK1)、第二時脈訊號(CLK2)與啟動脈衝(SP或亦稱之為輸入訊號)之間，第一時脈訊號(CLK1)、第二時脈訊號(CLK2)與啟動脈衝之振幅(amplitude)係藉由時脈訊號位準位移器201或啟動脈衝訊號位準位移器202而轉換，正好在它們由外部以被當作成低電壓振幅訊號而被輸入至該驅動電路之後，且之後該訊號係具有高電壓振幅。接著，在本實施例中之該顯示裝置的源行驅動電路係利用一範例描述為一範例來說明，於其中，在位移暫存器之一個位準階段中，自脈衝輸出電路而為輸出之取樣脈衝，同時驅動該取樣開關206至取樣類比影音之源行訊號Sout1至Sout(N)。除此之外，需注意用作切換掃描方向之輸入掃描方向切換訊號的結構或該等，可被施加。此外，雖然本實施例顯示具有彼此不同相位之時脈訊號的範例，比如該第一時脈訊號(CLK1)與該第二時脈訊號(CLK2)，藉由不同於這些時脈訊號的輸入訊號所驅動之驅動電路中的結構，驅動該驅動電路，係為可適用的。

圖3A與3B說明設置在圖2中之位移暫存器中的脈衝輸出電路203之結構。在本實施例中需注意在本實施例中的是，係顯示與說明一靜態電路之位移暫存器的範例係被顯示與描述。如以一範例來說，一脈衝輸出電路300包含一第一開關301，被連接至以一啟動脈衝SP為輸入之一終端，一第一反相電路302，其反相經由該第一開關301所輸入之訊號並輸出該反相的訊號，一第二反相電路303，其反相藉由該第一反相電路302所反相之訊號並輸出該反相的訊號，一第二開關304，其被連接至藉由第二反相電路303為輸入所反相的訊號之一終端，以及一第三反相電路305。在顯示於圖3A所示之電路圖中，一以虛線350所代表的時脈(clock)，其係對應至於輸出一個階段的取樣脈衝之脈衝輸出電路。在圖3A中的位移暫存器，包含脈衝輸出電路的N階段(N為一自然數，1<N)。輸出訊號out1至outN係為輸出自該脈衝輸出電路的每N階段之該第三反相電路305之輸出終端。在脈衝輸出電路的第二階段(奇數階段)，其接續上述之該脈衝輸出電路之第一階段(偶數階段)者，該第一開關301與第二開關304係分別被連接至以第一時脈訊號為輸入之線路及以第二時脈訊號為輸入之線路，其中，該連接關係係被改變介於第一階段與第二階段之間。第三階段以後，接至以第一時脈訊號為輸入之線路及以第二時脈訊號為輸入之訊號，係被輪流地接在介於該第一開關301與該第二開關304之間。

圖3B特別說明該脈衝輸出電路之電路結構。該脈衝輸出電路本體包含TFT 351、TFT 352、TFT 353、TFT 354、TFT 355、TFT 356、TFT 357與TFT 358。奇數階段的脈衝輸出電路331及偶數階段的脈衝輸出電路332係各自被連接至用以供應該第一時脈訊號CLK1之線路359以及用以供應該第二時脈訊號CLK2之線路360。在該第一階段的脈衝輸出電路331中，TFT 351之第一終端係被連接至以啟動脈衝SP為輸入之終端，TFT 351之閘端係被連接至線路359，且TFT 351的第二終端係被連接至TFT 353之閘端與TFT 356之第二終端。TFT 352之第一終端與閘端係被連接至以高功率供應電位能VDD所供應之線路，且TFT 352之第二終端係被連接至TFT 353之第一終端、TFT 355之閘端與TFT 358之閘端。TFT 353之第二終端係被連接至以低功率供應電位能VSS(亦稱之為GND)所供應之線路。TFT 354之第一終端與閘端係被連接至以高功率供應電位能VDD所供應之線路，且TFT 354之第二終端係被連接至TFT 355之第一終端與TFT 356之第一終端。TFT 355之第二終端係被連接至以低功率供應電位能VSS為所供應之線路。TFT 356之閘端係被連接至該線路360。TFT 357之第一終端與閘端係被連接至以高功率供應電位能VDD為所供應之線路，且TFT 357之第二終端係被連接至TFT 358之第一終端。依照類似的方法，一個階段的脈衝輸出電路之TFT的第二終端，係依順序地連接至接下來的階段之該脈衝輸出電路。

在圖3B中，TFT 352與TFT 353對應於圖3A中之該第一反相電路並形成一EEMOS電路。再者，TFT 354與TFT 355對應於圖3A中之該第二反相電路並形成一EEMOS電路。TFT 351對應於圖3A中之第一開關301。TFT 351與TFT 356係最好為增強型電晶體如TFT 352至TFT 355。既然一電晶體之截止電流可藉由使用增強型電晶體為開關而減少，故低能量損耗與製造過程的簡化，兩者皆可達成。

需注意如n-通道電晶體或p-通道電晶體之電晶體係為至少具有包含閘極、汲極與源極之三端點單元，係包含介於汲極區域與源極區域的一通道形成區域且可流動電流經過該汲極區域、該通道形成區域及該源極區域。此處，既然源極與汲極取決於該結構、操作裝況或該等之電機體而可相互置換，則在某些狀況下決定何者為源極何者為汲極係為困難的。於是，在本實施例中，功能如一源極或一汲極之區域的一個係被指為第一終端，而區域的另一個被指為第二終端。再者，功能如一閘極之終端係被指為閘端。

此處，說明顯示於圖3A與圖3B中之電路的電路操作。參照圖4所示之時序圖(timing chart)。對於圖4中之說明，需注意在電路中之第一階段於該脈衝輸出電路中之節點係被定義如下；TFT 351之第二終端係被指定為節點A(標註如A於圖4)，TFT 352之第二終端係被指定為節點B(標註如B於圖4)，TFT 354之第二終端係被指定為節點C(標註如C於圖4)，以及TFT 357之第二終端係被指定為節點out1(標註如out1於圖4)。此外，在圖3B中電路之第二階段於該脈衝輸出電路之節點係被定義如下；TFT 351之第二終端係被指定為節點D(標註如D於圖4)，TFT 352之第二終端係被指定為節點E(標註如E於圖4)，TFT 354之第二終端係被指定為節點F(標註如F於圖4)，以及TFT 357之第二終端係被指定為節點out2(標註如out2於圖4)。再者，如圖3B中之電路第三階段的脈衝輸出電路之節點，TFT 351之第二終端係被指定為節點G(標註如G於圖4)。

圖4中，當啟動脈衝SP在H位準，第一時脈訊號CLK1係於H位準中，且第二時脈訊號CLK2係於T1時間區段之L位準中時，說明係依操作上而進行。因為第一時脈訊號CLK1為在H位準，第一階段之該脈衝輸出電路中的TFT 351係被打開。接著，該啟動脈衝之電壓位準之H位準提升節點A之電壓位準至H位準。接著，因為該節點A的電壓位準被提升至H位準，第一階段之脈衝輸出電路中的TFT 353係被打開。接著，該低功率供應電位能之電壓位準的L位準降低了節點B之電壓位準至L位準。接著，因為節點B的電壓位準係降低至L位準，第一階段之該脈衝輸出電路中的TFT 355係被關閉。接著，該高功率供應電位能之電壓位準中的H位準提升了節點C之電壓位準至H位準。此外，因為節點B的電壓位準被降低至L位準，第一階段之該脈衝輸出電路中的TFT 355係被關閉。接著，該高功率供應電位能之電壓位準中的H位準提升了節點out1之電壓位準至H位準。值得注意的是，既然該第二個時脈訊號CLK2係為L位準，第一階段之該脈衝輸出電路中的TFT 356以及第二階段之脈衝輸出電路中的TFT 351係被關閉。

接著在圖4中，當啟動脈衝SP在L位準，第一時脈訊號CLK1係於H位準中，且第二時脈訊號CLK2係於T2時間區段之H位準中時，說明係依操作上而進行。因為第一時脈訊號CLK1為在L位準，第一階段之該脈衝輸出電路中的TFT 351係被關閉。另一方面，因為第二時脈訊號CLK2為在H位準，第一階段之脈衝輸出電路中的TFT 356係被打開。因此，藉由在時間區段T1中為H位準之節點C的電壓位準，節點A的電壓位準維持如H位準。接著，第一階段的脈衝輸出電路操作與在時間區段T1時相同。在時間區段T2中，因為第二時脈訊號CLK2為在H位準，第二階段之該脈衝輸出電路中的TFT 351係被打開。接著，節點out1之電壓位準為H位準係提升了節點D的電壓位準至H位準。接著，因為節點D的電壓位準係被提升至H位準，第二階段之脈衝輸出電路中之TFT 353係被打開。接著，低功率供應電位能之電壓位準為L位準係降低了節點E的電壓位準至L位準。接著，因為節點E的電壓位準係被降低至L位準，第二階段之該脈衝輸出電路中的TFT 355被關閉。接著，高功率供應電位能之電壓位準為H層係提升節點F之電壓位準至H位準。此外，因為節點E之電壓位準被降低至L位準，第二階段之該脈衝輸出電路中的TFT 358係被關閉。接著，高功率供應電位能之電壓位準為H層係提升節點out2的電壓位準至H位準。值得注意的是，因為該第一時脈訊號CLK1為在L位準，第二階段之該脈衝輸出電路中的TFT 356以及第三階段之該脈衝輸出電路之TFT 351係被關閉。

接著在圖4中，當啟動脈衝SP在L位準，在時段區間T3時，第一時脈訊號CLK1為在H位準，且第二時脈訊號CLK2為在L位準時，說明係依操作上而進行。因為第一時脈訊號CLK1為在H位準，第一階段之該脈衝輸出電路中的TFT 351係被打開。另一方面，因為第二時脈訊號CLK2為在L位準，第一階段之脈衝輸出電路中的TFT 356係被關閉。因此，節點A的電壓位準被降低至L位準。接著，因為節點A的電壓位準被降低至L位準，第一階段之脈衝輸出電路中的TFT 353係被關閉。接著，高功率供應電位能之電壓位準為H位準係提升節點B的電壓位準至H位準。接著，因為節點B的電壓位準被提升至H位準，第一階段之脈衝輸出電路中的TFT 355係被打開。接著，低功率供應電位能之電壓位準為L位準係降低了節點C的電壓位準至L位準。此外，因為節點B的電壓位準被提升至H位準，第一階段之脈衝輸出電路中的TFT 358係被打開。接著，低功率供應電位能之電壓位準為L位準係降低節點out1的電壓位準至L位準。值得注意的是，因為第二時脈訊號為在L位準，第一階段之脈衝輸出電路中的TFT 356以及第二階段中之脈衝輸出電路中的TFT 351係被關閉。進一步地說，當第一階段之該脈衝輸出電路在時間區間T2時，第二階段之脈衝輸出電路中的TFT 356為打開。因為節點F之電壓位準於T2的時間區間中為H位準，故節點F的電壓位準維持為H位準。之後，操作第二階段之該脈衝輸出電路與在時間區間T2中時相同。在時間區間T3中，因為第一時脈訊號CLK1為H位準，第三階段之脈衝輸出電路中之TFT 351係被打開。接著，節點out2之電壓位準為H位準係提升節點G之電壓位準至H位準。之後，因為節點G的電壓位準被提升至H位準，第三階段之該脈衝輸出電路中的TFT 353係被打開。藉由順序地控制電晶體的開/關，一藉由結合脈衝輸出電路的多數個時期而形成之位移暫存器係可被驅動。

需注意的是，圖3A、圖3B與圖4中所顯示之脈衝輸出電路具有一結構，其中第二開關304設置在介於節點A與節點C之間。節點C的電壓位準，其係被連接至高功率供應電位能VDD之TFT 354所控制者，係相等或少於(VDD-VthN)(VthN係為TFT 354的臨限電壓)。因為藉由節點A之電位能的TFT 353驅動能力可加強，故最好能藉由第二開關304而使節點A與節點C彼此不連接而執行驅動。需注意的是，在本實施例中之發明可達成即使不包含該第二開關304在內。

進一步地說，在該源行驅動電路之一結構中，用以驅動每個源行之訊號，係藉由進行有關於輸出自該脈衝輸出電路之訊號的NAND運算而產生。因此，最低階段之脈衝輸出電路設置最好多於源行，以使該脈衝輸出電路產生的訊號作為源行之輸出。

圖5A顯示於圖2中所舉例之時脈訊號位準位移器201的結構。在時脈訊號位準位移器201之結構中，具有彼此相反極性的時脈訊號(CLK1與CLK2)之振幅，係被設置上各自平行之單輸入位準位移器電路(階段1)，以及被自該單輸入位準位移器電路輸出至該接續之緩衝階段(階段2至階段4)所反相，用以使用而為反相輸入訊號。

如圖5A所示之電路操作係說明。需注意的是，三種電源供應電位能：VSS,VDD0與VDD係滿足VSS<VSD0<VDD而被使用。一結構，其中時脈訊號之振幅係以一源行驅動電路之輸入部而位準-位移者，可使達成低功率損耗與減少雜訊。進一步地說，雖然TFT 601、TFT 603、TFT 606與TFT 608在圖5A中具有雙重閘極結構，但單閘極結構或具有三個或更多閘電極之多閘極結構係可實行。如同其他的TFT，對於閘電極的數量並無限制。

具有(L位準)/(H位準)=VSS/VDD0之振幅的第一輸入時脈訊號(CLK in 1)係輸入自訊號輸入部(CLK in 1)。當該第一輸入時脈訊號為H位準時，TFT 602與TFT 604係被打開，且TFT 603之閘電極的電壓位準係為L位準而關閉。此處，TFT 602之開阻抗(on-resistance)係於事先設計以使TFT 602之開阻抗適當地低於TFT 601。因此，節點α為L位準。當該第一輸入時脈訊號為在L位準時，TFT 602與TFT 604係被關閉。因此，TFT 603之閘電極的電壓位準係透過操作於飽和區域的TFT 601而提升至VDD，當電位能為(VDD-VthN)時，TFT被關閉，以及TFT 603之閘電極係處於一浮動狀態。於是，TFT 603被打開且節點α之電位能被提升至VDD。此處，藉由一電容605，TFT 603之閘端的電位能，其係為隨節點α之電位能提升而以浮動狀態增加。當閘端之電位能高於VDD或多於(VDD+VthN)時，節點α之H位準等於VDD。因此，一輸出訊號的L位準為VSS且該輸出訊號的H位準為VDD。於是，該振幅轉換完成。

另一方面，以與該訊號輸入部(CLK in 1)相似之方法，一具有VSS/VDD0振幅的第二輸入時脈訊號(CLK in 2)係輸入自一訊號輸入部(CLK in 2)。藉由上述相似之操作，振幅轉換藉由該單輸入位準位移器電路而執行，包含TFT 606至609與一電容610，以及具有一VSS/VDD之振幅為輸出至一節點β的訊號。需注意的是，一自節點α所獲得之訊號，具有以第一輸入訊號為輸入之相反的極性，且一自節點β所獲得之訊號，具有以第二輸入訊號為輸入之相反的極性。

說明於圖5A中之位準位移器設置於緩衝階段(階段2至階段4)，其按照該位準位移器電路(階段1)以考慮振幅轉換後的脈衝負擔上。一包含於該緩階階段之反相電路係為一雙輸入形式，且該輸入訊號之一輸入訊號與一反相訊號係為所需。雙輸入反相電路被使用的原因係為低功率損耗可被達成。在上述所提及之位準移電路中，當TFT 602為開時，穿透電流流動於VSS與VDD之間，透過TFT 601與TFT 602。藉由使用雙輸入形式，該穿透電流係可不於操作期間而流動。

在圖5A中，在階段2的反相電路中，一輸入至TFT 611之閘端的訊號與一輸入至TFT 612之閘端的訊號具有彼此相反的極性。於是，藉由利用該第一輸入時脈訊號與該第二輸入時脈訊號其極性係為彼此相反的訊號之優點，自節點α所獲得之輸出訊號及自節點β所獲得之輸出訊號係用為反相而互為彼此之輸入。

說明一反相電路之操作。此處，在階段2之一側上的反相電路之操作，包含TFT 611至614及一電容615係被說明。其它反相電路之操作係相似於此，例如在階段2中之另一側上的反相電路，包含TFT 616至619及一電容620，在階段3中之一反相電路，包含TFT 621至624及一電容625，在階段3中之一反相電路，包含TFT 626至629及一電容630，在階段4中之一反相電路，包含TFT 631至634及一電容635，以及在階段4中之一反相電路，包含TFT 636至639及一電容640。

當輸入至TFT 611之該閘端的訊號為H位準時，TFT 611被打開且TFT 613之閘電極的電位能被提升至VDD。當TFT 613之閘電極的電位能為(VDD-VthN)時，TFT 611被關閉且TFT 613之閘電極為在浮動狀態。另一方面，因為一訊號輸入至TFT 612之閘電極且TFT 614之閘電極為L位準，TFT 612與TFT 614係被關閉。因為TFT 613之閘電極的電位能被提升至(VDD-VthN)，故TFT 613被打開且節點γ之電位能被提升至VDD。此處，以相似於該上述位準位移器電路之電位能的方法，藉由電容615的操作，處於浮動狀態之TFT 613之閘電極的電位能係隨節點γ之電位能提升而提升。隨著閘電極之電位能高於VDD並超越(VDD+VthN)，而藉此在節點γ中的H位準係等於VDD。

另一方面，當輸入至TFT 611之該閘端的訊號為L位準時，TFT 611被關閉。之後，一H位準被輸入至TFT 612之閘端與TFT 614之閘端，藉此TFT 612與TFT 614係被打開。於是，TFT 613之閘電極的電位能為L位準且節點γ為L位準。

藉由相似的操作，一脈衝被輸入至一節點δ。同時，一極性與節點γ中之脈衝相反的脈衝被輸出至節點δ。

經過上述提及的操作後，該相似之操作係被執行於階段3與階段4中。一極性與節點ε中之脈衝相反的脈衝被輸出至節點ζ。一脈衝藉由該相似的操作，最後輸出至一訊號輸出部(CLK out1)與一訊號輸出部(CLK out2)。

圖5B顯示一時脈訊號之振幅轉換的狀態。該輸入訊號的振幅為(L位準)/(H位準)=VSSVDD0，且該輸出訊號的振幅係為(L位準)/(H位準)=VSSVDD。

圖5C顯示一用以作為如圖2所示之啟動脈衝(SP)的位準位移器202。至於一啟動脈衝，因為該啟動脈衝不具有一反相的訊號，所以來自一單輸入位準位移器電路(階段1)之輸出係被輸入至一單輸入反相電路(階段2)。再者，來自階段1之輸出與來自階段2之輸出係被使用為對雙輸入反相電路(階段3)之輸入。該單輸入位準位移器電路表現出相似於使用一時脈訊號的狀態之電路操作。該單輸入反相電路之電路操作係相似於單輸入位準移電路，除了訊號輸入的振幅為(L位準)/(H位準)=VSS/VDD且輸入/輸出之間無振幅轉換之外。因此，其說明於此處省略。圖5C中分別包含，該單輸入反相電路(階段1)包含TFT 641至644與一電容645，該單輸入反相電路(階段2)包含TFT 646至649與一電容650，以及該雙輸入反相電路(階段2)包含TFT 651至654與一電容655。

圖5D顯示一啟動脈衝(SP)之振幅轉換的狀態。輸入訊號的振幅係，如時脈訊號，為(L位準)/(H位準)=VSS/VDD0且輸出訊號之振幅係為(L位準)/(H位準)=VSS/VDD。

圖6A顯示於圖2中所例舉之雙輸入NAND電路204。該NAND電路之結構係相似於單輸入反相電路。雙輸入NAND電路204不同於單輸入反相電路之處，僅在於相對於單輸入反相電路之訊號輸入部係為雙輸入形式以及其中之TFT 702與TFT 703、與TFT 705、與TFT 706係為串連設置。在圖6A中，TFT 701具有雙閘結構而為一範例。

當一H位準被輸入至訊號輸入部(In1)與訊號輸入部(In2)之兩者，TFT 702、TFT 703、TFT 705與TFT 706被打開，且TFT 704之閘端的電壓位準成為L位準而藉此關閉TFT 704。於是，一訊號輸出部(Out)為L位準。當L位準被輸入至該訊號輸入部(In1)與該訊號輸入部(In2)之兩者或任何一個時，因為TFT 704之閘端與低功率部VSS為不導通，TFT 704之閘端的電壓係被提升至VDD且TFT 704係被打開。進一步地說，TFT 704之閘端的電壓位準因為電容707所以需要比(VDD+VthN)更高之電位能。因此，該訊號輸出部(Out)為在電位能VDD之H位準。

圖6B顯示如圖二所示之緩衝器205的結構，包含單輸入反相電路(階段1)與雙輸入反相電路(階段2至階段4)。關於操作部分，單輸入反相電路與雙輸入反相電路之說明係於此處被省略，因為該說明於位準位移器之圖中製作。在圖6B中分別包含，該單輸入反相電路(階段1)包含TFT 711至714與一電容715，該雙輸入反相電路(階段2)包含TFT 716至719與一電容720，該雙輸入反相電路(階段3)包含TFT 721至724與一電容725，以及該雙輸入反相電路(階段4)包含TFT 726至729與一電容730。

圖6C顯示在圖2中之取樣開關206的結構。一取樣脈衝係自訊號輸入部(25)而輸入，且12個並聯設置的TFT 731同時被控制。該取樣開關係寫入獲得自當一類比影音訊號係被輸入至該12個TFT 731之輸入電極1至12且該取樣脈衝為輸入時之一影音訊號電位能，至一源行。

在此實施例所示之顯示裝置中，作為驅動像素部之驅動電路電晶體係為具有相同極性之像素TFT的單極電晶體，且為一增強型TFT。於是，係可能省略對於互補電路結構之步驟，其結果為對製造費用的減少與良率的改善產生貢獻。

接著，圖7顯示在圖1中的顯示裝置中的閘行驅動電路102之電路結構。該閘行電路包含一時脈訊號位準位移器751，一啟動脈衝位準位移器752，一被包含於一位移暫存器781、一NAND電路754與一緩衝器755中之脈衝輸出電路753。

第一時脈訊號(CLK1)、第二時脈訊號(CLK2)與啟動脈衝(SP)係輸入至該閘行驅動電路。在此類輸入訊號自外部被輸入而為具有低電壓振幅的訊號之後立即，該輸入訊號之振幅係藉由時脈訊號層極位移器751及該啟動脈衝位準位移器752而轉換，且被輸入至該驅動電路而為具有高電壓振幅之訊號。

需注意的是，結構的說明以及關於該脈衝輸出電路753、該緩衝器755、該時脈訊號位準位移器751、該時脈訊號位準位移器752與該NAND電路754之操作係於此處省略，因為該結構與該操作係與源行電路相同。

接著，圖8在圖3B中脈衝輸出電路的佈局視圖(上視圖)。注意圖8顯示於脈衝輸出電路多數個階段中之第一階段的脈衝輸出電路。

圖8中之脈衝輸出電路包含以電源供應電位能VDD為所供應之一電源供應行801，以電源供應電位能GND為所供應之一電源供應行802，一控制訊號行803、一控制訊號行805、TFT 351、TFT 352、TFT 353、TFT 354、TFT 355、TFT 356、TFT 357與TFT 358。

圖8中係顯示氧化物半導體膜806、第一線路層807、第二線路層808及接觸孔809。注意該第一線路層807為形成閘電極之層。此外，該第二線路層為形成電晶體之源電極與汲電極之層。

注意，圖8中每個電路單元之聯結關係與圖3B相同。注意在圖8中，該控制訊號行803係以一啟動脈衝SP為所供應之線路；該控制訊號行804係以一第一時脈訊號為所供應之線路；該控制訊號行805係以一第二時脈訊號為所供應之線路；該電源供應行801係以該高電能供應電位能VDD為所供應；以及該電源供應行係以該低電能供應電位能VSS為所供應。

在本實施例之圖8的脈衝輸出電路的佈局圖中，TFT351至358係設計藉由使用EEMOS而形成。因此，可減少流經TFT之截止電流。進一步地說，因為使用氧化物半導體膜以作為通道形成區域之TFT，比之使用非晶矽以作為形成通道形成區域之TFT，具有較佳的如遷移率之電子特性，所以在電路中被TFT所佔據的區域可被減少而不降低性能。

需注意的是，在圖8的脈衝輸出電路之佈局圖中，TFT 351至358中之通道形成區域可具有一U之形狀。此外，雖然該圖顯示每個TFT之尺寸係相同，但是TFT之尺寸可根據在較低的階段中負載的尺寸而適當地改變。

接著，如圖8所示之TFT佈局圖之製造過程係參照圖9A與9B而說明。圖9A與圖9B每個，係顯示一反相電路之剖面，藉由使用兩個n通道TFT舉例來說圖8之TFT354與TFT355，而形成，且TFT 355之製造說明如下。需注意的是，TFT 354與TFT 355之剖面係沿著圖8中之虛線A-B與虛線C-D而顯示。

需注意的是，該像素部與該驅動電路係設置於相同機板上。在像素部，電壓施加至像素電極之開/關係藉由使用佈置於陣列之增強型電晶體而切換。設置於像素部之該增強型電晶體係藉由使用氧化物半導體而形成，及其電子特性為當閘極電壓為±20V時，開/關比係相等或多於10⁹ ；因此，漏電流為小且低功率損耗驅動係可被理解。

圖9A顯示在驅動電路中之反相電路的剖面結構。需注意的是，圖9A中之TFT 354與TFT 355係為TFT之範例，其中一閘電極設置在一半導體層下方，其具有一閘絕緣膜設置其間，且一線路設置在半導體層上。

在圖9A中，第一閘電極901與第二閘電極902係設置於一基板900上。該第一閘電極901與該第二閘電極902之材料最好以低阻抗傳導物質例如鋁(Al)或銅(Cu)所組成。因為鋁本身具有例如低熱阻抗與傾向會腐蝕之缺點，故其係被用與具有熱阻抗之傳導物質作結合。一熱阻傳導物質，如一元素選自鈦(Ti)、鉈(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、銣(Nd)與鈧(Sc)者；一合金包含任何這些元素者；一合金薄膜包含結合這些元素者；或氮化物包含這些元素者係被使用。

舉例來說，如該第一閘電極901與該第二閘電極902之雙層的堆疊結構，以一鉬層堆積於鋁層上之雙層堆積結構，一鉬層堆積於銅層上之雙層堆積結構，一氮化鈦層或氮化鉈層堆積於銅層上之雙層堆積結構或一氮化鈦層與鉬層所堆積之雙層堆積結構為較適合的。如三層之堆積結構，一以鎢層或氮化鎢層之堆積層，一以鋁與矽之合金或一鋁與鈦之合金，以及一氮化鈦層或鈦層為較適合的。

此外，一第一氧化物半導體膜905與一第二氧化物半導體膜907係被設置於一閘絕緣層903上，覆蓋該第一閘電極901與該第二閘電極902。

第一線路908其係以透過形成在閘絕緣層903之接觸孔904，直接連接至該第一閘電極901，且延伸超過該第二氧化物半導體膜907之第二線路910係被設置覆蓋於該第一氧化物半導體膜905上。進一步地說，第三線路911係被設置在該第二氧化物半導體膜907之上。

TFT 354包含該第一閘電極901及與該第一閘電極901重疊之該第一氧化物半導體膜905，並以閘絕緣層903設置於該第一閘電極901與該第一氧化物半導體膜905之間，且TFT 354係連接至第一線路909與第二線路910。

此外，TFT 355包含該第二閘電極902與該第二閘電極902有重疊之該第一氧化物半導體膜907，並以閘絕緣層903設置於兩者之間，且TFT 355係連接至第一線路910與第二線路911。

進一步地說，一n⁺ 層906a設置於第一氧化物半導體膜905與第一線路909之間，且一n⁺ 層906b設置於第一氧化物半導體905與第二線路910之間。再者，一n⁺ 層908a設置於第二氧化物半導體膜907與第二線路910之間，且一n⁺ 層908b設置於第二氧化物半導體907與第三線路911之間。

該n⁺ 層906a、906b、908a與908b其功能如源極或汲極區域且說明於此實施例中者係為In-Ga-Zn-O為基底之非單晶膜。該n⁺ 層906a、906b、908a與908b係以不同在第一氧化物半導體膜905與第二氧化物半導體膜907之沉積狀況而成形，且為具有低阻抗之氧化物半導體膜。需注意在此實施例中，該n⁺ 層906a、906b、908a與908b為In-Ga-Zn-O為基底之非單晶膜且包含至少一個非晶元件。該n⁺ 層906a、906b、908a與908b在某些狀況之非單晶結構中包含一晶粒(奈米晶)。在n⁺ 層906a、906b、908a與908b之該晶粒(奈米晶)具有1nm至10nm之直徑，典型的為2nm至4nm。

介於該第一線路909、第二線路910與金屬層之第三線路911之間以及該第一氧化物半導體膜905與導致熱穩定操作與蕭特基接合(Schottky junction)之第二氧化物半導體膜907良好的連結可藉由提供n⁺ 層906a、906b、908a與908b而獲得。此外，有效率地主動地提供該n⁺ 層係為了提供一通道(源極側)的載體，穩定地吸收該通道(汲極側)的載體，或避免在線路與氧化物半導體膜之間之介面中，阻抗元件的產生。更進一步地說，因低阻抗之緣故好的遷移率係被獲得，即便當時汲極電壓為高。

如圖9A中所示，電連接至該第一氧化物半導體膜905之該第一線路909，係透過形成於閘絕緣層903中之接觸孔904而直接連接至該第一閘電極901。藉由直接接觸，可獲得良好的接觸及降低接觸阻抗。與透過另一個傳導膜例如透明傳導膜而連接該第一閘電極901至該第一線路909的狀況相比，接觸孔數目的減少以及被減少數量之接觸孔所佔據區域的減少可倍達成。

此外，如圖9A中所示，一包含OH基團之矽氧化膜912與一矽氮化層913係形成於該第一線路909、該第二線路901、該第三線路911、該第一氧化物半導體膜905與該第二氧化物半導體膜907上。在此實施例中，最好在形成於線路層上之矽氧化膜與氧化物半導體膜使用如TEOS(化學式：Si(OC₂ H₅ )₄ )之OH基團，以使在該氧化矽膜中之包含OH基團之薄膜係被形成。包含OH基團之氧化矽膜可藉由TEOS與O₂ 之電漿CVD法而形成，其在該CVD法之中，混合TEOS與O₂ ，設置反應壓力為40Pa，設置基板溫度300至400℃，且一高頻(13.56MHz)電能設置為0.5至0.8W/cm² 用以放電。更進一步地說，在包含OH基團之氧化矽膜912上，該氮化矽膜913可以相似於氧化矽膜的電漿CVD方法，使用SiH₄ 與NH₃ 而形成。如本實施例中所揭露，包含OH基團之氧化矽膜912與氮化矽膜913係依序地形成於該第一氧化物半導體膜905與該第二氧化物半導體膜907上，以使達成終止氧化物半導體膜因OH基團所造成之懸掛鍵以及避免因在氧化物半導體膜中的氧氣空洞而減少阻抗。結果是，減少TFT的臨限電壓之漂移以及維持由增強型電晶體之截止電流的減少之效應，係為可能的。

更進一步地說，如本實施例中所揭露，包含OH基團之氧化矽膜912與氮化矽膜913係依序地形成於該第一氧化物半導體膜905與該第二氧化物半導體膜907上，以使功能如鈍化膜之氮化矽膜的結構為不直接與氧化物半導體膜接觸，係可被達成。換言之，因氮化矽膜中的氮所引起的氧化物半導體薄膜中之氮化所造成的阻抗的減少，係可被抑制。更進一步地說，包含OH基團之氧化矽膜係被設置於氮化矽膜與氧化物半導體膜之中間，以使由矽氮化膜形成所造成的應力可被釋放，且由施加在氧化物半導體之應力所造成的氧化物半導體的加氫(或脫氧)，係可被減少。

需注意的是，雖然圖9A顯示n⁺ 層906a、906b、908a與908b係設置在第一氧化物半導體膜905及第二氧化物半導體膜907上之結構，但n⁺ 層906a、906b、908a與908b並非必要設置如圖9B所示。更進一步地說，不論該線路層與該閘電極接觸與否，透過接觸孔904可根據電路結構而挑選。

在圖9A與9B中，包含OH基團之氧化矽膜912與氮化矽膜913係依序地形成於該第一氧化物半導體膜905與該第二氧化物半導體膜907上，另一結構可被使用。舉例來說，結構於其中包含OH基團之氧化矽膜係形成如所謂的通道停止膜，使用以隔開源極區域與汲極區域，以及形成於氧化矽膜上之氮化矽膜者，可被使用。一範例顯示於圖10A與10B中。在圖10A與10B中所示之剖面結購，與圖9A與9B相同的元件，係以相同的參照數字標註。

在圖10A中，以類似於圖9A與9B中形成包含OH基團之氧化矽膜912的方法而形成之第一通道保護層1001與第二通道保護層1002，係被設置於第一氧化物半導體膜905與第二氧化物半導體膜907上。此外，在圖10A中，n⁺ 層906a、906b、908a與908b形成用以保護第一通道保護層1001與第二通道保護層1002且被蝕刻，從而區隔源極區域與汲極區域。在n⁺ 層906a、906b、908a與908b形成後，如圖10A中所示，第一線路909、第二線路910與第三線路911係被形成，且氮化矽膜1003係成形於通道保護層1001與1002以及第一線路909至第三線路911上。如圖10A中所示，包含OH基團之氧化矽膜與氮化矽膜係成形於第一氧化物半導體膜905與第二氧化物半導體膜907上，以使功能如鈍化膜之氮化矽膜的結構不直接與氧化物半導體膜接觸，係可被達成。換言之，因氮化矽膜中的氮所引起的氧化物半導體薄膜中之氮化所造成的阻抗的減少，係可被抑制。結果，減少TFT之臨限電壓的漂移以及維持因增強型電晶體所引起的截止電流之減少的效應係為可能的。

顯示於圖10A中的剖面結構係為氧化矽膜形成如通道停止膜以及氮化矽膜形成於氧化矽膜之上的結構。需注意的是，雖然圖10A說明之n⁺ 層為所設置之結構係設置如圖9A，但該n⁺ 層不設置如圖10B所示而類似圖9B，可被實行之。

雖然在圖9A、9B以及圖10A與10B中，所說明者為逆堆疊之TFT，但此實施例之TFT的結構並不局限至逆堆疊之TFT。舉例之，當使用一共平面之TFT，可獲得相似之優點。剖面結構之範例如圖11A與11B所示及依說明進行之。在如圖11A與11B中所示之剖面結構中，與圖9A和9B相同之元件以相同的參照數字標註。

在圖11A中，第一線路909、第二線路910與第三線路911係與n⁺ 層906a、906b、908a與908b係一起堆疊而形成於閘絕緣層903之上。接著，第一氧化物半導體膜905與第二氧化物半導體膜907係設置在該第一線路909至該第三線路911之開口部，該線路911為n⁺ 層906a、906b、908a與908b為所堆疊者。接著，如圖11A所示，一包含OH基團之氧化矽膜1101係形成於n⁺ 層906a、906b、908a與908b，該第一氧化物半導體膜905及該第二氧化物半導體膜907之上。一功能如鈍化膜之氮化矽膜1102係成形於包含OH基團之氧化矽膜1101之上。如圖11A所示，包含OH基團之氧化矽膜與氮化矽膜係形成於該第一氧化物半導體905與該第二氧化物半導體907之上，以使一功能如鈍化膜之氮化矽膜的結構，不直接與氧化物半導體相接觸係為可得。換言之，氮化矽膜中的氮所引起的氧化物半導體薄膜中之氮化所造成的阻抗的減少，係可被抑制。更進一步地說，包含OH基團之氧化矽膜係被設置於氮化矽膜與氧化物半導體膜之中間，以使由矽氮化膜形成所造成的應力可被釋放，且由施加在氧化物半導體之應力所造成的氧化物半導體的加氫(或脫氧)，係可被減少。結論為，減少TFT之臨限電壓的漂移以及維持由增強型電晶體所引起之截止電流之減少的效應係為可能。

如圖11A所示之TFT的剖面結構係為氧化矽膜形成在一共平面之TFT上以及氮化矽膜形成在氧化矽膜上之結構。需注意的是，雖然圖11A所列舉之n⁺ 層為所設置之結構與圖9A與圖10A相像，但顯示於圖11B中n⁺ 層不為所設置之結構，可以類似圖9B與圖10B者施行。

在上面所提及之圖9A與9B、圖10A與10B及圖11A與11B，氮化矽膜中的氮所引起的氧化物半導體薄膜中之氮化所造成的阻抗的減少，係可被抑制；以及加氫(或脫氧)，係可被抑制。結論為，減少TFT之臨限電壓的漂移以及維持由增強型電晶體所引起之截止電流之減少的效應係為可能。接著，當一形成顯示裝置之像素之TFT及一形成驅動電路之FTF係藉由使用增強型電晶體而製造，該增強型電晶體相較於增強型電晶體之臨限電壓以藉由設置閘電極於氧化物半導體膜之上與下所控制之以及該兩閘電極之電壓所控制之結構，可被形成以一較簡單之結構。

接著，顯示於圖9A與圖9B、圖10A與圖10B及圖11A與圖11B之該驅動電路之剖面圖中，其利用兩個n通道TFT而形成之該驅動電路及其製造方法，係藉由使用圖9A為一範例以參照圖12A、12B與12C而說明如下。需注意的是，TFT 354與TFT 355的剖面係沿著圖8中虛線A-B與虛線C-D而顯示。

第一傳導膜係藉由濺鍍法形成於該基板900上且該第一傳導膜係藉由第一光罩(photomask)而選擇性蝕刻，以使形成該第一閘電極901與該第二閘電極902。接著，覆蓋在第一閘電極901與第二閘電極902之上的該閘絕緣層903係藉由電漿CVD法或濺鍍法而形成。該閘絕緣層903可以CVD法或濺鍍法所造成之氧化矽層、氮化矽層、氮矽化物層且/或氮氧化矽層之單層或堆疊多層而形成。此外，藉由使用有機矽烷(organosilane)之CVD法以形成氧化矽層而為該閘絕緣層903係為可能。對於有機矽烷而言，含矽之化合物，例如四乙氧單矽烷(tetraethoxysilane)(TEOS)(化學式：Si(OC₂ H₅ )₄ )、四甲基矽烷(tetramethylsilane)(TMS)(化學式：Si(CH₃ )₄ )、四甲基環四矽氧烷(tetramethylcyclotetrasiloxane)(TMCTS)、八甲基環四矽氧烷(octamethylcyclotetrasiloxane)(OMCTS)、六甲基二矽氮烷(hexamethyldisilazane)(HDMDS)、乙氧基(triethoxysilane)(化學式：SiH(OC₂ H₅ )₃ )或三羥甲矽烷(化學式：SiH(N(CH₃ )₂ )₃ )可被使用。

接著，該閘絕緣層903係利用第二光罩而選擇性蝕刻，且形成到達第一閘電極901之接觸孔904。以上這步驟之剖面圖係對應至圖12A。

接著，藉由濺鍍法而形成之氧化物半導體膜，該n⁺ 層係更進一步地形成於氧化物半導體膜上。需注意的是，在藉由濺鍍法而形成氧化物半導體膜之前，最好藉由引進之氬氣所產生之電漿的逆濺鍍(reverse sputtering)，以移除黏附在該閘絕緣層903表面及接觸孔904之底表面的灰塵。該逆濺鍍係為藉由在氬氣下利用RF電源供應而施加電壓至基板側，而非施加電壓至目標側，而產生在基板上之電漿，以修改表面之方法。需注意的是，氮氣、氦氣或該等可用以取代氬氣。更進一步地說，氧氣、氫氣、N₂ O或該等為所添加之氬氣可被使用。並且，Cl₂ 、CF₄ 或該等為所添加之氬氣可被利用。

接著，氧化物半導體膜與n⁺ 層係利用第三光罩而選擇性蝕刻。接著，第二傳導膜係藉由濺鍍法而形成，且第二傳導層係利用第四光罩而選擇性蝕刻，以使形成第一線路909、第二線路910與第三線路911。第一線路909係經由接觸孔904而直接與第一閘電極901接觸。需注意的是，在藉由濺鍍法形成第二傳導膜之前，最好藉由引進之氬氣所產生之電漿的逆濺鍍，以移除黏附在該閘絕緣層903表面、該n⁺ 層表面及接觸孔904之底表面的灰塵。該逆濺鍍係為藉由在氬氣下利用RF電源供應而施加電壓至基板側，而非施加電壓至目標側，所產生的在基板上之電漿，以修改表面之方法。需注意的是，氮氣、氦氣或該等可用以取代氬氣。更進一步地說，氧氣、氫氣、N₂ O或該等為所添加之氬氣可被使用。並且，Cl₂ 、CF₄ 或該等為所添加之氬氣可被利用。

注意部份之n⁺ 層與氧化物半導體膜為當第二傳導層被蝕刻時而被蝕刻，以使形成n⁺ 層906a、906b、908a與908b，第一氧化物半導體膜905及第二氧化物半導體膜907。由於蝕刻，與第一閘電極和第二閘電極重疊之該第一氧化物半導體膜905與該第二氧化物半導體膜907之部份的厚度，係為減少。當蝕刻結束時，完成TFT 354與TFT 355。以上這步驟之剖面圖係對應至圖12A。

接著，一以200℃至600℃之熱處理在空氣或氮氣下被實施。需注意的是，實施熱處理的時間並不侷限且可在該氧化物半導體形成後的任何時間。

接著，包含OH基團之氧化矽膜912係藉由利用有機矽之CVD法而形成。對於有機矽烷而言，含矽之化合物，例如四乙氧單矽烷(TEOS)(化學式：Si(OC₂ H₅ )₄ )、四甲基矽烷(TMS)(化學式：Si(CH₃ )₄ )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HDMDS)、乙氧基(化學式：SiH(OC₂ H₅ )₃ )或三羥甲矽烷(化學式：SiH(N(CH₃ )₂ )₃ )可被使用。該氮化矽膜913係形成於包含OH基團之氧化矽膜912上。由於包含OH基團之氧化矽膜912與氮化矽膜913之故，可獲得該結構其中，功能如一鈍化層之氮化矽膜係不直接與該氧化物半導體膜接觸。此外，該包含OH基團之氧化矽膜與氮化矽膜為依序形成於氧化物半導體膜上，以使達成終止氧化物半導體膜因OH基團所造成之懸掛鍵以及避免因在氧化物半導體膜中的氧氣空洞而減少阻抗。結果為，減少TFT的臨限電壓之漂移以及維持由增強型電晶體之截止電流的減少之效應，係為可能的。以上這步驟之剖面圖係對應至圖12C。

值得注意的是，雖未顯示，但在經過一接觸孔形成於包含OH基團之氧化矽膜912中及藉由利用第五光罩而選擇性蝕刻之氮化矽膜中後，利用相同材料而為像素電極之第三傳導層係為形成。之後，該第三傳導層係利用第六光罩而選擇性蝕刻，以使一連接電路係被形成用以與該第一線路至該第三線路相同之層的電子連接。

在利用發光元件之發光顯示裝置中，像素部包含多數個TFT，以及用來在TFT之閘端及另一個電晶體之源極或汲極之間做直接接觸之接觸孔。該接觸孔可利用該第二光罩而形成，該第二光罩亦被使用於閘絕緣薄膜中形成接觸孔時。

更進一步地說，在液晶顯示裝置或電子紙中，到達閘電路終端部、用以連接一外端部例如一FPC之接觸孔，係可利用第二光罩形成，該第二光罩亦被使用於閘絕緣薄膜中形成接觸孔時。

需注意該上述步驟之順序為一範例，且在該順序上並無特別限制。舉例來說，雖需要一個額外的光罩，但利用光罩用以蝕刻第二傳導膜及光罩用以蝕刻部份之n⁺ 層與氧化物半導體膜之方式，蝕刻可被分開來實施。

此外，製造過程不同於圖12A至12C之範例係說明於圖13A至13D中。

第一傳導膜係藉由濺鍍法形成於該基板900上，且該第一傳導膜利用第一光罩而被選擇性蝕刻，以使形成該第一閘電極901與該第二閘電極902。接著，覆蓋在該第一閘電極901上之該閘絕緣層901及第二閘電極902係藉由CVD法或濺鍍法而形成。

接著，氧化物半導體係藉由濺鍍法而形成，且該n⁺ 層係更進一步地形成在該氧化物半導體膜上。

接著，該氧化物半導體膜與該n⁺ 層係利用第二光罩而被選擇性蝕刻。在此法中，該氧化物半導體膜905及與該第一閘電極901重疊之n⁺ 層906，並以閘絕緣層903設置於該氧化物半導體膜905與該第一閘電極901之間，係形成如下。該氧化物半導體膜907及與該第一閘電極902重疊之n⁺ 層908，並以閘絕緣層903設置於該氧化物半導體膜907與該第一閘電極902之間，係形成如下。以上這步驟之剖面圖係對應至圖13A。

接著，該閘絕緣層903係利用第三光罩而選擇性蝕刻且到達第二閘電極902之該接觸孔904係被形成。以上這步驟之剖面圖係對應至圖13B。

接著，第二傳導膜係藉由濺鍍法而形成，且該第二傳導膜係使用第四光罩以選擇性蝕刻，以使形成第一線路909、第二線路910與第三線路911。需注意的是，在第二傳導膜藉由濺鍍法形成之前，最好藉由引進之氬氣所產生之電漿的逆濺鍍，以移除黏附在該閘絕緣層903表面、n⁺ 層906與908之表面及接觸孔904之底表面的灰塵。需注意的是，氮氣、氦氣或該等可用以取代氬氣。更進一步地說，氧氣、氫氣、N₂ O或該等為所添加之氬氣可被使用。並且，Cl₂ 、CF₄ 或該等為所添加之氬氣可被利用。

在描述於圖13A至13D的步驟中，因為在該接觸孔904形成後，可形成第二傳導膜而不形成另外之薄膜，說明於圖12A至12C中之接觸孔之底表面為所暴露之步驟數，可被減少，使得該閘電極之材料可挑選自較寬之範圍。在圖13A至13D所說明之步驟中，因為氧化物半導體膜係形成以與曝露於接觸孔904中之閘電極區域接觸，故其中該閘電極材料不被蝕刻或在氧化物半導體膜蝕刻步驟中不被蝕刻之閘電極材料之蝕刻狀況，需要被挑選。

注意當第二傳導層被蝕刻時，n⁺ 層與氧化物半導體膜之部份被蝕刻，以使形成n⁺ 層906a、906b、908a與908b、該第一氧化物半導體膜905及該第二氧化物半導體膜907。因為蝕刻之故，與第一閘電極和第二閘電極重疊之該第一氧化物半導體膜905與該第二氧化物半導體膜907之部份，其厚度係被減少。當蝕刻完成，完成TFT 354與TFT 355。

以上這步驟之剖面圖係對應至圖13C。

接著，以200℃至600℃之熱處理在空氣或氮氣下被實施。需注意的是，實施熱處理的時間並不侷限且可為該氧化物半導體形成後的任何時間。

接著，包含OH基團之氧化矽膜912係藉由使用有機矽之CVD法而形成。對於有機矽烷而言，含矽之化合物，例如四乙氧單矽烷(TEOS)(化學式：Si(OC₂ H₅ )₄ )、四甲基矽烷(TMS)(化學式：Si(CH₃ )₄ )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HDMDS)、乙氧基(化學式：SiH(OC₂ H₅ )₃ )或三羥甲矽烷(化學式：SiH(N(CH₃ )₂ )₃ )可被使用。該氮化矽膜913係形成在包含OH基團之氧化矽膜912上。因該包含OH基團之氧化矽膜912與氮化矽膜913之故，該結構其中功能如鈍化膜之氮化矽膜不直接與氧化物半導體膜接觸者，係可被獲得。此外，該包含OH基團之氧化矽膜與氮化矽膜為依序形成於氧化物半導體膜上，以使達成終止氧化物半導體膜因OH基團所造成之懸掛鍵以及避免因在氧化物半導體膜中的氧氣空洞而減少阻抗。結果為，減少TFT的臨限電壓之漂移以及維持由增強型電晶體之截止電流的減少之效應，係為可能的。以上這步驟之剖面圖係對應至圖13D。

需注意的是，雖未顯示，但經一接觸孔形成於包含OH基團之氧化矽膜912中以及藉由利用第五光罩以選擇性蝕刻氧化氮薄膜913後，係形成利用相同材料而為一像素電極之第三傳導膜。之後，第三傳導膜係利用第六光罩而被選擇性蝕刻，使得一連接線路係形成用以與該第一線路至第三線路相同之層進行電連接。

在利用發光元件之發光顯示裝置中，像素部包含多數個TFT，以及用以直接連結介於TFT之閘端及另一電晶體之源極或汲極的電極之間的接觸孔。該接觸孔可利用亦使用於該接觸孔形成於該閘絕緣薄膜中時之第二光罩而形成。

更進一步地說，在液晶顯示裝置或電子紙中，到達用以與如FPC之外端部進行連接之閘線路之一端部的接觸孔，可利用亦使用於該接觸孔形成於該閘絕緣薄膜中時之第二光罩而形成。

需注意上述步驟之順序為一範例，且在順序上並無特別限制。舉例來說，雖需要一個額外的光罩，但利用光罩作為蝕刻第二傳導膜以及該光罩作為蝕刻部份之n⁺ 層與氧化物半導體膜之方式，蝕刻可被分開來實施。

需注意在此實施例中，於每個圖式中所說明之內容可的情與不同實施例之所說明的任何內容，自由地結合與替換。

(實施例2)

上述之實施例顯示，如顯示裝置中之驅動電路位移暫存器般之靜態電路位移暫存器的範例。在本實施例中，說明包含動態電路位移暫存器的驅動電路之一範例。

一脈衝輸出電路包含一動態電路之位移暫存器，係參照圖14A至14D而說明。以一顯示於圖14A中之脈衝輸出電路1400為例，包含一反相電路1401其中啟動脈衝SP為自輸入端輸入之，一開關1402其端部之一為連接至反相電路1401之輸出端，一電容1403連接至該開關1402之其他端部。需注意在脈衝輸出電路之奇數階段，該開關1402之開/關係由第一時脈訊號(CLK1)所控制。在脈衝輸出電路之偶數階段，該開關1402之開/關係由第二時脈訊號(CLK2)所控制。

圖14B顯示脈衝輸出電路之電路結構。該脈衝輸出電路1400包含TFT 1411、TFT 1412、TFT 1413與電容1414。在奇數階段之脈衝輸出電路係連接至線路1415，用以供應第一時脈訊號CLK1，且在偶數階段之脈衝輸出電路係連接至線路1416，用以供應第二時脈訊號CLK2。在脈衝輸出電路1400中，TFT 1411與TFT 1412係對應至顯示於圖14A中的反相電路1401並形成一EEMOS電路。此外，TFT 1413係相對至圖14A中所示之開關1402。該電容1414係相對至圖14A中所示之電容1403。需注意TFT 1413最好為與TFT 1411及TFT 1412相同方法之增強型電晶體。因為截止電流可藉由利用增強型電晶體為開關而減少，故可達成低能量損耗與製程之簡化。

此處，圖14C為一時序圖，顯示圖14A與14B中的電路操作。需注意在圖14C中，參照A至E用於顯示圖14C中每個節點的電路之說明。首先，啟動脈衝SP係輸入至TFT 1411，且該啟動脈衝SP之反相訊號係根據該啟動脈衝SP而自節點A獲得。當第一時脈訊號CLK1為H位準時，節點A之訊號轉換至節點B，且該節點A之訊號係反射至並獲得自節點B。之後，節點B之訊號係藉反相電路而反相且節點B之反相訊號係獲得自節點C。節點C之訊號並不自節點D獲得因為第二時脈訊號CLK2為L位準且開關為關閉。接著，當第一時脈訊號CLK1為L位準且第二時脈訊號CLK2為H位準時，節點C之訊號轉換至節點D，節點D之訊號係反射至並獲得自節點E。之後，節點D之訊號係藉由一反相電路而反相，且節點D之反相訊號係獲得自節點E。之後，第一時脈訊號CLK1與第二時脈訊號CLK2係交替而為H位準，以使圖14A中之電路可作用如一位移暫存器般。

需注意的是，參照圖14B所說明之脈衝輸出電路之電路結構的範例，該輸出訊號之位能可藉由電晶體之臨限電壓而降低。因此，使用圖14D所示之模擬線路法(bootstrap method)之反相電路建構一脈衝輸出電路，藉此係可能為功能如一位移暫存器而不降低該訊號之能階。

更進一步地說，不同於圖14B中之電路結構係顯示於圖15A中。該顯示於圖15A中之脈衝輸出電路1500包含TFT 1501、TFT 1502、TFT 1503與電容1504。在奇數階段之脈衝輸出電路係連接至線路1505，用以供應第一時脈訊號CLK1，且在偶數階段之脈衝輸出電路係連接至線路1506，用以供應第二時脈訊號CLK2。在脈衝輸出電路1500中，TFT 1501與TFT 1502係對應至圖14A中所示之反相電路1401並形成一EEMOS電路。此外，TFT 1503係相對至圖14A中所示之開關1402。該電容1504係相對至圖14A中所示之電容1403。需注意TFT 1503最好為與TFT 1501及TFT 1502相同方法之增強型電晶體。因為截止電流可藉由利用增強型電晶體為開關而減少，故可達成低能量損耗與製程之簡化。

圖15A中所示之脈衝輸出電路不同於圖14B中之脈衝輸出電路之處，在於用以供應第一時脈訊號CLK1之線路1505係連接至TFT 1502之閘端。圖15A中之脈衝輸出電路1500係根據圖15B之時序圖而運作。當第一時脈訊號CLK1為H位準時，倘若在啟動脈衝SP為H位準之狀況，則節點A與節點B兩者皆為L位準，且倘若在啟動脈衝SP為L位準之狀況，節點A與節點B兩者皆H位準。之後，當第一時脈訊號CLK1為L位準，節點B的位能可被保持。換言之，TFT 1502之開/關係由第一時脈訊號CLK1所控制，以使TFT 1502可被控制以與TFT 1503之開/關同時。因此，電流其流經介於高功率供應電位能為所供應至之線路以及低功率電位能為所供應至之線路之間，在設置於反相電路中之每個TFT為傳導態之狀況者，可被減少，以使成低功率損耗。

注意，包含顯示於此實施例之脈衝輸出電路的位移暫存器可被用作為一源行驅動電路及一閘行驅動電路。注意，至於輸出自位移暫存器之訊號，其中該訊號被輸出至邏輯電路者與該等之結構可被使用以獲得所需之訊號。

需注意的是，在本實施例所說明之包含於該動態電路之反相電路，如實施例1般，包含OH基團之氧化矽膜與氮化矽膜係依序形成在TFT之第一氧化物半導體與第二氧化物半導體上，以使達成終止氧化物半導體膜因OH基團所造成之懸掛鍵以及避免因在氧化物半導體膜中的氧氣空洞而減少阻抗。結果為，減少TFT的臨限電壓之漂移以及維持由增強型電晶體之截止電流的減少之效應，係為可能的。

此外，如實施例1中所揭露，包含OH基團之氧化矽膜與氮化矽膜係依序形成於第一氧化物半導體膜與第二氧化物半導體上，其係形成脈衝輸出電路之反相電路，使得其中氮化矽膜功能如鈍化膜，而不直接與氧化物半導體相接觸之結構，係為可利用。換言之，氮化矽膜中的氮氣所造成之氧化物半導體薄膜中之氮化而造成的阻抗的減少，係可被抑制。更進一步地說，包含OH基團之氧化矽膜係被設置於氮化矽膜與氧化物半導體膜之中間，以使因氮化矽膜之形成而造成的應力可被釋放，且由施加在氧化物半導體之應力所造成的氧化物半導體的加氫(或脫氧)，係可被減少。更進一步地說，因其中氧化物半導體膜係用以為一通道形成區域之FTF，比其中非晶矽被用以為通道形成區域之FTF，具有較佳之電子特性，例如遷移率，且在該電路中被TFT所佔據之面積可被減少而不會有性能之降級。

需注意在此實施例中，於每個圖式中所說明之內容可酌情與不同實施例之所說明的任何內容，自由地結合與替換。

(實施例3)

在本實施例中，包含驅動電路之顯示裝置的製造過程，係以參照圖16A至16C、圖17A至17C、圖18、圖19、圖20、圖21、圖22A至22D與圖23而說明。

在圖16A中，對於一個光傳輸基板600而言，可使用鋇硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃等之玻璃基板。

接著，經過傳導層形成在該基板1600之整個表面上後，進行第一光蝕刻(photolithography)步驟以形成光阻遮罩(resist mask)，並藉由蝕刻將不需要之部份移除，藉此形成線路與電極(閘線路包含TFT像素部的閘電極層1601，一電容線路之電容線路1608及一終端部份之第一端部1621)。同時，進行蝕刻以使至少該閘電極層1601之端部錐化。此步驟之剖面圖係顯示於圖16A中。注意，此階段的上視圖係對應至圖18。

包含閘電極層1601、電容線路1608以及該終端部之第一端部1621之閘線路係最好自低阻抗之傳導物質，例如鋁(Al)或銅(Cu)而形成。因為鋁本身所具有的缺點例如低熱阻抗與傾向於被腐蝕，故其被使用與具有熱阻抗之傳導物質作結合。一元素挑選自鈦(Ti)、鉈(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、銣(Nd)與鈧(Sc)者；一合金包含任何這些元素者；一合金薄膜包含結合這些元素者；或氮化物包含這些元素者，係被使用而為一具有熱阻抗之傳導物質。

接著，一閘絕緣層1602係形成於該閘電極層1601之表面上。該閘絕緣層1602係藉由濺鍍法或該等而形成以具有50nm至250nm之膜厚。

舉例來說，如該閘絕緣層1602，氧化矽膜係藉由濺鍍法而形成以具有100nm之膜厚。不需多說，該閘絕緣層1602形成不需使用如氧化矽膜，且可用另外的絕緣薄膜：氮氧化矽膜、氮化矽膜、氧化鋁薄膜與氧化鉈薄膜等而形成具有單層之結構或堆疊層之結構。

注意在氧化物半導體形成之前，最好藉由引進之氬氣所產生之電漿的逆濺鍍法，移除黏附於該閘絕緣層1602之灰塵。需注意氮或氦等可使用以取代作為氣氛之氬(argon for the atmosphere)。更進一步地說，添加氧氣、氫氣或N₂ O等之氬氣可被利用。甚至，可使用添加Cl₂ 或CF₄ 等之氬氣。

接著，氧化物半導體膜(在本實施例中，第一In-Ga-Zn-O基之非單晶膜)係形成在閘絕緣層1602上。在電漿處理後，灰塵與濕氣並不附著於該閘絕緣層1602與第一氧化物半導體膜之間的介面，故其係有利以不接觸到空氣而形成該第一In-Ga-Zn-O為基底之非單晶膜。該第一In-Ga-Zn-O為基底之非單晶膜係以利用具有直徑8英吋與含有In、Ga和Zn(In₂ O₃ 、Ga₂ O₃ 與ZnO比為1：1：1)之氧化物半導體標的之氬氣或氧氣之氛圍下，基板與標的之距離設定為170mm，在0.4Pa的壓力下，以及0.5kW之直流(DC)電源而形成。需注意最好使用一脈衝直流(DC)電源供應，因為可減少灰塵及均勻化膜厚分布。該第一In-Ga-Zn-O為基底之非單晶膜之厚度為5nm至200nm。在本實施例中，該第一In-Ga-Zn-O為基底之非單晶膜之厚度為100nm。

接著，在不接觸到空氣情況下，第二氧化物半導體膜(在本實施例中，第二In-Ga-Zn-O為基底之非單晶膜)係藉濺鍍法而形成。此處，使用In₂ O₃ 、Ga₂ O₃ 與ZnO=1：1：1之標的，藉由電鍍法的沉積，係以0.4Pa之壓力、500W之電源、室溫之溫度及40sccm之氬氣流率下進行。雖然In₂ O₃ 、Ga₂ O₃ 與ZnO=1：1：1之標的為故意使用，但一包含具有大小1mm至10mm之晶粒的In₂ O₃ 、Ga₂ O₃ 與ZnO可在該膜形成之後立即形成。需注意的是，晶粒的存在或消失或是晶粒的密度可被調整，且直徑大小可被調整於1至10nm的範圍中，可說是藉由在標的中組成比的適當調整、薄膜沉積壓力(0.1至2.0Pa)、電源(250至300W：8英吋Φ )、溫度(室溫至100℃)或反應濺鍍沉積狀況等而產生。該第二In-Ga-Zn-O為基底之非單晶膜為5nm至20nm。不用多說，在包含晶粒之薄膜的狀況下，該晶粒之大小並不超過膜厚。在本實施例中，該第二In-Ga-Zn-O為基底之非單晶膜之膜厚為5nm。

該第一In-Ga-Zn-O為基底之非單晶膜與該第二In-Ga-Zn-O為基底之非單晶膜係形成在不同的狀況下。舉例來說，該第一In-Ga-Zn-O為基底之非單晶膜係為以下狀況而形成，其中之氧氣流率相對於氬氣流率的比值高於第二In-Ga-Zn-O為基底之非單晶膜之沉積狀況的氧氣流率相對於氬氣流率的比值。特殊的是，該第二In-Ga-Zn-O為基底之非單晶膜係形成在稀有氣體(舉例，氬或氦)之氛圍中(或於一氛圍其中少於或等於10%為氧氣且大於或等於90%為氬氣)，而該第一In-Ga-Zn-O為基底之非單晶膜係形成在氧氣氛圍中。

用以第二In-Ga-Zn-O為基底之非單晶膜沉積實驗室可相同或不同於進行逆濺鍍之實驗室。

濺鍍法的範例，包含高頻電源係被使用以作為濺鍍電源之RF濺鍍法，DC濺鍍法，及偏壓(bias)以一脈衝形式被施加之脈衝DC濺鍍法。RF濺鍍法主要使用於形成絕緣薄膜之狀況下，而DC濺鍍法主要使用於形成金屬薄膜之狀況下。

此外，亦有一種其中可設置有多數個不同物質的標之多源濺鍍設備。由於該多源濺鍍設備，不同物質的薄膜可被沉積堆疊在同個實驗室中，或多數個不同種類的物質可在相同實驗室中，在同一時間藉由電子放電而沉積。

此外，在實驗室中，有一種設置有磁力系統之濺鍍設備並被使用以作為磁控管(magnetron)濺鍍法，或使用一種其中係利用微波而非使用輝光放電(glow discharge)而產生電漿，以作為ECR濺鍍法之濺鍍設備。

此外，如一種利用濺鍍法之形成方法般，還有一種反應濺鍍法，其中標的物質與濺鍍氣體組成係彼此起化學反應，於沉積過程中於該處以形成一薄混合物膜；以及一種偏壓濺鍍法，其中電壓亦於沉積過程中被施加至基板。

接著，進行第二光蝕刻步驟以形成光阻遮罩而蝕刻該第一In-Ga-Zn-O為基底之非單晶膜與該第二In-Ga-Zn-O為基底之非單晶膜。此處，不需要的部份藉由使用ITO-07N(by KANTO CHEMICAL Co.,INC.)之濕蝕刻而移除，以形成為該第一In-Ga-Zn-O為基底之非單晶膜之氧化物半導體膜1609，以及為該第二In-Ga-Zn-O為基底之非單晶膜之氧化物半導體膜1611。需注意的是，於此處進行的蝕刻並不限制於濕蝕刻，且乾蝕刻可被執行。在此階段的剖面視圖係顯示於圖16B中。注意在此階段之上視圖係對應至圖19。

接著，進行第三光蝕刻步驟以形成一光阻遮罩，且不需要之部分係藉由蝕刻而移除，藉此，係形成到達該線路或與該閘電極層組成以相同物質的電極層之接觸孔。該接觸孔係形成以直接連接至稍後形成之傳導膜。舉例來說，接觸孔在當驅動電路部份之閘電極層與該源或汲電極層直接接觸時，係被形成，或當端部其以電連接至該端部之閘電路時，係被形成。

接著，傳導膜1632係藉由施行於該氧化物半導體膜1609與該氧化物半導體膜1611上之濺鍍法或真空蒸發法而形成自金屬材料。此階段的剖面圖係顯示在圖16C中。

至於傳導膜1632的材質，可以考慮用元素選自鋁、鉻、鉈、鈦、鉬與鎢，合金包含這些元素中之任何一種，一合金薄膜包含這些元素的組合或該等。更進一步地說，當熱處理以200℃至600℃執行時，該傳導膜係最好具有足夠之熱阻抗以抵抗熱處理。因為鋁本身所具有的缺點例如低熱阻抗與傾向於被腐蝕，故其被使用與具有熱阻抗之傳導物質作結合。一元素挑選自鈦(Ti)、鉈(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、銣(Nd)與鈧(Sc)者；一合金包含任何這些元素者；一合金薄膜包含這些元素之結合者；或氮化物包含這些元素者，係被使用而為一具有熱阻抗之傳導物質。

此處，該傳導膜1632係形成以具有單一層狀結構之鈦薄膜。或者，該傳導膜1632可形成具有雙層之結構，其中鈦薄膜係堆疊於鋁薄膜之上。或者更進一步地說，該傳導膜1632可形成具有鈦薄膜、包含釹(鋁-釹薄膜)之鋁薄膜其堆疊於鈦薄膜之上者及堆疊於這些之上的鈦薄膜。該傳導膜1632可具有包含矽之鋁薄膜之單層結構。

接著，進行第四光蝕刻步驟以形成光阻遮罩1631且不需要之部分係藉蝕刻而移除，藉此形成功能如一源極區域或汲極區域之源或汲電極層1605a與1605b、n⁺ 層1604a與1604b，以及連接電極1620。此時可使用濕蝕刻或乾蝕刻為一蝕刻方法。舉例來說，當鋁薄膜或鋁合金薄膜用於該傳導膜1632時，利用磷酸，醋酸和硝酸之混合溶液之濕蝕刻可被執行。此處，藉由利用過氧化氫氨的混合物(過氧化氫：氨：水=5：2：2)之濕蝕刻，該源或汲電極層1605a與1605b係藉由蝕刻鈦薄膜之傳導層1632而形成，且之後該n⁺ 層1604a與1604b係藉由蝕刻該氧化物半導體膜1611而形成。在蝕刻過程中，該氧化物半導體1609之曝光區域的一部份係被蝕刻，藉此形成半導體層1603。因此，介於該n⁺ 層之間的1604a與1604b之半導體層1603的通道形成區域具有一小的膜厚。在圖17A中，該源或汲電極層1605a與1605b及n⁺ 層1604a與1604b係同時以過氧化氫氨的混合物為一蝕刻劑而蝕刻，以使該源或汲電極層1605a與1605b的尾部及n⁺ 層1604a與1604b係彼此對齊；因此，係以形成一連續性之結構。此外，因為使用濕蝕刻，該蝕刻係等向性(isotropically)進行，藉此該源或汲電極層1605a與1605b之尾部係自該光阻遮罩1631而凹陷。經由以上步驟，可製造於其中該半導體層1603當作通道形成區域之TFT 1670。在本階段之剖面圖係顯示於圖17A中。注意本階段之上視圖係相對至圖20。

接著，熱處理最好以200℃至600℃進行。此處，熱處理在加熱爐中以350℃之氮氣氛圍中，進行1小時。因熱處理之故，原子級的重排係發生在In-Ga-Zn-O為基底之非單晶膜中。因一抑制載子傳輸之扭曲係藉由熱處理而釋放，故施行於此處的熱處理(包含光退火(photo-annealing))係為重要。需注意的是熱處理的時間點並不特別限制，只要在第二In-Ga-Zn-O為基底之非單晶膜形成後被施行即可，且舉例來說，熱處理可在像素電極形成之後而施行之。

更進一步地說，氧自由基處理(oxygen radical treatment)可在暴露之半導體層1603之通道形成區域上而施行。藉由施行氧自由基處裡，TFT可被正常地關閉。更進一步地說，因蝕刻而損壞之半導體層1603可藉由自由基處理而修復。該自由基處理最好施行在O₂ 或N₂ O之氛圍中，最好在含有氧之N₂ 、He或Ar之氛圍中。此外，自由基處理可將Cl₂ 或CF₄ 為所添加之氛圍施行至上述氛圍中。需注意該自由基處理最好在不施加偏壓之狀況下施行。

此外，在第四光蝕刻步驟中，以與源或閘電極層1605a與1605b相同材質而形成之第二終端1622，係留置於端部中。需注意該第二終端1622係電連接至源極電路(包含該源或閘電極層1605a與1605b之源極線路)。

進一步地說，在終端部，該連接電極1620係透過該接觸孔形成於閘絕緣層的方式，而直接連接至在終端部的該第一端部1621。雖未顯示於此，但需注意的是在驅動電路中的薄膜電晶體，源極線路或汲極線路係過上述所提相同之過程而直接連接至該閘電極。

此外，當光阻遮罩有數個厚度(典型來說，兩種厚度)之區域，其藉由多掩遮罩(multi-tone mask)而形成者，光阻遮罩之數目可被減少，其導致製程的簡化與費用的減少。

接著，移除光阻遮罩1631且形成覆蓋在TFT1670上之包含OH基團的氧化矽膜1607a。該包含OH基團之氧化矽膜1607a係藉由使用有機矽烷之CVD法而形成。對於有機矽烷而言，含矽之化合物，例如四乙氧單矽烷(tetraethoxysilane)(TEOS)(化學式：Si(OC₂ H₅ )₄ )、四甲基矽烷(tetramethylsilane)(TMS)(化學式：Si(CH₃ )₄ )、四甲基環四矽氧烷(tetramethylcyclotetrasiloxane)(TMCTS)、八甲基環四矽氧烷(octamethylcyclotetrasiloxane)(OMCTS)、六甲基二矽氮烷(hexamethyldisilazane)(HDMDS)、乙氧基(triethoxysilane)(化學式：SiH(OC₂ H₅ )₃ )或三羥甲矽烷(化學式：SiH(N(CH₃ )₂ )₃ )可被使用。在包含OH基團之氧化矽膜1607a上，形成氮化矽膜1607b。藉由包含OH基團之氧化矽膜1607a與氮化矽膜1607b，一結構其中功能如鈍化膜之氮化矽膜不直接與氧化物半導體膜相接觸之結構係可被採用。換言之，氮化矽膜中的氮所引起的氧化物半導體薄膜中之氮化所造成的阻抗的減少，係可被抑制。更進一步地說，包含OH基團之氧化矽膜係被設置於氮化矽膜與氧化物半導體膜之中間，以使由矽氮化膜之形成所造成的應力可被釋放，且由施加在氧化物半導體之應力所造成的氧化物半導體的加氫(或脫氧)，係可被減少。結論為，減少TFT之臨限電壓的漂移以及維持由增強型電晶體所引起之截止電流之減少的效應係為可能。

接著，進行第五光蝕刻步驟以形成一光阻遮罩，並蝕刻包含OH基團之氧化矽膜1607a與氮化矽膜1607b(此處以下，該包含OH基團之氧化矽膜1607a與該氮化矽膜1607b係集體稱作為保護絕緣薄膜(protective insulating film))，藉此以形成到達源或汲電極層1605b之接觸孔1625。更進一步地說，到達第二終端1622之接觸孔1627及到達連接電極1620之接觸孔1626係於此處藉由蝕刻而形成。在此階段的剖面視圖係顯示於圖17B中。

接著，在移除該光阻遮罩後，係形成一透明之傳導膜。該透明傳導膜係利用氧化銦(In₂ O₃ )、氧化銦合金與氧化錫(In₂ O₃ -SnO₂ ，此處以下被稱為ITO)或該等，以藉由濺鍍法、真空蒸發法或該等而形成。此類物質的蝕刻處理係利用鹽酸底之溶液而進行。然而，因為ITO之蝕刻特別容易留下殘留物，氧化銦和氧化鋅(In₂ O₃ -ZnO)之合金可被使用用以改善蝕刻工法(processability)。

接著，進行第六光蝕刻步驟以形成光阻遮罩，且不需要之部分係藉由蝕刻而移除，藉此以形成一像素電極層1610。

此外，在第六光蝕刻步驟中，儲存電容係以電容線路1608與像素電極層1610，以藉由利用該閘絕緣層1602、該包含OH基團之氧化矽膜1607a及該氮化矽膜1607b為一介電體而組成。

此外，在第六光蝕刻步驟中，因光阻遮罩覆蓋在第一終端與第二終端，而留下之形成在端部之透明傳導膜1628與1629。該透明傳導膜1628與1629被當為電極或連接至FPC之線路。形成在直接連接至該第一終端1621之連接電極1620上的該透明傳導膜1628，係當作一功能如閘極線路之輸入端的連接終端電極。該形成在第二終端1622之透明傳導膜1629，係當作一功能如源極線路之輸入端的連接終端電極。

接著，移除光阻遮罩。此階段的剖面視圖係顯示於圖17C中。注意此階段的上視圖係對應之圖21。

此外，圖22A與22B係個別為一端部之上視圖與剖面視圖，其中一閘極線路設置在本階段中者。圖22A係相對至沿著圖22B中的C1-C2線之剖面視圖。在圖22A中，一形成在保護絕緣薄膜1654上之透明傳導膜1655係連接至功能如一輸入端之終端電極。更進一步地說，於圖22A之端部中，一與閘線路以相同物質組成之第一終端1651以及一與源極線路以相同物質組成之連接電極1653係彼此重疊，以閘絕緣層1652插設於兩者之間，以使該第一終端1651與連接電極1653係透過設置於閘絕緣層1652中之接觸孔而直接地與互相接觸，以在那之間形成傳導。此外，該連接電極1653與該透明傳導膜1655係透過設置於該保護絕緣薄膜1654中之接觸孔而直接互相接觸，以在該處形成傳導。

此外，圖22C與22D分別為其中設置有源極線路之端部的上視圖與剖面視圖。圖22C係相對至圖22D中沿C1-D2線之剖面視圖。在圖22C中，形成在該保護絕緣薄膜1654上之該透明傳導膜1655係連接至功能如輸入端之端電極。更進一步地說，在圖22C的端部中，一電極1656為與閘線路相同之材料所組成，係位於一第二終端1650下方並與其重疊，且該第二終端1650係以該閘絕緣層1652插設於該電極1656與第二終端1650之間而電連接至該源極電路。該電極1656並不電連接至該第二終端1650，且倘若該電極1656之電位能係設定為一不同於第二終端1650之電位能，例如為浮動、GND或0V者，則可形成一用以防止雜訊或靜電之電容。該第二終端1650係透過形成在保護絕緣薄膜1654中的接觸孔，而電連接至該透明傳導膜1655。

多數個閘極線路、源極線路與電容線路係根據像素密度而設置。另在端部中，與該閘極線路相同位能之第一終端、與該源極線路相同位能之第二終端、與該電容線路相同位能之第三終端及該等係以多數而排列。每個終端的數目為適當的且該設置的終端數目可根據practitioner而妥當地決定。

經過這些具有光阻遮罩之六個光蝕刻步驟後，包含其為底閘n通道TFT之TFT 1670的該像素TFT部份以及包含儲存電容之該電容部份係可完成。藉由對應至個別像素而以陣列形式排列的這些像素TFT部分與儲存電容，係形成一像素部，其係導致形成一個用以製造主動式陣列顯示裝置之基板。在此規格中，為求方便起見，這樣的基板被稱作主動式陣列基板(active matrix substrate)。

在製造一主動式陣列液晶顯示裝置的狀況下，一液晶顯示層係設置在主動式陣列基板與設置有反向電極(counter electrode)之反向基板之間，且該主動式陣列基板與該反向陣列基板係固定於彼此。需注意的是，一正常電極其電連接至設置在該反向基板上之反向電極者，係設置在該主動式陣列基板上。一電連接至該正常電極之第四終端，係設置於該端部中。該第四終端係用以設定該正常電極為固定電位能例如GND或0V之一終端。

更進近一步地說，本發明之實施例並不限制於圖21中之像素結構，且不同於圖21之範例的上視圖係顯示於圖23。圖23顯示一範例，其中不設置有電容電路，且像素電極與一相鄰之像素的閘線路重疊，並以保護絕緣薄膜與閘絕緣層插設於兩者之間，而形成一儲存電容。在該狀況中，連接至該電容線路之電容線路與該第三終端可被省略。需注意在圖23中，相似於圖20之部份係以相同之參照數字標註。

在該主動式陣列液晶顯示裝置中，一顯示圖樣(pattern)係藉由驅動利用像素電極排列於陣列中而形成於該螢幕上。特殊的是，電壓係被施加在所選擇之像素電極以及對應至該像素電極之反向電極之間，藉此進行排列在該像素電極與反向電極之間的液晶顯示層之光學模數(optical modulation)。此光學模數係被一觀察者理解為一顯示圖樣。

在顯示移動影像中，一液晶顯示裝置具有一問題為液晶分子本身之長反應時間係導致殘像或移動影像的模糊。為了改善液晶顯示裝置之移動影像特性，一稱為黑插入(black insertion)之方法係為導入，其中黑色係於每個訊框週期(frame period)顯示於整個螢幕上。

更進一步地說，有另外一個所謂的雙重-訊框率驅動(double-frame rate driving)之驅動技術。在雙重-訊框率驅動中，一垂直同步頻率被設置以1.5倍多或2倍多，藉此改善移動影像特性。

此外，為了改善液晶顯示裝置的移動影像之特性，也有以下之驅動技術：一表面光源係利用多數個LED(發光二極體)光源或多數個EL光源為背景而形成，且形成表面光源之每個光源係個別地於訊框週期中以脈衝法而驅動。如該表面光源，三或更多種LED可被使用，或發白光之LED可被使用。因為多數個LED可個別地受控制，LED發光的時間點係可與液晶層進行之光模數的時間點同步。當使用驅動技術時，LED可被部分地關閉，其會導致能量消耗降低之有利的影響，特別是在顯示影像之黑影區比例為高的狀況下。

當結合這些驅動法時，該液晶顯示裝置的顯像特性例如移動影像之特性，相較於傳統液晶顯示裝置之影像，係可被改善。

在本實施例中所取得之形成顯示裝置的像素之n通道電晶體，係包含通道形成區域中之一In-Ga-Zn-O為基底之非單晶膜並具有絕佳之動態特性，以相似方法以形成閘行驅動電路或源行驅動電路之反相電路中的電晶體，且可與上述提及之驅動技術結合者。此外，如上個實施例所說明，一包含OH基團之氧化矽膜與氮化矽膜係依序形成在氧化物半導體膜上，以使達成因OH基團而造成之氧化物半導體膜中懸掛鍵的終結，以及由於氧化物半導體膜中之氧氣空洞所造成之阻抗減少之預防。其結果為，係可能減少TFT之臨限電壓的漂移以及維持因提昇電晶體所導致之截止電流減少之效應。更進一步地說，因為氧化物半導體膜使用為通道形成區域之TFT，比之非晶矽使用為通道形成區域之TFT，具有較佳的電子特性，例如遷移率，所以TFT於該區域中所佔據之區域係可被減少而不造成性能的降級。

此外，在製造發光顯示裝置的狀況中，因為有機發光元件的一個電極(亦稱作陰極)係設定為低功率供應位能例如GND或0V，一用以設定陰極至低功率供應位能例如GND或0V之第五終端，係設置在端部。更進一步地說，在製造發光顯示裝置的狀況中，一電源供應行係設置在源行電路或閘行電路之外。於是，一電連接至該電源供應行之第六終端係設置於端部。

(實施例4)

在本實施例中，係顯示發光顯示裝置之範例。此處，如包含於顯示裝置之顯像元件，係描述利用電致發光之發光元件。利用電致發光之發光元件係藉由一發光物質為有機化合物或無機化合物而為一般性地分別之。一般而言，前者被稱之為有機EL元件，而後者被稱之為無機EL元件。

在有機EL元件中，藉由施加電壓至發光元件，電子與電洞係自一對電極中，分開地注入一含有發光有機化合物之層中，且因此電流流動。之後，藉由這些載體(電子與電洞)的重新結合，發光有機化合物變為激發態(excited state)，而當該激發態變回基態時，發射出光線。因為這樣的機制，這樣的發光元件被稱之為電流激發發光元件(current-excitation light emitting element)。

無機EL元件係取決在其元件結構而分類為分散型(dispersion-type)無機EL元件與薄膜型(thin-film-type)無機EL元件。該分散型無機EL元件具有一發光層其中發光物質之粒子係分散於黏結劑中。它的發光機制係利用供子級(donor level)與受子級(acceptor level)之供子與受子重組型式(donor-acceptor recombination type)發光機制。該薄膜無機EL元件係具有一結構，其中發光層被設置於介電層之中間，且該設置於介電層中間之發光層係更進一步地設置於電極之間。其發光機制係為利用內殼電子過渡金屬離子之局部型發光。需注意此觸之說明係利用一有機EL元件而為一發光元件。

圖24顯示一像素結構之範例。

說明介紹了適用之結構與像素的操作。此處，顯示了利用一n通道TFT其中氧化物半導體膜(In-Ga-Zn-O為基底之非單晶膜)被用以為通道形成區域之範例。

圖24中之像素6400包含TFT 6401、TFT6402及發光元件6403。TFT 6401之閘端係連接至閘行6406，TFT 6401之第一終端係連接至源行6405，以及TFT 6401之第二終端係連接至TFT 6402之閘行。TFT 6402之第一終端係連接至電源供應行6407，且TFT 6402之第二終端係連接至發光元件6403之第一電極(像素電極)。該發光元件6403之第二電極係對應至一普通電極6408。該普通電極6408係電連接至一形成於相同基板上之普通電位行。

需注意該發光元件6403(普通電極6408)之第二電極係設定至低功率供應電位能。需注意的是，低功率供應電位能為基於高功率供應電位能係設定至該電源供應行6407而滿足該低功率供應電位能<高功率供應電位能之電位能。如該低功率供應電位能、GND、0V或該等可被應用。每個電位能係被調整以使介於高功率電位能與低功率電位能之電位能差係高於或等於先前該發光元件6403之臨限電壓，因為介於高功率電位能與低功率電位能之電位能差係施加至該發光元件6403，以使電流流入該發光元件6403以使發光。

接著，發光元件之結構將參照圖25A至25C而介紹。在圖25A至25C中的TFT 7001、7011與7021可被以相似於上實施例所顯示之TFT而製造，且為高可靠度之TFT每個包含如一半導體層般之In-Ga-Zn-O為基底之非單晶膜。

為以提取光，至少有一個陽極和陰極的發光元件必須透明。接著，TFT與發光元件係形成於基板上。有數個發光元件，具有上發光結構其中光發射係透過一側相反於該基板側邊之表面而提取之，具有下發光結構其中光發射係透過該基板側邊而提取之，以及具有其中光發射係透過相反於該基板側及相反於基板側之表面的側表面而提取光。參照圖24而說明之像素結構可被應用至任何具有發光結構之發光元件。

具有上發光結構之發光元件係參照圖25A而說明。

圖25A顯示一像素之剖面視圖，在該狀況中，TFT7001係為n型TFT且發自發光元件7002之光係發射至一陽極7005側(經過陽極7005)。在圖25A中，一發光元件7002之陰極7003係電連接至TFT7001。一發光層7004與該陽極7005係以此順序堆疊於該陰極7003之上。該陰極7003可利用多種只要其具有低功函數與反射光線之導電材料而加以形成。舉例來說，Ca、Al、CaF、MgAg、AlLi或該等為佳。之後，該發光層7004可利用非單層即多數層之堆疊。當該發光層7004係使用多數層而形成時，該發光層7004係藉由堆疊電子注射層、電子遷移層、發光層、電動遷移層及電動注射層依此順序而形成於陰極7003上。需注意並非必須形成這些所有層。該陽極7005係利用光傳送傳導物質而形成。如該光傳送傳導膜，可使用之光傳送傳導物質，例如含鎢氧化銦，氧化銦氧化鋅含氧化鎢，氧化伊杜姆含二氧化鈦，鹽爪含鈦氧化錫，氧化銦錫氧化物(以下簡稱ITO)薄膜，銦氧化鋅，或氧化矽為所添加之銦錫氧化物。

陰極7003與陽極7005所包夾該發光層7004之區域，係對應至發光元件7002。在圖25A的狀況中，發自發光元件7002之光線係依箭頭所指而發射至陰極7005。

接著，一具有下發光結構之發光元件，係參照圖25B而說明。圖25B顯示一像素之剖面視圖，在該狀況中，TFT 7011係為一n型薄膜電晶體且發自發光元件7012之光係射至陰極7013側(穿過陰極7013)。在圖25B中，發光元件7012之陰極7013係形成於電連接至TFT7011之光傳送傳導膜7017上。發光層7014與陽極層7015係依此順序堆疊於陰極7013之上。需注意的是，在該狀況中陽極7015具有光傳送特性，一用以反射或屏蔽光之阻擋薄膜7016可形成用以遮蔽陽極。該陰極7013可利用多種只要其具有相似於圖25A之低功函數之導電材料而加以形成。需注意陰極7013之厚度係被設定以使光於該處被傳送(最好為5nm至30nm)。舉例來說，依其厚度為20nm之鋁薄膜可使用而為該陰極7013。接著，發光層7014可利用非單層即相四於圖25A之多數層的堆疊層而形成。雖然陽極7015不需傳送光線，但光傳送傳導材質可使用以形成相似於圖25A之陰極7015。舉例來說，該阻擋薄膜7016可使用反射光線等的金屬而形成；然而，它不侷限於金屬薄膜。舉例來說，樹脂或黑色顏料為所添加者等可被利用。

一區域其中該陰極7013與該陽極7015為包夾該發光層7014至中間者，係對應於該發光元件7012。在圖25B所示之像素的狀況下，發自該發光元件7012之光係依箭頭所示而發射至該陰極7013側。

一具有雙發射結構之發光元件係參照圖25C而說明。在圖25C中，發光元件7022之陰極7023係形成在電連接至TFT7021之光傳送傳導膜7027上。一發光層7024與一陽極7025係依此順序堆疊於陽極7023上。該陰極7023可利用多種只要其具有類似於圖25A中之低功函數而加以形成。需注意厚度係設定為以使光線於該處穿透。舉例來說，具有厚度20nm之鋁薄膜可被使用而為該陰極7023。之後，該發光層7024可以利用非單層即相似於圖25A之多數層的堆疊層而形成。一發光傳導物質如圖25A之狀況，可用以形成該陽極7025。

陰極7023、發光層7024與陽極7025彼此重疊的部分係對應至該發光元件7022。如圖25C所示之像素狀況下，發射自該發光元件7022之光係以如箭頭所指般被射至該陽極7025側與該陰極7023側。

需注意雖然此處所說明之有機EL元件為一發光元件，但無機EL元件亦可被用為發光元件。

接著，一發光顯示面板(亦稱之為發光面板)之外觀與剖面係參照圖26A與26B，以對應於顯示裝置之一個模式而說明。圖26A為一面板之上視圖，其中形成於基板上之TFT與發光元件係以密封物質密封於第一基版與第二基板之間。圖26B係對應至沿著圖26A中之H-I線之剖面圖。

密封物質4505係設置使圍繞像素部4502、源行驅動電路4503a、源行驅動電路4503b、閘行驅動電路4504a與閘行驅動電路4504b，且以上所述皆設置於第一基板4501之上。此外，第二基板4506係設置在像素部4502、源行驅動電路4503a、源行驅動電路4503b、閘行驅動電路4504a與閘行驅動電路4504b之上。因此，像素部4502、源行驅動電路4503a、源行驅動電路4503b、閘行驅動電路4504a與閘行驅動電路4504b係藉由第一基板4501、密封物質4505與第二基板4506，以填充物4507而密封。在本項方法中，包裝(封裝)最好使用具有高密閉且造成少漏氣之保護薄膜(複合薄膜或紫外光固化樹脂等)或保護物質而進行，為了防止暴露至外部空氣。

進一步地說，設置在該第一基板4501上之像素部4502、源行驅動電路4503a、源行驅動電路4503b、閘行驅動電路4504a與閘行驅動電路4504b，每個接具有多數個TFT。圖26B顯示包含於該像素部4502之TFT 4510以及包含於該源行驅動電路4503a之TFT4509，而為範例。

說明於上實施例包含In-Ga-Zn-O為基底之非單晶膜之TFT，可應用至TFT 4509與TFT 4510。

此外，參照標註4511係對應至發光元件。第一電極層4517其為包含於該發光元件4511之像素電極者，係電連接至TFT 4510之源電極層或汲電極層。需注意在本實施例中之發光元件4511的結構，係為第一電極層4517、電致發光層4512與第二電極層4513之堆疊層結構。然而，該並不僅限於本實施例中所示之結構。該發光元件4511之結構可依發自發光元件4511之光的方向或該等，而適當地改變。

一分隔牆4520係使用有機樹脂薄膜、無機絕緣薄膜或有機聚矽氧烷而形成。該分隔牆4520特別適合利用光感物質形成以在第一電極層4517上具有開口部，以使該開口部之側牆係形成一具有連續曲率之傾斜表面。

該電致發光層4512可利用非單層即多數個堆疊層而形成。

保護薄膜可形成於該第二電極層4513上，且該分隔牆係為了防止氧、氫、濕氣或二氧化碳等進入至發光元件4511中。氮化矽膜、氮氧化矽膜或DLC(類碳鑽)薄膜等可形成而為該保護薄膜。

此外，各種不同之訊號與電位能施加至該源行驅動電路4503a、該源行驅動電路4503b、該閘行驅動電路4504a、該閘行驅動電路4504b，且該相素部份係為自FPC 4518a與FPC 4518b所供給。

在本實施例中，一連接端部電極4515係由相同於包含於發光元件4511中之該第一電極層4517之傳導膜所組成。一連接端部電極4516係由相同於包含於TFT 4509與TFT 4510中之源電極層與汲電極層之傳導膜所組成。

該連接端部電極4515係電連接至包含於包含於FPC 4518a之端部，以非等向性之傳導膜4519插設於兩者之間。

如位在發自發光元件4511之光方向上的第二基板4506需具有光傳遞特性。在該狀況中，係使用光傳遞物質例如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜。

進一步地說該填充物4507，插入性氣體例如氮氣或氬氣可被使用，亦可使用紫外光固化樹脂或熱固化樹脂例如PVC(聚氯乙烯)、聚酰亞胺、環氧樹脂、丙烯酸矽樹脂、聚乙烯醇、PVB(縮丁醛乙烯)或EVA(醋酸乙烯酯)。本實施例使用氮氣為填充物。

更進一步地說，假如有需要，光學薄膜例如偏光鏡、圓形偏光鏡(包含橢圓偏光鏡)、緩凝劑板(四分之一波板、半波板)與彩色濾鏡等可適當地設置在該發光元件之發光表面。進一步地說，該偏光鏡或該圓形偏光鏡可以一防反射膜(anti-reflection film)而設置。舉例來說，防眩光處理可藉由反射光係於不平坦的表面漫射而進行，用以減少眩光。

藉由利用一單晶半導體薄膜或一多晶半導體薄膜而形成在一分開準備之驅動電路可如該源行驅動電路4503a、該源行驅動電路4503b、該閘行驅動電路4504a或該閘行驅動電路4504b般被固定。或者，單只源行驅動電路、單只部分的源行驅動電路、單只閘行驅動動電路或單只部分的閘行驅動電路可分開形成並固定。本實施例並不侷限於圖26A與圖26B所示之結構。

根據先前步驟，可製造一發光顯示元件(顯示面板)。須注意在本實施例中所得之形成一顯示裝置像素的n通道電晶體中，一In-Ga-Zn-O為基底之非單晶膜係使用以通道形成區域且該n通道電晶體具有絕佳之動態特性，該特性相似於形成閘行驅動電路或源行驅動電路之反相電路中的電晶體。此外，如上實施例中所述，包含OH基團的氧化矽膜及氮化矽膜係依序形成於氧化物半導體膜上，以使達成終止氧化物半導體膜因OH基團所造成之懸掛鍵以及避免因在氧化物半導體膜中的氧氣空洞而減少阻抗。結果為，減少TFT的臨限電壓之漂移以及維持由增強型電晶體所引起之截止電流的減少效應，係為可能。進一步地說，因其中使用氧化物半導體膜為通道形成區域之TFT，比之其中使用非晶矽為通道形成區域之TFT，具有較佳電子特性，在電路中由TFT所佔據之區域可減少而不降低性能表現。

在本實施例中須注意，每個圖中所說明之內容可自由地以不同實施例所說明的任何內容，作適當地組合或替換。

(實施例5)

在本實施例中，一電子紙之範例係顯示為上述之實施例結構為所應用之顯示裝置。

圖29顯示主動矩陣式電子紙而為一顯示裝置之範例。TFT 581係為一包含以In-Ga-Zn-O為基底之非單晶膜為氧化物半導體層之高度可靠的TFT，且可以相似於實施例4所示之方法製造。此外，包含OH基團之氧化係薄膜583及氮化矽膜584係在形成驅動電路之TFT中，依序形成於氧化物半導體膜上，以使達成終止氧化物半導體膜因OH基團所造成之懸掛鍵以及避免因在氧化物半導體膜中的氧氣空洞而減少阻抗。

圖29中之電子紙係利用一扭球顯示系統(twisting ball system)之顯示裝置範例。該扭球顯示系統係指一方法，其中每個塗上黑與白之球型粒子為設置在介於第一電極層與第二電極層之間，該電極層為用作顯示元件之電極層，且位能差係在第一電極層與第二電極層之間產生，用以控制球形粒子的導向，以進行顯像。

TFT 581為具有底閘結構之TFT，且源電極層或及其汲電極層於形成絕緣層585之開口處與第一電極層587接觸，藉此TFT 587係電連接至第一電極層587。介於第一電極層587與第二電極層588之間係設置有每個具有黑色區域590a與白色區域590b之球形粒子589，以及在該黑色區域590a與白色區域590b四周、充滿液體之孔穴594。位在該球形粒子589四周之空間係以如樹脂(見圖29)之填充物595而填充。本實施例中，該第一電極層587係對應至像素電極，且該第二電極層588係對應至普通電極。該第二電極層588在與形成TFT相同之基板580上，係電連接至普通電位行。進一步地說，基板596係設置於該第二電極層588之上。

進一步地說，除了該扭球外，電子元件亦可被使用。以具有直徑大約10μm至200μm，其中透明液體、帶正電之白色微粒及帶負電之黑色微粒而封裝之微型膠囊，係被使用。在設置於第一電極層與第二電極層之間的微型膠囊，當電場係藉由第一電極層與第二電極層所施加時，該白色微粒與該黑色微粒係移動至相反側，以使顯示白或黑。利用此原理之顯示元件為電泳(electrophoretic)顯示元件且一般稱之為電子紙(electronic paper)。該電泳顯示元件具有比液晶顯示元件更高之反射性，且因此不需要輔助光，能量消耗低，且顯示部可被辨認為暗區(dim place)。此外，甚至當電源不供應至該顯示部時，可保持曾被顯示過之影像。於是，顯示影像可被儲存即便是具有顯示功能之半導體裝置(其可簡單指為一顯示裝置或一設置有顯示裝置之半導體裝置)被置於距電波源遠處。

透過本步驟，可製造高可靠之電子紙。

注意在本實施例中，每個圖中所說明之內容可自由地以不同實施例所說明的任何內容，作適當地組合或替換。

(實施例6)

本實施例中，係顯示電子裝置之範例，包含以上實施例中所說明之顯示裝置。

圖27A顯示一種可攜式遊戲機(portable game machine)，包含殼體9630、顯示部9631、揚聲器9633、操作按鍵9635、連接端部9636與錄製媒體讀取部9672等。如圖27A所示之可攜式遊戲機可具有讀取程式或儲存於錄製媒體中之資料以顯示於該顯示部之功能，以及藉由無線通訊與另外的可攜式遊戲機分享資訊之功能等。須注意圖27A所示之可攜式遊戲機並不侷限於僅具有這些功能，而可具有多種功能。

圖27B顯示一種數位相機(digital camera)，包含殼體9630、顯示部9631、操作鍵盤9635、連接端部9636、快門按鍵9676與影像接收部9677等。如圖27B所示之具有電視接收功能的數位相機可具有以下功能：拍攝靜止或移動影像之功能；自動或手動調整拍攝之影像的功能；儲存拍攝的影像或獲得自天線的資訊之功能；可獲得來自天線之各種形式資料的功能；顯示所拍攝之影像或獲得自天線之資料至該顯示部之功能。須注意圖27B所示之具有電視接收功能的數位相機並不侷限於僅具有這些功能，而可具有多種功能。

圖27C顯示一種電視接收器(television receiver)，包含殼體9630、顯示部9631、揚聲器9633、操作鍵盤9635與連接端部9636等。如圖27C所示之電視接收器可具有以下功能：處理作為電視傳播波動轉換為影像訊號之功能；處理轉換影像訊號為適合顯示之訊號的功能；以及轉換影像訊號的幀頻(frame frequency)之功能。須注意圖27C所示之電視接收器並不侷限於僅具有這些功能，而可具有多種功能。

圖28A顯示一種電腦，包含殼體9630、顯示部9631、揚聲器9633、操作鍵盤9635與連接端部9636、指向裝置9681與外連接埠9680等。如圖28A所示之電腦可具有以下功能：於顯示部上顯示各種形式的資訊(例如：靜止影像、移動影像與文件影像)之功能；藉由各種不同的軟體(程式)控制運算功能；通訊功能例如無線通訊或有線通訊；藉由使用通訊功能連結各種不同的電腦網路的功能。須注意圖28A所示之電視接收器並不侷限於僅具有這些功能，而可具有多種功能。

接著，圖28B顯示一種手機，包含殼體9630、顯示部9631、揚聲器9633、操作鍵盤9635與麥克風9638等。如圖28B所示之手機可具有以下功能：於顯示部上顯示各種形式的資訊(例如：靜止影像、移動影像與文件影像)之功能；於顯示部上顯示日曆、日期與時間等的功能；操作或編輯顯示於顯示部上之資訊的功能以及藉由各種不同的軟體(程式)控制運算的功能。須注意圖28B所示之手機並不侷限於僅具有這些功能，而可具有多種功能。

本實施例中所述之電子裝置中，每個皆包含顯示裝置，在上述實施例中所描述為用以顯示資訊之顯示部。換言之，如一在反相電路中用以形成閘行驅動電路或源行驅動電路之電晶體，In-Ga-Zn-O為基底之非單晶膜係使用以通道形成區域，且該電晶體具有極佳之動態特性。此外，如上實施力所述，包含OH基團之氧化係薄膜及氮化矽膜係依序形成於氧化物半導體膜上，以使達成終止氧化物半導體膜因OH基團所造成之懸掛鍵以及避免因在氧化物半導體膜中的氧氣空洞而減少阻抗。結果為，減少TFT的臨限電壓之漂移以及維持由增強型電晶體所引起之截止電流的減少效應，係為可能。進一步地說，因其中使用氧化物半導體膜為通道形成區域之TFT，比之其中使用非晶矽為通道形成區域之TFT，具有較佳電子特性例如遷移率，在電路中由TFT所佔據之區域可減少而不降低性能表現。

本應用係根據日本專利申請序號2008-281449，歸檔於2008年12月31號之全部內容，係於此處合倂引證。

100．．．基板

101．．．源行驅動電路

102．．．閘行驅動電路

103．．．像素部

104．．．撓性印刷電路

105．．．電路

110．．．虛線框

170．．．TFT

201．．．時脈訊號位準位移器

202．．．啟動脈衝訊號位準位移器

203．．．脈衝輸出電路

204．．．NAND電路

205．．．緩衝器

206．．．取樣開關

251．．．位移暫存器

300．．．脈衝輸出電路

301．．．開關

302．．．反相電路

303．．．反相電路

304．．．開關

305．．．反相電路

331．．．脈衝輸出電路

332．．．脈衝輸出電路

350．．．虛線

351．．．TFT

352．．．TFT

353．．．TFT

354．．．TFT

355．．．TFT

356．．．TFT

357．．．TFT

358．．．TFT

359．．．線路

360．．．線路

580．．．基板

581．．．TFT

583．．．氧化係薄膜

584．．．氮化矽膜

585．．．絕緣層

587．．．電極層

588．．．電極層

589．．．球型粒子

590a．．．黑色區域

590b．．．白色區域

594．．．孔穴

595．．．填充物

596．．．基板

601．．．TFT

602．．．TFT

603．．．TFT

604．．．TFT

605．．．電容

606．．．TFT

607．．．TFT

608．．．TFT

609．．．TFT

610．．．電容

611．．．TFT

612．．．TFT

613．．．TFT

614．．．TFT

615．．．電容

616．．．TFT

617．．．TFT

618．．．TFT

619．．．TFT

620．．．電容

621．．．TFT

622．．．TFT

623．．．TFT

624．．．TFT

625．．．電容

626．．．TFT

627．．．TFT

628．．．TFT

629．．．TFT

630．．．電容

631．．．TFT

632．．．TFT

633．．．TFT

634．．．TFT

635．．．電容

636．．．TFT

637．．．TFT

638．．．TFT

639．．．TFT

640．．．電容

641．．．TFT

642．．．TFT

643．．．TFT

644．．．TFT

645．．．電容

646．．．TFT

647．．．TFT

648．．．TFT

649．．．TFT

650．．．電容

651．．．TFT

652．．．TFT

653．．．TFT

654．．．TFT

655．．．電容

701．．．TFT

702．．．TFT

703．．．TFT

704．．．TFT

705．．．TFT

706．．．TFT

707．．．電容

711．．．TFT

712．．．TFT

7131．．．TFT

714．．．TFT

715．．．電容

716．．．TFT

717．．．TFT

718．．．TFT

719．．．TFT

720．．．電容

721．．．TFT

722．．．TFT

723．．．TFT

724．．．TFT

725．．．電容

726．．．TFT

727．．．TFT

728．．．TFT

729．．．TFT

730．．．電容

731．．．TFT

751．．．時脈訊號位準位移器

752．．．啟動脈衝位準位移器

753．．．脈衝輸出電路

754．．．NAND電路

755．．．緩衝器

781．．．位移暫存器

801．．．電源供應行

802．．．電源供應行

803．．．控制訊號行

804．．．控制訊號行

805．．．控制訊號行

806．．．氧化物半導體膜

807．．．線路層

808．．．線路層

809．．．接觸孔

900．．．基板

901．．．閘電極

902．．．閘電極

903．．．閘絕緣層

904．．．接觸孔

905．．．氧化物半導體膜

906．．．n⁺ 層

906a．．．n⁺ 層

906b．．．n⁺ 層

907．．．氧化物半導體膜

908．．．n⁺ 層

908a．．．n⁺ 層

908b．．．n⁺ 層

909．．．線路

912．．．氧化矽膜

913．．．氮化矽膜

1001．．．通道保護層

1002．．．通道保護層

1003．．．氮化矽膜

1101．．．氧化矽膜

1102．．．氮化矽膜

1400．．．脈衝輸出電路

1401．．．反相電路

1402．．．開關

1403．．．電容

1411．．．TFT

1412．．．TFT

1413．．．TFT

1414．．．電容

1415．．．線路

1416．．．線路

1500．．．脈衝輸出電路

1501．．．TFT

1502．．．TFT

1503．．．TFT

1504．．．電容

1505．．．線路

1506．．．線路

1600．．．基板

1601．．．閘電極層

1602．．．閘絕緣層

1603．．．半導體層

1604a．．．n⁺ 層

1604b．．．n⁺ 層

1605a．．．源或汲電極層

1605b．．．源或汲電極層

1607a．．．氧化矽膜

1607b．．．氮化矽膜

1608．．．電容線路

1609．．．氧化物半導體膜

1610．．．像素電極層

1611．．．氧化物半導體膜

1620．．．連接電極

1621．．．端部

1622．．．端部

1625．．．接觸孔

1626．．．接觸孔

1627．．．接觸孔

1628．．．透明傳導膜

1629．．．透明傳導膜

1631．．．光阻遮罩

1632．．．傳導膜

1650．．．端部

1651．．．端部

1652．．．閘絕緣層

1653．．．連接電極

1654．．．保護絕緣薄膜

1655．．．透明傳導膜

1656．．．電極

1670．．．TFT

4501．．．基板

4502．．．像素部

4503a．．．源行驅動電路

4503b．．．源行驅動電路

4504a．．．閘行驅動電路

4504b．．．閘行驅動電路

4505．．．密封物質

4506．．．基板

4507．．．填充物

4509．．．TFT

4510．．．TFT

4511．．．發光元件

4512．．．電致發光層

4513．．．電極層

4515．．．連接端部電極

4516．．．端部電極

4517．．．電極層

4518a．．．FPC

4518b．．．FPC

4519．．．非等向性之傳導膜

4520．．．分隔牆

6400．．．像素

6401．．．TFT

6402．．．TFT

6403．．．發光元件

6405．．．源行

6406．．．閘行

6407．．．電源供應行

6408．．．普通電極

7001．．．TFT

7002．．．發光元件

7003．．．陰極

7004．．．發光層

7005．．．陽極

7011．．．TFT

7012．．．發光元件

7013．．．陰極

7014．．．發光層

7015．．．陽極

7016．．．阻擋薄膜

7017．．．傳導膜

7021．．．TFT

7022．．．發光元件

7023．．．陰極

7024．．．發光層

7025．．．陽極

7027．．．傳導膜

9630．．．殼體

9631．．．顯示部

9633．．．揚聲器

9635．．．操作鍵盤

9636．．．連接端部

9638．．．麥克風

9672．．．錄製媒體讀取部

9676．．．快門按鍵

9677．．．影像接收部

9680．．．外連接埠

9681．．．指向裝置

在所附之圖式中，

圖1為說明實施例1之圖；

圖2為說明實施例1之圖；

圖3A與3B為說明實施例1之圖；

圖4為說明實施例1之圖；

圖5A至5D之每個為說明實施例1之圖；

圖6A至6C之每個為說明實施例1之圖；

圖7為說明實施例1之圖；

圖8為說明實施例1之圖；

圖9A與9B之每個為說明實施例1之圖；

圖10A與10B之每個為說明實施例1之圖；

圖11A與11B之每個為說明實施例1之圖；

圖12A至12C為說明實施例1之圖；

圖13A至13D為說明實施例1之圖；

圖14A至14D為說明實施例2之圖；

圖15A與15B為說明實施例2之圖；

圖16A至16C為說明實施例3之圖；

圖17A至17C為說明實施例3之圖；

圖18為說明實施例3之圖；

圖19為說明實施例3之圖；

圖20為說明實施例3之圖；

圖21為說明實施例3之圖；

圖22A至22D之每個為說明實施例3之圖；

圖23為說明實施例3之圖；

圖24為說明實施例4之圖；

圖25A至25C為說明實施例4之圖；

圖26A與26B為說明實施例4之圖；

圖27A至27C之每個為說明實施例6之圖；

圖28A與28B之每個為說明實施例6之圖；且

圖29為說明實施例5之圖。