JP2012199527A5 - 半導体装置の作製方法 - Google Patents

Claims (6)

1. 基板上に、第１の絶縁膜、酸化物半導体膜、第２の絶縁膜の順に形成し、
   前記第２の絶縁膜、前記酸化物半導体膜、及び前記第１の絶縁膜の素子分離領域をエッチングすることにより、前記第１の絶縁膜に素子分離溝を形成し、
   前記第２の絶縁膜及び前記素子分離溝上に、第３の絶縁膜を形成し、
   前記第３の絶縁膜に平坦化処理を行うことにより、前記第２の絶縁膜を露出させるとともに、前記素子分離溝に前記第３の絶縁膜を埋め込み、
   前記第２の絶縁膜をエッチングすることにより、前記酸化物半導体膜を露出させ、
   前記第３の絶縁膜及び露出した前記酸化物半導体膜上にゲート絶縁膜を形成し、
   前記ゲート絶縁膜上にゲート電極を形成し、
   前記ゲート電極をマスクとして、前記酸化物半導体膜に第１の濃度となるようにドーパントを添加することで、前記酸化物半導体膜に第１のドーパントを含む領域を形成し、
   前記ゲート電極の側面にサイドウォール絶縁膜を形成し、
   前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして、第２の濃度となるように前記ドーパントを添加することにより、前記酸化物半導体膜に第２のドーパントを含む領域を形成し、
   前記第３の絶縁膜及び前記第２のドーパントを含む領域と接するように、ソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
2. 請求項１において、
   前記ソース電極又はドレイン電極は、第１の導電膜及び第２の導電膜を有し、
   前記第１の導電膜は、前記サイドウォール絶縁膜に接することを特徴とする半導体装置の作製方法。
3. 請求項２において、
   前記第１の導電膜の膜厚は、前記第２の導電膜の膜厚よりも薄いことを特徴とする半導体装置の作製方法。
4. 請求項１乃至３のいずれか一において、
   前記第１の絶縁膜として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イットリウムのいずれか一又は複数を用いることを特徴とする半導体装置の作製方法。
5. 請求項１乃至４のいずれか一において、
   前記第３の絶縁膜として、酸化アルミニウムを用いることを特徴とする半導体装置の作製方法。
6. 請求項１乃至５のいずれか一において、
   前記酸化物半導体膜として、Ｉｎ、Ｇａ、Ｓｎ、及びＺｎから選ばれた一種以上の元素を含む金属酸化物を用いることを特徴とする半導体装置の作製方法。