JP2013098214A5 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013098214A5 JP2013098214A5 JP2011237030A JP2011237030A JP2013098214A5 JP 2013098214 A5 JP2013098214 A5 JP 2013098214A5 JP 2011237030 A JP2011237030 A JP 2011237030A JP 2011237030 A JP2011237030 A JP 2011237030A JP 2013098214 A5 JP2013098214 A5 JP 2013098214A5
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- insulating film
- forming
- covering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title description 3
- 238000000034 method Methods 0.000 claims description 23
- 239000011241 protective layer Substances 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims 4
- 239000010937 tungsten Substances 0.000 claims 4
- 239000012212 insulator Substances 0.000 claims 3
- 239000002184 metal Substances 0.000 claims 3
- 229910052751 metal Inorganic materials 0.000 claims 3
- 239000000463 material Substances 0.000 claims 2
- 239000007769 metal material Substances 0.000 claims 2
- 229910021332 silicide Inorganic materials 0.000 claims 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 2
- -1 tungsten nitride Chemical class 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000005669 field effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 1
Description
本発明の半導体装置の製造方法は、半導体装置の第１及び第２の電極を覆う保護層を形成し、
前記保護層の上、並びに前記第１及び第２の電極間に補償膜を形成し、
前記保護層の上の補償膜を除去し、
前記第１の電極及び前記第２の電極を覆う前記保護層を除去する方法である。
または、第１の絶縁膜を覆う半導体装置の第１の電極を形成し、
第２の絶縁膜を覆う前記半導体装置の第２の電極を形成し、
前記第１及び第２の電極を覆う保護層を形成し、
前記保護層の上、並びに前記第１及び第２の電極間に補償膜を形成し、
前記保護層の上の前記補償膜を除去し、
前記第１の電極及び前記第２の電極を覆う前記保護層を除去し、
前記第１の電極、前記補償膜及び前記第２の電極と接触する配線を形成する方法である。
または、第１の絶縁膜を覆う半導体装置の第１の電極を形成し、
第２の絶縁膜を覆う前記半導体装置の第２の電極を形成し、
前記第１及び第２の電極を覆い、前記第１及び第２の電極間に埋設される補償膜を形成し、
前記第１及び第２の電極を覆う前記補償膜を除去し、
前記第１の電極、前記補償膜及び前記第２の電極と接触する配線を形成する方法である。
前記保護層の上、並びに前記第１及び第２の電極間に補償膜を形成し、
前記保護層の上の補償膜を除去し、
前記第１の電極及び前記第２の電極を覆う前記保護層を除去する方法である。
または、第１の絶縁膜を覆う半導体装置の第１の電極を形成し、
第２の絶縁膜を覆う前記半導体装置の第２の電極を形成し、
前記第１及び第２の電極を覆う保護層を形成し、
前記保護層の上、並びに前記第１及び第２の電極間に補償膜を形成し、
前記保護層の上の前記補償膜を除去し、
前記第１の電極及び前記第２の電極を覆う前記保護層を除去し、
前記第１の電極、前記補償膜及び前記第２の電極と接触する配線を形成する方法である。
または、第１の絶縁膜を覆う半導体装置の第１の電極を形成し、
第２の絶縁膜を覆う前記半導体装置の第２の電極を形成し、
前記第１及び第２の電極を覆い、前記第１及び第２の電極間に埋設される補償膜を形成し、
前記第１及び第２の電極を覆う前記補償膜を除去し、
前記第１の電極、前記補償膜及び前記第２の電極と接触する配線を形成する方法である。
上記のような半導体装置の製造方法では、第１の電極及び第２の電極の上面と、第１の電極と第２の電極との隙間で露出していた半導体基板の主面との段差が補償膜によって低減される。そのため、分離して配置された第１の電極と第２の電極とを接続する配線のカバレッジが改善される。
Claims (20)
- 半導体装置の第１及び第２の電極を覆う保護層を形成し、
前記保護層の上、並びに前記第１及び第２の電極間に補償膜を形成し、
前記保護層の上の補償膜を除去し、
前記第１の電極及び前記第２の電極を覆う前記保護層を除去する方法。 - 前記第１の電極は第１のトランジスタのゲート電極であり、
前記第２の電極は第２のトランジスタのゲート電極であり、
前記第１のトランジスタと前記第２のトランジスタとは導電型が逆極性の電界効果トランジスタである請求項１記載の方法。 - 前記補償膜は、導体である請求項１記載の方法。
- 前記補償膜は、シリコンを含む膜である請求項１記載の方法。
- 第１の絶縁膜を覆う前記第１の電極を形成し、
第２の絶縁膜を覆う前記第２の電極を形成する請求項１記載の方法。 - 前記第１の絶縁膜と前記第２の絶縁膜とが異なる材料である請求項５記載の方法。
- 前記第１の絶縁膜及び前記第２の絶縁膜は、絶縁体から成るＨｉｇｈ−ｋ絶縁膜である請求項５記載の方法。
- 前記第１の電極と前記第２の電極とが異なる材料である請求項１記載の方法。
- 前記第１の絶縁膜と前記第２の絶縁膜とが異なる膜厚である請求項１記載の方法。
- 前記第１の電極及び前記第２の電極は、トランジスタのゲート電極であり、前記ゲート電極は金属材料を用いたメタルゲートである請求項１に記載の方法。
- 前記第１の電極及び前記第２の電極は、金属材料から成る膜の上にシリコンを含む膜が積み重ねられた積層膜である請求項１記載の方法。
- 前記第１の電極、前記補償膜及び前記第２の電極を覆う配線をさらに形成する請求項１記載の方法。
- 前記配線は、金属シリサイド膜を含む請求項１２記載の方法。
- 前記配線は、タングステン、窒化タングステン、またはそれらを組み合わせた積層構造を含む請求項１２記載の方法。
- 第１の絶縁膜を覆う半導体装置の第１の電極を形成し、
第２の絶縁膜を覆う前記半導体装置の第２の電極を形成し、
前記第１及び第２の電極を覆う保護層を形成し、
前記保護層の上、並びに前記第１及び第２の電極間に補償膜を形成し、
前記保護層の上の前記補償膜を除去し、
前記第１の電極及び前記第２の電極を覆う前記保護層を除去し、
前記第１の電極、前記補償膜及び前記第２の電極と接触する配線を形成する方法。 - 前記第１の絶縁膜及び前記第２の絶縁膜は、絶縁体から成るＨｉｇｈ−ｋ絶縁膜である請求項１５記載の方法。
- 第１の絶縁膜を覆う半導体装置の第１の電極を形成し、
第２の絶縁膜を覆う前記半導体装置の第２の電極を形成し、
前記第１及び第２の電極を覆い、前記第１及び第２の電極間に埋設される補償膜を形成し、
前記第１及び第２の電極を覆う前記補償膜を除去し、
前記第１の電極、前記補償膜及び前記第２の電極と接触する配線を形成する方法。 - 前記第１の絶縁膜及び前記第２の絶縁膜は、絶縁体から成るＨｉｇｈ−ｋ絶縁膜である請求項１７記載の方法。
- 前記配線は、金属シリサイド膜を含む請求項１７記載の方法。
- 前記配線は、タングステン、窒化タングステン、またはそれらを組み合わせた積層構造を含む請求項１７記載の方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011237030A JP2013098214A (ja) | 2011-10-28 | 2011-10-28 | 半導体装置及びその製造方法 |
| US13/661,564 US20130105908A1 (en) | 2011-10-28 | 2012-10-26 | Semiconductor device |
| US14/532,550 US20150064895A1 (en) | 2011-10-28 | 2014-11-04 | Method of forming a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011237030A JP2013098214A (ja) | 2011-10-28 | 2011-10-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013098214A JP2013098214A (ja) | 2013-05-20 |
| JP2013098214A5 true JP2013098214A5 (ja) | 2014-12-04 |
Family
ID=48171520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011237030A Withdrawn JP2013098214A (ja) | 2011-10-28 | 2011-10-28 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20130105908A1 (ja) |
| JP (1) | JP2013098214A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130116099A (ko) * | 2012-04-13 | 2013-10-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| WO2014081001A1 (ja) * | 2012-11-26 | 2014-05-30 | ピーエスフォー ルクスコ エスエイアールエル | 装置及びその製造方法 |
| JP2015041674A (ja) * | 2013-08-21 | 2015-03-02 | マイクロン テクノロジー， インク． | 半導体装置およびその製造方法 |
| CN105244265B (zh) * | 2014-07-09 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法和电子装置 |
| JP6853355B2 (ja) | 2017-06-12 | 2021-03-31 | 株式会社アルバック | 薄膜の形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001071807A1 (fr) * | 2000-03-24 | 2001-09-27 | Fujitsu Limited | Dispositif a semi-conducteur et son procede de fabrication |
| KR100553682B1 (ko) * | 2003-03-07 | 2006-02-24 | 삼성전자주식회사 | 게이트 전극을 갖는 반도체 소자 및 그 형성방법 |
| JP2007123431A (ja) * | 2005-10-26 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US20070190773A1 (en) * | 2006-02-10 | 2007-08-16 | Peter Baars | Method of fabricating a semiconductor device |
| JP2008288499A (ja) * | 2007-05-21 | 2008-11-27 | Panasonic Corp | 半導体装置及びその製造方法 |
| DE102007041206B4 (de) * | 2007-08-31 | 2015-12-17 | Advanced Micro Devices, Inc. | Halbleiterbauelement und Verfahren zum selbstjustierten Entfernen eines high-k Gatedielektrikums über einem STI-Gebiet |
| JP5314964B2 (ja) * | 2008-08-13 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2011
- 2011-10-28 JP JP2011237030A patent/JP2013098214A/ja not_active Withdrawn
-
2012
- 2012-10-26 US US13/661,564 patent/US20130105908A1/en not_active Abandoned
-
2014
- 2014-11-04 US US14/532,550 patent/US20150064895A1/en not_active Abandoned
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2017147443A5 (ja) | ||
| JP2009088134A5 (ja) | 半導体装置 | |
| JP2017201685A5 (ja) | ||
| JP2013514632A5 (ja) | ||
| EP1843390A4 (en) | SEMICONDUCTOR COMPONENT WITH MIS STRUCTURE AND METHOD OF MANUFACTURING THE SAME | |
| JP2010263195A5 (ja) | ||
| JP2013175729A5 (ja) | 電界効果トランジスタ | |
| JP2009224386A5 (ja) | ||
| JP2013115433A5 (ja) | 半導体素子 | |
| JP2009283496A5 (ja) | ||
| JP2012068627A5 (ja) | 半導体装置の作製方法 | |
| SG166065A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2016541114A5 (ja) | 半導体構造、集積回路構造、及びそれらの製造方法 | |
| JP2008171907A5 (ja) | ||
| JP2009033145A5 (ja) | ||
| JP2014143339A5 (ja) | ||
| JP2009038368A5 (ja) | ||
| JP2012033836A5 (ja) | ||
| JP2013098214A5 (ja) | 半導体装置の製造方法 | |
| JP2014215485A5 (ja) | ||
| JP2013123041A5 (ja) | 半導体装置の作製方法 | |
| JP2014033200A5 (ja) | ||
| JP2014204041A5 (ja) | ||
| JP2012019092A5 (ja) | ||
| JP2015167256A5 (ja) | 半導体装置の作製方法 |