JP5288907B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP5288907B2
JP5288907B2 JP2008169074A JP2008169074A JP5288907B2 JP 5288907 B2 JP5288907 B2 JP 5288907B2 JP 2008169074 A JP2008169074 A JP 2008169074A JP 2008169074 A JP2008169074 A JP 2008169074A JP 5288907 B2 JP5288907 B2 JP 5288907B2
Authority
JP
Japan
Prior art keywords
metal layer
gate insulating
insulating film
lower metal
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008169074A
Other languages
English (en)
Other versions
JP2010010470A (ja
Inventor
玲華 市原
正人 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008169074A priority Critical patent/JP5288907B2/ja
Priority to US12/491,728 priority patent/US8076732B2/en
Publication of JP2010010470A publication Critical patent/JP2010010470A/ja
Priority to US13/290,552 priority patent/US8410556B2/en
Application granted granted Critical
Publication of JP5288907B2 publication Critical patent/JP5288907B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、金属ゲート電極を用いた相補型半導体装置(CMIS)の素子構造とその製造方法に関する。
半導体デバイスの高性能化、高集積化に伴う実効的なゲート絶縁膜薄膜化の要求を満たすためには、今後メタルゲート電極と高誘電率(以後high-kと称する)ゲート絶縁膜の技術導入が必須である。メタルゲート/high-kゲート絶縁膜を用いたCMISトランジスタにおいて適正な性能を得るためには、メタルゲート材料の実効仕事関数φeffがnチャネル型MISトランジスタにおいては3.9〜4.3eV程度、pチャネル型MISトランジスタにおいては4.8〜5.2eV程度であることが必要である。
しかしながら、nチャネル型MISトランジスタに適した低い仕事関数を有する金属は一般に、トランジスタ形成工程に必須な熱工程に対して安定でなく、特にhigh-kゲート絶縁膜上で、トランジスタ形成後にnチャネル型MISトランジスタに適した3.9〜4.3eV程度のφeffを実現することが出来ないため、nチャネル型MISFETのVth低減技術として有効な、IIA族及びIIIA族に属する金属元素含有層のゲートスタック構造中への挿入が必要となる。
一方、IIA族及びIIIA族に属する金属元素含有層は、pチャネル型MISFETのVthを増大させてしまう為、pチャネル型MISFET領域におけるIIA族及びIIIA族に属する金属元素含有層を剥離する工程が必要とされる。
しかしながら、IIA族及びIIIA族に属する金属元素含有層は一般にエッチング溶液に対する耐性が低く(例えば、非特許文献1参照)、pチャネル型MISFET領域におけるIIA族及びIIIA族に属する金属元素含有層を剥離する工程や、もしくはそれに付随するマスク剥離工程において、nチャネル型MISFET領域におけるIIA族及びIIIA族に属する金属元素含有層までもが剥離されてしまい、nチャネル型MISFET域において適正なVth変調が得られないことが懸念されていた。
H.Y.Yu et al., Tech. VLSI, P18(2007)
上記のように、nチャネル型MISFETのVth低減手法としてIIA族及びIIIA族に属する金属元素含有層のゲートスタック構造中への挿入を用いた場合に、pチャネル型MISFET領域に形成されたIIA族及びIIIA族に属する金属元素含有層剥離工程に伴い、nチャネル型MISFET領域のIIA族及びIIIA族に属する金属元素含有層もが剥離されてしまうため、nチャネル型MISFETのVth変調量を制御し難いということが懸念されていた。
本発明はこれを解決すべくなされたもので、pチャネル型MISFET領域に形成されたIIA族及びIIIA族に属する金属元素含有層剥離工程を経ずとも、pチャネル型MISFET領域でのIIA族及びIIIA族に属する金属元素含有層によるVth変調効果が抑制されるCMIS構造を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、半導体基板と、前記半導体基板上に互いに絶縁して設けられたn型半導体領域とp型半導体領域と、前記n型半導体領域上に形成されたpチャネル型MISトランジスタと、前記p型半導体領域上に形成されたnチャネル型MISトランジスタとを具備し、前記pチャネル型MISトランジスタは、
前記n型半導体領域上に対向して設けられた第1のソース/ドレイン領域と、前記第1のソース/ドレイン領域の間の前記n型半導体領域上に形成された第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に形成された第1の下部金属層と、前記第1の下部金属層上に形成されたIIA族及びIIIA族に属する少なくとも1つの金属元素を含む第1の上部金属層とを具備し、前記nチャネル型MISトランジスタは、前記p型半導体領域上に対向して設けられた第2のソース/ドレイン領域と、前記第2のソース/ドレイン領域の間の前記p型半導体領域上に形成された第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に形成された第2の下部金属層と、前記第2の下部金属層上に形成され、前記第1の上部金属層と同一組成の第2の上部金属層とを具備し、前記第1の下部金属層が前記第2の下部金属層よりも厚く、少なくとも前記第2のゲート絶縁膜は前記金属元素を含み、前記第1のゲート絶縁膜に含まれる前記金属元素の原子濃度が、前記第2のゲート絶縁膜に含まれる前記金属元素の原子濃度よりも低いことを特徴とする。
また、本発明の半導体装置の製造方法は、絶縁分離されたn型半導体領域及びp型半導体領域を有する半導体基板の前記n型半導体層領域及び前記p型半導体領域上に、第1のゲート絶縁膜及び第2のゲート絶縁膜を夫々形成する工程と、前記第2のゲート絶縁膜上に第2の下部金属層を形成する工程と、前記第1のゲート絶縁膜上に、前記第2の下部金属層よりも膜厚が厚い第1の下部金属層を形成する工程と、前記第1及び第2の下部金属層上に、IIA族及びIIIA族に属する金属元素の少なくとも1つを含む上部金属層を形成する工程とを具備し、前記第1のゲート絶縁膜に含まれる前記金属元素の原子濃度を、前記第2のゲート絶縁膜に含まれる前記金属元素の原子濃度よりも低くすることを特徴とする。
本発明によれば、pチャネル型MISFET領域でのIIA族及びIIIA族に属する金属元素含有層によるVth変調効果が抑制されるCMIS構造を提供することができる。
以下、図面を参照しつつ本発明の実施形態について説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体装置の断面図である。半導体基板としてのSi基板1の表面領域には、素子分離領域(STI)19により絶縁分離されたn型半導体領域4とp型半導体領域5が設けられ、それぞれの領域にpチャネル型MISFET12、nチャネル型MISFET13が形成されている。前記n型、p型半導体領域4,5は、所謂ウエルとして形成される。
n型半導体領域4の表面上には、例えばHfSiONといったhigh-kゲート絶縁膜7が、p型半導体領域5の表面上には、例えばHfSiONといったhigh-kゲート絶縁膜を母体とし、IIA族及びIIIA族に属する金属元素(例えば、Mg,Ca,Sr,Ba,Sc,Y,La,Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Lu)のうち少なくとも1つの金属元素を含むゲート絶縁膜7´が形成されている。
なお、ここでゲート絶縁膜7及び7´と記載したのは、後の工程により結果的にn型半導体領域のゲート絶縁膜と、p型半導体領域のゲート絶縁膜とに違いが生じるためであり、n型、p型半導体領域それぞれ別々に、ゲート絶縁膜を形成するプロセスを必ずしも必要とするものではない。後述の実施形態においても同様の表記とする。
n型半導体領域上のゲート絶縁膜7の上には、例えばTaCを母体とする下部ゲート電極層8が形成されており、p型領域上のゲート絶縁膜7´の上には、例えばTaCを母体とする下部ゲート電極層8´が形成されている。ここで下部ゲート電極層8の膜厚は、下部ゲート電極層8´の膜厚よりも厚い。下部ゲート電極層8上及び下部ゲート電極層8´上にはIIA族及びIIIA族に属する金属元素のうち、少なくとも1つの金属元素を含む層9が形成されている。即ち、層9は下部ゲート電極層8上及び下部ゲート電極層8´上において、実質的に同一組成を有する。層9上には、さらに、TiNx、TaCx、Wなどの高融点金属やポリシリコン電極もしくは、これらの積層構造による上部ゲート電極層10が形成されている。
図2に、TaC及び、TaC/IIA或いはIIIA金属/TaCからなるゲート電極と、1000℃アニールとそれに続くフォーミングガスアニール(FGA)を経たHfSiONからなるゲート絶縁膜と、半導体基板で形成されるMISキャパシタのVfbを比較して示す。
なお、図2に挿入したゲートスタック構造を表す模式中の「I.L.」とは、HfSiON/Si間に形成する界面層(Interfacial layer)のことであり、主にSiO2から構成される。I.L.は、Si上に直接HfSiONを形成した場合にも自然に形成されるが、HfSiON形成前にSi上にSiO2をI.L.として形成してもよい。
また、以下では、TaC/IIA或いはIIIA金属/TaCからなるゲート電極のうち、ゲート絶縁膜に接するTaC層を「下層TaC」と記載する。ここで、下層TaC膜厚は1.5nmである。TaC/IIA或いはIIIA金属/TaCをゲート電極とする場合には、TaCをゲート電極とする場合に比べ低いVfbを示しており、IIA、IIIA金属によりVfb低下効果が得られることが分かる。
図3は、IIA、IIIA金属としてErもしくはYbを用いた場合の、Er及びYbのゲートスタック中の分布を、1000℃アニール前後について示した図である。1000℃アニールにより、Er層もしくはYb層からEr、YbがHfSiON/I.L./Si構造側へ拡散しており、この拡散したEr,Ybが、Vfbの負方向への変調をもたらしている。即ち、Vfb変調を得るためには、IIAもしくはIIIA族に属する金属元素が、HfSiON/I.L./Si構造側へ拡散することが必要である。
次に、IIAもしくはIIIA族に属する金属元素のHfSiON/I.L./Si構造側への拡散が、下層TaCの膜厚に依存することを示す。図4は1000℃アニールとそれに続くFGA後における、ゲート電極中へのEr挿入によるVfb変調量を、下層TaC膜厚に対してプロットした図である。ここでVfb変調量ΔVfbは、下記の(1)式で表わせる。
ΔVfb=Vfb(TaC/Er/TaC/HfSiON/Si)−Vfb(TaC/HfSiON/Si)…(1)
ErによるVfb変調効果はTaC層の厚膜化とともに損なわれることが分かる。
上述のように、Vfb変調はHfSiON/I.L./Si構造側へのIIAもしくはIIIA族に属する金属元素の拡散によりもたらされるものである為、下層TaCが厚膜化するとHfSiON/I.L./Si構造側へのEr拡散量が減少することで、Vfb変調効果が抑制されるものと推定される。
つまり、nチャネル型MISFETにおける下層TaCを薄く、pチャネル型MISFETにおける下層TaCを厚くすれば、nチャネル型MISFET及びpチャネル型MISFET領域の下層TaC上に、同じ膜厚のIIA族及びIIIA族に属する金属元素のうち、少なくとも1つの金属元素を含む層9が形成していても、nチャネル型MISFETでは、IIA族もしくはIIIA族に属する金属元素による十分なVth低下を得ることができる。その一方、pチャネル型MISFETでは、IIA族及びIIIA族に属する金属元素によるVth増大がもたらされることはない。すなわち、pチャネル型MISFET領域に形成した層9を剥離する必要がなく、それに伴うnチャネル型MISFET領域の層9剥離によるVth不安定性を回避することが出来る。
また、上記のようにpチャネル型MISFETの下層TaCの膜厚が、nチャネル型MISFETの下層TaCの膜厚より大きい場合は、pチャネル型MISFETのゲート絶縁膜7に含まれる「層9から拡散する金属元素」の原子濃度は、nチャネル型MISFETのゲート絶縁膜7´に含まれる「層9から拡散する金属元素」の原子濃度より低くなる。
また、図4から分かるように、下層TaCが1.5nm以下であれば層9が直接ゲート絶縁膜に接している場合(下層TaC:0nm)とほぼ同じ量のVfb変調が得られる。その一方で、下層TaCが2.5nm以上であればVfb変調の抑制効果はほぼ飽和する傾向にある。すなわち、nチャネル型MISFET領域における下層TaCの厚さは1.5nm以下、pチャネル型MISFET領域における下層TaCの厚さは2.5nm以上であることが望ましいと言うことが出来る。
なお、ここでは、下層TaCにおけるC/Ta比が1の場合を例に説明したが、無論それ以外の値であっても構わない。例えば、C/Ta比が1以下の場合は、移動度の観点から好ましい。
また、ここでは、下部金属層がTaCの場合を例に説明したが、下部金属層はこれに限るものではない。例えば、下部金属層としてTiNを用いてもよい。TiNはTaC同様に金属元素拡散に対するバリア性を有する金属であることが知られている。つまり、金属元素の拡散量は、TiN膜厚に対して充分な感度を持つため、下層TiN膜厚を違えることで、IIA族及びIIIA族の金属元素のゲート絶縁膜中への拡散量制御することが可能である。
また、TiNを構成する金属元素であるTiは、Taと同様にIIA族及びIIIA族の金属元素とは結合しない一方で、TiNを構成する非金属元素であるNは、Cと同様にIIA族及びIIIA族の金属元素と結合する。そのため、下層TiNのTi/N組成を違えることでIIA族及びIIIA族の金属元素のゲート絶縁膜中への拡散量を制御することが可能である。即ち、TiNを下部金属層として用いた場合も、本発明の効果を得ることができる。
(第1の実施形態の第1の製造方法)
次に、第1の実施形態の半導体装置の第1の製造方法を説明する。本製造方法は、トランジスタ製造に所謂ゲートファーストプロセス(ゲート先作りプロセス)を用いたものであり、その製造工程を図5〜9に示す。
まず、図5に示すように、半導体基板1に、STI構造の素子分離層19によって分離されたn型半導体領域4上及びp型半導体領域5上にゲート絶縁膜7を形成し、その後ゲート絶縁膜7上に下部ゲート電極層8を1モノレイヤー以上1.5nm以下形成する。ここでは、ゲート絶縁膜7としてHfSiONをMOCVD(Metal Organic Chemical Vapor Deposition)法により、下部ゲート電極層8としてTaCをスパッタ法により形成した。
次に、図6に示すように、p型半導体領域5上の下部ゲート電極層8上に、酸化シリコンからなるマスク材18を形成する。その後、スパッタ法やCVD法などの成膜方法を用いて、下部ゲート電極層8上及びマスク材18上に下部ゲート電極層8と同じ材料を、n型半導体領域4上に形成した下部ゲート電極層8の合計の膜厚が2.5nm以上になるように形成する。ここではTaCをスパッタ法により形成する。リフトオフ法によりマスク材18とともにマスク材18上の下部ゲート電極層8を剥離して図7に示す構造を得る。
次にn型半導体領域4上及びp型半導体領域5上の下部ゲート電極層8上にIIA族及びIIIA族に属する金属元素のうち少なくとも1つを含む層9を形成する(図8)。ここではEr層を2.5nm形成する。
その後は、n型半導体領域4上及びp型半導体領域5上の層9上に、TaCx、TiN,Wなどの高融点金属やポリシリコン電極若しくはこれらの積層構造からなるゲート電極層10を形成する(図9)。ここでは、ゲート電極層10としてTaCをスパッタ法により堆積する。その後、リソグラフィー及びRIE(Reactive Ion Etching)等により、積層ゲート電極層及びゲート絶縁膜を加工し、通常の半導体プロセスにより拡散層3、3´、エクステンション領域2、2´、側壁層6及び層間絶縁膜11を形成し、最終的に図1に示した構造を得る。
なお、図1において、p型半導体領域5上のゲート絶縁膜及び下部ゲート電極層をそれぞれ7´及び8´と記載したのは、ゲートスタック形成後の熱工程で、層9から拡散する金属原子が含有されることにより、結果的にn型半導体基板5上のゲート絶縁膜及び下部ゲート電極層とp型半導体基板5上のゲート絶縁膜及び下部ゲート電極層とに違いが生じるためである。以降の実施形態の記述においても同様とする。
(第1の実施形態の第2の製造方法)
第1の製造方法では、n型半導体領域4上にのみ追加で下部ゲート電極層を形成することで、n型半導体領域4上の下部ゲート電極層と、p型半導体領域5上の下部ゲート電極層の膜厚を違える方法を示したが、p型半導体領域5上の下部ゲート電極層のみエッチングにより薄膜化することで、n型半導体領域4上の下部ゲート電極層と、p型半導体領域5上の下部ゲート電極層の膜厚を違える方法を用いてもよく、その製造工程を図10〜13に示す。
まず、図10に示すように、半導体基板1に、STI構造の素子分離層19によって分離されたn型半導体領域4上及びp型半導体領域5上にゲート絶縁膜7を形成し、その後ゲート絶縁膜7上に下部ゲート電極層8を2.5nm以上形成する。ここでは、ゲート絶縁膜7としてHfSiONをMOCVD法により、下部ゲート電極層8としてTaCをスパッタ法により形成する。
次に、図11に示すように、n型半導体領域4上の下部ゲート電極層8上に、マスク材20を形成する。その後、RIEといった方法により、マスク材で覆われていないp型半導体領域5上の下部ゲート電極層8をエッチングし、1モノレイヤー以上1.5nm以下の厚さまで薄膜化した後、マスク材20を剥離する。
その後、n型半導体領域4上及びp型半導体領域5上の下部ゲート電極層8上に、IIA族及びIIIA族に属する金属元素のうち少なくとも1つを含む層9を形成し、図12に示す構造を得る。ここではEr層を2.5nm形成する。その後は、n型半導体領域4上及びp型半導体領域5上の層9上に、TaCx、TiN,Wなどの高融点金属やポリシリコン電極若しくはこれらの積層構造からなるゲート電極層10を形成する(図13)。
ここでは、ゲート電極層10としてTaCをスパッタ法により堆積する。その後、リソグラフィー及びRIE等のエッチングにより、積層ゲート電極層及びゲート絶縁膜を加工し、通常の半導体プロセスにより拡散層3、3´、エクステンション領域2、2´、側壁層6及び層間絶縁膜11を形成し、最終的に図1に示す構造を得る。
(第1の実施形態の第1の変形例)
第1の実施形態では、ソース/ドレイン領域として高濃度不純物拡散層を用いる場合について説明したが、無論、ソース/ドレイン領域としてソース/ドレイン電極を用いる、所謂ショットキートランジスタでもかまわない。
ここで、ソース/ドレイン電極の熱プロセスは通常600℃以下であるため、層9を形成後ソース/ドレイン電極形成前に熱処理を行い、ゲート絶縁膜中に拡散させた金属元素を利用して、閾値電圧を低減する方法を用いることが望まれる。なお、このときの熱処理温度としては、1000℃以上が好ましい。なお、上限としては、一般的なゲート絶縁膜/ゲート電極の耐熱性温度である1100℃以下が適当である。
以上、第1の実施形態によれば、pチャネル型MISFET領域の下部金属層の膜厚をnチャネル型MISFETのそれより厚くすることにより、pチャネル型MISFET領域でのIIA族及びIIIA族に属する金属元素含有層によるVth変調効果が抑制されたCMIS構造を、簡易な製造方法で提供することができる。
(第2の実施形態)
図14は、本発明の第2の実施形態に係る半導体装置の断面図である。半導体基板としてのSi基板1の表面領域には、n型半導体領域4とp型半導体領域5が設けられ、それぞれの領域にpチャネル型MISFET12、nチャネル型MISFET13が形成されている。前記n型、p型半導体領域4,5は、所謂ウエルとして形成される。
n型半導体領域4の表面上には、例えばHfSiONといったhigh-kゲート絶縁膜7が、p型半導体領域5の表面上には、例えばHfSiONといったhigh-kゲート絶縁膜を母体とし、IIA族及びIIIA族に属する金属元素のうち少なくとも1つの金属元素を含むゲート絶縁膜7´が形成されている。
n型半導体領域上のゲート絶縁膜7の上には、例えばTaCxを母体とする下部ゲート電極層14が形成されており、p型領域上のゲート絶縁膜7´の上には、例えばTaCxを母体とする下部ゲート電極層8が形成されている。ここで下部ゲート電極層14に含まれる非金属元素の平均濃度N1と下部ゲート電極14の厚さT1との積は、下部ゲート電極層8に含まれる非金属元素の平均濃度N2と下部ゲート電極層8の厚さT2との積よりも大きい。なお、元素濃度の換算の際、下部ゲート電極層中に含まれるIIA族及びIIIA族に属する金属元素は考慮しない。例えば、下部ゲート電極層が、Erを含有したTaCxであった場合、非金属元素濃度は、
[C]={C/(Ta+C)}×100 … (2)
と表される。
下部ゲート電極層14上及び下部ゲート電極層8上には、IIA族及びIIIA族に属する金属元素のうち少なくとも1つの金属元素を含む層9が形成されている。層9上には、さらに、TiNx、TaCx、Wなどの高融点金属やポリシリコン電極もしくは、これらの積層構造による上部ゲート電極層10が形成されている。
図15、16にTaCもしくはTaC/LaOx/TaCのゲート電極を一方の電極として形成したMISキャパシタのCV特性を、下層TaCのC原子濃度が50at.%の場合(図15)と、下層TaCのC原子濃度が56at.%の場合(図16)について示す。ゲート絶縁膜としてはHfSiONを用い、いずれも1000℃アニールとそれに続くFGA(Forming Gas Annealing)を経ている。下層TaCのC原子濃度が50at.%の場合に比べ、下層TaCのC原子濃度が56at.%の場合には、TaC電極中へのLaOx挿入によるVfb低下効果が減少していることが分かる。
ところで、LaとCは化合物を形成するため、CはLaと結合することでLaの拡散を阻害する。一方で、TaはLaと合金を形成しない。すなわち、下層TaCがCリッチであるほど、Vfb変調要因であるLaのHfSiON/I.L./Si構造側への拡散が抑制される。ここではLa及びTaCを用いた例を紹介したが、一般にIIAもしくはIIIA族に属する金属は、他の金属とは合金を形成しないが、B,C,N,Oといった非金属元素とは化合物を形成する。つまり、上述の現象は、La以外のIIAもしくはIIIA族に属する金属を用いた場合でも、また下部ゲート電極としてTaC以外の材料を用いた場合にも同様に得られるものである。
すなわち、pチャネル型MISFETにおける下部ゲート電極層の非金属元素濃度が、nチャネル型MISFETの下部ゲート電極層の非金属元素濃度よりも大きい場合には、nチャネル型MISFETとpチャネル型MISFETにおける下部ゲート電極層の非金属元素膜厚を大きく違えずとも、もしくは全く違えずとも本発明の効果を得ることが出来る。
ところで、La等の金属元素の拡散防止には、主として金属と結合していない、余剰の非金属元素が強く寄与することが予想される。ここで、TaCx中の余剰C濃度の算出方法を以下に示す。図17にC原子濃度が56at.%及び50at.%の場合のTaCxのXRD(X-ray diffraction)ピークプロファイルを示す。いずれの場合にもTaC(Ta:C=1:1)結晶のピークが確認される。
また、図18にC原子濃度が73at.%及び50at.%の場合のTaCxのXPS(X-ray photoelectron spectroscopy)を示す。Ta4fについてはC原子濃度に係わらずTaC(Ta:C=1:1)のピークを示す一方で、C1sについてはC原子濃度が73at.%の場合にはTaCに帰属されるピークに加え、C単体に帰属されるピークが出現することが分かる。このことは、C原子濃度が50at.%以上であるようなTaCxはTaC(1:1)結晶とC単体との混合物となることを示す。つまり、C原子濃度が50at.%以上であるようなTaCxにおいて、Taと同数のCがTaと結合しており、残りのCがTaと結合していない余剰のCであると考えることが出来る。すなわち、C濃度[C]=N1であるTaCxにおいて、余剰のC原子濃度(Atomic % surplus Carbon)は以下のように表すことが出来る。
余剰のC原子濃度(Atomic % surplus Carbon)
=[C]−[Ta]=N1−(100−N1)=2N1−100 … (3)
図19は、TaC電極中へのLa含有層挿入によるVfb変調量(ΔVfb=Vfb(TaC/LaOx/TaC)−Vfb(TaC))を下層TaCxの余剰C原子濃度(2N−100)と膜厚(T)との積(2N−100)×Tに対してプロットしたものである。(2N−100)が増大するほどVfb変調量は抑制され、(2N−100)≧12の領域では、Vfb変調抑制効果はほぼ飽和することが分かる。このことから、pチャネル型MISFETにおいて下層TaCxの膜厚(T1)と平均的C原子濃度(N1)が以下の式を満たす場合には、層9を剥離せずともVfb変調を十分に抑制することが出来る。
(2N1−100)×T1≧12 … (4)
また、上記のようにpチャネル型MISFETの下部ゲート電極の非金属元素濃度N1と膜厚T1の積(N1×T1)が、nチャネル型MISFETの下部ゲート電極の非金属元素濃度N2と膜厚T2の積(N2×T2)より大きい場合は、pチャネル型MISFET領域において層9から拡散する金属元素の拡散がより大幅に抑制される。このため、pチャネル型MISFETのゲート絶縁膜7に含まれる「層9から拡散する金属元素」の原子濃度は、nチャネル型MISFETのゲート絶縁膜7´に含まれる「層9から拡散する金属元素」の原子濃度より低くなる。
(第2の実施形態の第1の製造方法)
次に、第2の実施形態の半導体装置の第1の製造方法を説明する。本製造方法は、トランジスタ製造に所謂ゲートファーストプロセス(ゲート先作りプロセス)を用いたものであるが、その製造工程を図20〜23に示す。
まず、図20に示すように、半導体基板1に、STI構造の素子分離層19によって分離されたn型半導体領域4上及びp型半導体領域5上にゲート絶縁膜7を形成し、その後ゲート絶縁膜7上に下部ゲート電極8を1モノレイヤー以上1.5nm以下形成する。ここでは、ゲート絶縁膜7としてHfSiONをMOCVD法により、下部ゲート電極層8としてTaCをスパッタ法により形成する。
次に、図21に示すように、p型半導体領域5上の下部ゲート電極層8上に、マスク材20を形成した後に、p型半導体領域5上のマスク材20及びn型半導体領域4上の下部ゲート電極層8の上部から、最終的に(2N1−100)×T1≧12を満たすように非金属元素をイオン注入する。ここではCをイオン注入して下部ゲート電極層14を形成する。その後p型半導体領域5上のマスク材20を剥離し図22に示す構造を得る。
続いて、図23に示すように、n型半導体領域4上及びp型半導体領域5上の下部ゲート電極層8上に、IIA族及びIIIA族に属する金属元素のうち少なくとも1つを含む層9を形成し、この層9上に、TaCx、TiN,Wなどの高融点金属やポリシリコン電極、若しくはこれらの積層構造からなるゲート電極層10を形成する。ここでは、ゲート電極層10としてTaCをスパッタ法により堆積する。
その後、リソグラフィー及びRIE等のエッチングにより、積層ゲート電極層及びゲート絶縁膜を加工し、通常の半導体プロセスにより拡散層3、3´、エクステンション領域2、2´、側壁層6及び層間絶縁膜11を形成し、最終的に図14に示した構造を得る。
なお、図14において、p型半導体領域5上のゲート絶縁膜を7´と記載したのは、ゲートスタック形成後の熱工程で、層9から拡散する金属原子が含有されることにより、p型半導体基板5上のゲート絶縁膜とn型半導体基板5上のゲート絶縁膜に違いが生じるためである。
(第2の実施形態の第2の製造方法)
第1の製造方法では、n型半導体領域4上の下部ゲート電極にのみ非金属元素を注入することでn型半導体領域4上の下部ゲート電極層と、p型半導体領域5上の下部ゲート電極層の非金属元素を違える方法を示した。然しながら、n型半導体領域4上の下部ゲート電極層上にのみ追加で非金属元素層を形成することで、n型半導体領域4上の下部ゲート電極層と、p型半導体領域5上の下部ゲート電極層の膜厚と非金属元素濃度を違える方法を用いてもよい。その製造工程を図24〜29に示す。
まず、図24に示すように、半導体基板1に、STI構造の素子分離層19によって分離されたn型半導体領域4上及びp型半導体領域5上にゲート絶縁膜7を形成し、その後ゲート絶縁膜7上に下部ゲート電極層8を1モノレイヤー以上1.5nm以下形成する。ここでは、ゲート絶縁膜7としてHfSiONをMOCVD法により、下部ゲート電極層8としてTaCをスパッタ法により形成する。
次に、図25に示すように、p型半導体領域5上の下部ゲート電極層8上に、酸化シリコンからなるマスク材18を形成する。その後、スパッタ法やCVD法などの成膜方法を用いて、下部ゲート電極層8上及びマスク材18上に非金属元素層15を形成する。この際、非金属元素層の膜厚T1は、下部ゲート電極層8と非金属元素層15積層構造全体の平均的な非金属元素濃度をN1とした場合に(2N1−100)×T1≧12を満たすようにする。T1は下部ゲート電極層8と非金属元素層15積層構造全体の膜厚である。ここでは、非金属元素層15としてCをスパッタ法により形成する。その後リフトオフ法によりマスク材18とともにマスク材18上の非金属元素層15を剥離して図26に示す構造を得る。
次に、図27に示すように、n型半導体領域4上の非金属元素層15上、及びp型半導体領域5上の下部ゲート電極層8上に、IIA族及びIIIA族に属する金属元素のうち少なくとも1つを含む層9を形成する。ここでは層9としてEr層を2.5nm形成する。
その後、図29に示すように、n型半導体領域4上及びp型半導体領域5上の層9上に、TaCx、TiN,Wなどの高融点金属やポリシリコン電極若しくはこれらの積層構造からなるゲート電極層10を形成する。ここでは、ゲート電極層10としてTaCをスパッタ法により堆積する。その後、リソグラフィー及びRIE等により、積層ゲート電極層及びゲート絶縁膜を加工し、通常の半導体プロセスにより拡散層3、3´、エクステンション領域2、2´、側壁層6及び層間絶縁膜11を形成し、最終的に図29に示す構造を得る。
(第2の変形例)
第2の実施形態では、ソース/ドレイン領域として高濃度不純物拡散層を用いる場合について説明したが、無論、ソース/ドレイン領域としてソース/ドレイン電極を用いる所謂ショットキートランジスタでもかまわない。
ここで、ソース/ドレイン電極の熱プロセスは通常600℃以下であるため、層9を形成後ソース/ドレイン電極形成前に熱処理を行い、ゲート絶縁膜中に拡散させた金属元素を利用して閾値電圧を低減する方法を用いることが望まれる。なお、このときの熱処理温度としては、1000℃以上が好ましい。なお、上限としては、一般的なゲート絶縁膜/ゲート電極の耐熱性温度である1100℃以下が適当である。
以上、第2の実施形態によれば、pチャネル領域の下部金属層に非金属元素を注入若しくは堆積させるのみで、pチャネル型MISFET領域でのIIA族及びIIIA族に属する金属元素含有層によるVth変調効果が抑制されたCMIS構造を提供することができる。
上記のように、本発明を実施形態を通じて説明したが、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、プレート状(線状)半導体層を活性領域として使用するFIN型MISFETにおいて、閾値の細かな調整にIIA、IIIA族金属を使用する場合には、本発明を応用することができる。
また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々な発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合わせても良い。
第1の実施形態に関わるCMIS半導体装置の断面図。 TaC/HfSiON/Si構造を形成後に1000℃アニールとそれに続く450℃、30分のフォーミングガスアニールを施したMISキャパシタと、TaC/IIA若しくはIIIA金属含有層/HfSiON/Si構造を形成後に1000℃アニールとそれに続く450℃、30分のフォーミングガスアニールを施したMISキャパシタのCV特性から算出したフラットバンド電圧(Vfb)を示す模式図。 TaC/ErもしくはYb/TaC/HfSiON/Si構造を形成後に、1000℃アニールとそれに続く450℃、30分のフォーミングガスアニールを施したMISキャパシタのバックサイドSIMS分析により判明した2次イオン強度プロファイルで、(a)はEr、(b)はYbについて夫々示す。 ゲート電極中へのEr挿入によるVfb変調量ΔVfbを、下層TaC膜厚に対してプロットした図。 第1の実施形態に係る半導体装置の第1の製造方法を説明する為の断面図。 図5に続く工程における断面図。 図6に続く工程における断面図。 図7に続く工程における断面図。 図8に続く工程における断面図。 第1の実施形態に係る半導体装置の第2の製造方法を説明する為の断面図。 図10に続く工程における断面図。 図11に続く工程における断面図。 図12に続く工程における断面図。 第2の実施形態に関わるCMIS半導体装置の断面図。 TaCx及びTaCx/LaOx/TaCxのゲート電極を一方の電極とするMISキャパシタのCV特性で、下層TaCのC原子濃度が50at.%の場合。 TaCx及びTaCx/LaOx/TaCxのゲート電極を一方の電極とするMISキャパシタのCV特性で、下層TaCのC原子濃度が56at.%の場合。 C原子濃度が50at.%のTaCxと、C原子濃度が56at.%のTaCxのXRDピークプロファイル。 C原子濃度が50at.%のTaCxと、C原子濃度が73at.%のTaCxのXPSスペクトルで、(a)はTa4fスペクトル、(b)はC1sスペクトル。 ゲート電極中へのLaOx挿入によるVfb変調量ΔVfbを、下層TaCxの余剰C原子濃度と下層TaCxの膜厚との積に対してプロットした図。 第2の実施形態に係る半導体装置の第1の製造方法を説明する為の断面図。 図20に続く工程における断面図。 図21に続く工程における断面図。 図22に続く工程における断面図。 第2の実施形態に係る半導体装置の第2の製造方法を説明する為の断面図。 図24に続く工程における断面図。 図25に続く工程における断面図。 図26に続く工程における断面図。 図27に続く工程における断面図。 図28に続く工程における断面図。
符号の説明
1…Si半導体基板
2、2´…拡散層
3、3´…エクステンション領域
4…n型半導体領域
5…p型半導体領域
6…側壁層
7、7´…ゲート絶縁膜
8、8´、14…下部ゲート電極層
9…IIA族及びIIIA族に属する金属元素のうち少なくとも1つを含む層
10…ゲート電極最上層
11…層間絶縁膜
12…pチャネル型MISトランジスタ
13…nチャネル型MISトランジスタ
15…非金属元素層
18、20…マスク材
19…STI(素子分離領域)

Claims (16)

  1. 半導体基板と、
    前記半導体基板上に互いに絶縁して設けられたn型半導体領域とp型半導体領域と、
    前記n型半導体領域上に形成されたpチャネル型MISトランジスタと、
    前記p型半導体領域上に形成されたnチャネル型MISトランジスタと、
    を具備し、
    前記pチャネル型MISトランジスタは、
    前記n型半導体領域上に対向して設けられた第1のソース/ドレイン領域と、
    前記第1のソース/ドレイン領域の間の前記n型半導体領域上に形成された第1のゲート絶縁膜と、
    前記第1のゲート絶縁膜上に形成された第1の下部金属層と、
    前記第1の下部金属層上に形成されたIIA族及びIIIA族に属する少なくとも1つの金属元素を含む第1の上部金属層と、
    を具備し、
    前記nチャネル型MISトランジスタは、
    前記p型半導体領域上に対向して設けられた第2のソース/ドレイン領域と、
    前記第2のソース/ドレイン領域の間の前記p型半導体領域上に形成された第2のゲート絶縁膜と、
    前記第2のゲート絶縁膜上に形成された第2の下部金属層と、
    前記第2の下部金属層上に形成され、前記第1の上部金属層と同一組成を有する第2の上部金属層とを具備し、
    前記第1の下部金属層が前記第2の下部金属層よりも厚く、少なくとも前記第2のゲート絶縁膜は前記金属元素を含み、前記第1のゲート絶縁膜に含まれる前記金属元素の原子濃度が、前記第2のゲート絶縁膜に含まれる前記金属元素の原子濃度よりも低いことを特徴とする半導体装置。
  2. 前記第1の下部金属層の膜厚が2.5nm以上であり、前記第2の下部金属層の膜厚が1.5nm以下であることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1及び第2の下部金属層がタンタルカーバイドを含むことを特徴とする請求項1または2に記載の半導体装置。
  4. 前記タンタルカーバイドのC/Ta比が1以下であることを特徴とする請求項3に記載の半導体装置。
  5. 半導体基板と、
    前記半導体基板上に互いに絶縁して設けられたn型半導体領域とp型半導体領域と、
    前記n型半導体領域上に形成されたpチャネル型MISトランジスタと、
    前記p型半導体領域上に形成されたnチャネル型MISトランジスタと、
    を具備し、
    前記pチャネル型MISトランジスタは、
    前記n型半導体領域上に対向して設けられた第1のソース/ドレイン領域と、
    前記第1のソース/ドレイン領域の間の前記n型半導体領域上に形成された第1のゲート絶縁膜と、
    前記第1のゲート絶縁膜上に形成され、第1の非金属元素を含む第1の下部金属層と、
    前記第1の下部金属層上に形成されたIIA族及びIIIA族に属する少なくとも1つの金属元素を含む第1の上部金属層と、
    を具備し、前記nチャネル型MISトランジスタは、
    前記p型半導体領域上に対向して設けられた第2のソース/ドレイン領域と、
    前記第2のソース/ドレイン領域の間の前記p型半導体領域上に形成された第2のゲート絶縁膜と、
    前記第2のゲート絶縁膜上に形成され、第2の非金属元素を含む第2の下部金属層と、
    前記第2の下部金属層上に形成され、前記第1の上部金属層と同一組成の第2の上部金属層とを具備し、
    前記第1の下部金属層の平均的な非金属原子濃度(N1)(単位はAtomic %、但し前記第1の上部金属から拡散する前記金属元素は濃度計算から除く)と前記第1の下部金属層の膜厚(T1)(単位はnm)の積(N1×T1)が、前記第2の下部金属層の平均的な非金属原子濃度(N2)(単位はAtomic %、但し前記第2の上部金属から拡散する前記金属元素は濃度計算から除く)と前記第2の下部金属層の膜厚(T2)(単位はnm)の積(N2×T2)よりも大きく、
    少なくとも前記第2のゲート絶縁膜は前記金属元素を含み、前記第1のゲート絶縁膜に含まれる前記金属元素の原子濃度が、前記第2のゲート絶縁膜に含まれる前記金属元素の原子濃度よりも低いことを特徴とする半導体装置。
  6. 前記第1及び第2の下部金属層がタンタルカーバイドを含むことを特徴とする請求項5に記載の半導体装置。
  7. 前記N1及びT1が(2N1−100)×T1≧12を満足することを特徴とする請求項6に記載の半導体装置。
  8. 前記N2、T2が、N2≦50 Atomic %、T2≦1.5nmを満足することを特徴とする請求項7に記載の半導体装置。
  9. 絶縁分離されたn型半導体領域及びp型半導体領域を有する半導体基板の前記n型半導体層領域及び前記p型半導体領域上に、第1のゲート絶縁膜及び第2のゲート絶縁膜を夫々形成する工程と、
    前記第2のゲート絶縁膜上に第2の下部金属層を形成する工程と、
    前記第1のゲート絶縁膜上に、前記第2の下部金属層よりも膜厚が厚い第1の下部金属層を形成する工程と、
    前記第1及び第2の下部金属層上に、IIA族及びIIIA族に属する金属元素の少なくとも1つを含む第1及び第2の上部金属層を形成する工程と、
    を具備し、前記第1のゲート絶縁膜に含まれる前記金属元素の原子濃度を、前記第2のゲート絶縁膜に含まれる前記金属元素の原子濃度よりも低くすることを特徴とする半導体装置の製造方法。
  10. 前記第1の下部金属層を形成する工程は、
    前記第1のゲート絶縁膜上に前記第2の下部金属層と同じ膜厚の第3の下部金属層を形成する工程と、
    前記第3の下部金属層上にのみ第4の下部金属層を形成することにより、前記第1の下部金属層を形成する工程と、
    を含むことを特徴とする請求項9に記載の半導体装置の製造方法。
  11. 前記第2の下部金属層を形成する工程は、
    前記第2のゲート絶縁膜上に前記第1の下部金属層と同じ膜厚の第3の下部金属層を形成する工程と、
    前記第3の下部金属層をエッチングして薄膜化することにより、前記第2の下部金属層を形成する工程と、
    を具備することを特徴とする請求項9に記載の半導体装置の製造方法。
  12. 絶縁分離されたn型半導体領域及びp型半導体領域を有する半導体基板の前記n型及びp型半導体領域上に、第1及び第2のゲート絶縁膜を夫々形成する工程と、
    前記第2のゲート絶縁膜上に第2の下部金属層を形成する工程と、
    前記第1のゲート絶縁膜上に、平均的な非金属元素の原子濃度と膜厚の積が前記第2の下部金属層よりも大きい第1の下部金属層を形成する工程と、
    前記第1及び第2の下部金属層上にIIA族及びIIIA族に属する金属元素の少なくとも1つを含む第1及び第2の上部金属層を形成する工程と、
    を具備し、前記第1のゲート絶縁膜に含まれる前記金属元素の原子濃度を、前記第2のゲート絶縁膜に含まれる前記金属元素の原子濃度よりも低くすることを特徴とする半導体装置の製造方法。
  13. 前記第1の下部金属層を形成する工程は、
    前記第1のゲート絶縁膜上に第3の下部金属層を形成する工程と、
    前記第3の下部金属層に非金属元素を注入することにより、前記第1の下部金属層を形成する工程と
    を具備することを特徴とする請求項12に記載の半導体装置の製造方法
  14. 前記第1の下部金属層を形成する工程は、
    前記第1のゲート絶縁膜上に第3の下部金属層を形成する工程と、
    前記第3の下部金属層上に非金属元素層を形成することにより、前記第1の下部金属層を形成する工程と
    を具備することを特徴とする請求項12に記載の半導体装置の製造方法
  15. 前記第1及び第2のゲート絶縁膜、前記第1及び第2の下部金属層、前記第1及び第2の上部金属層を加工し、前記第1と第2のゲート電極を形成する工程と、
    p型不純物を前記n型半導体領域表面に導入する工程と、
    n型不純物を前記p型半導体領域表面に導入する工程と、
    前記n型、p型不純物を活性化するための熱処理を行う工程と、
    をさらに具備することを特徴とする請求項9乃至14のいずれかに記載の半導体装置の製造方法
  16. 前記第1及び第2のゲート絶縁膜、前記第1及び第2の下部金属層、前記第1及び第2の上部金属層とを加工し、前記第1及び第2のゲート電極を形成する工程と、
    前記金属元素を第2のゲート絶縁膜中に拡散させる熱処理工程と、
    前記熱処理工程の後に、前記第1のゲート電極を挟む前記n型半導体領域表面に第1のソース/ドレイン電極を形成する工程と、
    前記熱処理工程の後に、前記第2のゲート電極を挟む前記p型半導体領域表面に第2のソース/ドレイン電極を形成する工程と、
    を具備することを特徴とする請求項9乃至14のいずれかに記載の半導体装置の製造方法
JP2008169074A 2008-06-27 2008-06-27 半導体装置とその製造方法 Expired - Fee Related JP5288907B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008169074A JP5288907B2 (ja) 2008-06-27 2008-06-27 半導体装置とその製造方法
US12/491,728 US8076732B2 (en) 2008-06-27 2009-06-25 Semiconductor device
US13/290,552 US8410556B2 (en) 2008-06-27 2011-11-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008169074A JP5288907B2 (ja) 2008-06-27 2008-06-27 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2010010470A JP2010010470A (ja) 2010-01-14
JP5288907B2 true JP5288907B2 (ja) 2013-09-11

Family

ID=41446349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008169074A Expired - Fee Related JP5288907B2 (ja) 2008-06-27 2008-06-27 半導体装置とその製造方法

Country Status (2)

Country Link
US (2) US8076732B2 (ja)
JP (1) JP5288907B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5147588B2 (ja) * 2008-08-04 2013-02-20 パナソニック株式会社 半導体装置
US8343865B2 (en) * 2010-01-21 2013-01-01 Renesas Electronics Corporation Semiconductor device having dual work function metal
US20120313149A1 (en) * 2011-06-09 2012-12-13 Beijing Nmc Co., Ltd. Semiconductor structure and method for manufacturing the same
US8766379B2 (en) * 2011-09-22 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer scavenging metal gate stack for ultra-thin interfacial dielectric layer
FR3070220A1 (fr) * 2017-08-16 2019-02-22 Stmicroelectronics (Crolles 2) Sas Cointegration de transistors sur substrat massif, et sur semiconducteur sur isolant

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285208A1 (en) * 2004-06-25 2005-12-29 Chi Ren Metal gate electrode for semiconductor devices
JP4764030B2 (ja) * 2005-03-03 2011-08-31 株式会社東芝 半導体装置及びその製造方法
US20070052036A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Transistors and methods of manufacture thereof
US20070052037A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Semiconductor devices and methods of manufacture thereof
JP2007080995A (ja) * 2005-09-13 2007-03-29 Toshiba Corp 半導体装置
JP4398939B2 (ja) * 2005-12-20 2010-01-13 株式会社東芝 半導体装置
JP2008060538A (ja) * 2006-07-31 2008-03-13 Toshiba Corp 半導体装置およびその製造方法
JP4271230B2 (ja) * 2006-12-06 2009-06-03 株式会社東芝 半導体装置
US7807522B2 (en) * 2006-12-28 2010-10-05 Texas Instruments Incorporated Lanthanide series metal implant to control work function of metal gate electrodes
JP5178152B2 (ja) * 2007-11-05 2013-04-10 株式会社東芝 相補型半導体装置及びその製造方法
JP5349903B2 (ja) * 2008-02-28 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP5208569B2 (ja) * 2008-04-25 2013-06-12 株式会社東芝 半導体装置
JP2009267180A (ja) * 2008-04-28 2009-11-12 Renesas Technology Corp 半導体装置
US20100308418A1 (en) * 2009-06-09 2010-12-09 Knut Stahrenberg Semiconductor Devices and Methods of Manufacture Thereof

Also Published As

Publication number Publication date
US20090321844A1 (en) 2009-12-31
US8410556B2 (en) 2013-04-02
US8076732B2 (en) 2011-12-13
JP2010010470A (ja) 2010-01-14
US20120049289A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
TWI624060B (zh) 具有鎢閘極電極的半導體裝置及其製造方法
JP5349903B2 (ja) 半導体装置の製造方法および半導体装置
JP2009059882A (ja) 半導体装置
JP2003273350A (ja) 半導体装置及びその製造方法
JP2008147393A (ja) 半導体装置及びその製造方法
TW201707071A (zh) 半導體裝置及半導體裝置之製造方法
JP2009164207A (ja) 半導体装置及びその製造方法
JP5288907B2 (ja) 半導体装置とその製造方法
US7939396B2 (en) Base oxide engineering for high-K gate stacks
JP2009194068A (ja) 半導体装置
KR100729354B1 (ko) 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법
TW201208041A (en) Semiconductor device and manufacturing method thereof
JP5275056B2 (ja) 半導体装置の製造方法及び半導体装置
US8294201B2 (en) High-k gate dielectric and method of manufacture
JPWO2007116470A1 (ja) 半導体装置及びその製造方法
JP2004079729A (ja) 半導体装置
JP5197986B2 (ja) 半導体装置の製造装置
US8062978B2 (en) Crystalline aluminum oxide layers having increased energy band gap, charge trap layer devices including crystalline aluminum oxide layers, and methods of manufacturing the same
JP5086665B2 (ja) 半導体装置およびその製造方法
JP2012054531A (ja) 半導体装置及びその製造方法
US20100176455A1 (en) Semiconductor device having insulated gate field effect transistors and method of fabricating the same
JP2011103329A (ja) 半導体装置及びその製造方法
JP2009038229A (ja) 半導体装置
Lim et al. Yttrium-and Terbium-Based Interlayer on $\hbox {SiO} _ {2} $ and $\hbox {HfO} _ {2} $ Gate Dielectrics for Work Function Modulation of Nickel Fully Silicided Gate in nMOSFET
JP2011243750A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130604

R151 Written notification of patent or utility model registration

Ref document number: 5288907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees