JP2009194068A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009194068A
JP2009194068A JP2008031770A JP2008031770A JP2009194068A JP 2009194068 A JP2009194068 A JP 2009194068A JP 2008031770 A JP2008031770 A JP 2008031770A JP 2008031770 A JP2008031770 A JP 2008031770A JP 2009194068 A JP2009194068 A JP 2009194068A
Authority
JP
Japan
Prior art keywords
added
oxide film
film
transistor
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008031770A
Other languages
English (en)
Inventor
Tatsuo Shimizu
水 達 雄 清
Masato Koyama
山 正 人 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008031770A priority Critical patent/JP2009194068A/ja
Priority to US12/370,641 priority patent/US7960793B2/en
Publication of JP2009194068A publication Critical patent/JP2009194068A/ja
Priority to US13/098,811 priority patent/US8269285B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】低閾値動作に可及的に適した実効仕事関数を有するＭＩＳトランジスタを備えた半導体装置を提供することを可能にする。
【解決手段】Ｈｆ（或いはＺｒ）酸化物に高価数金属を添加することでギャップ内準位を作りだし、窒素あるいはフッ素などによりギャップ内準位の位置を変化させることで、最適な実効仕事関数を有する電極を備え、低閾値動作が可能なＣＭＩＳデバイスを実現した。
【選択図】図４

Description

本発明は、ＭＩＳＦＥＴを有する半導体装置に関する。
従来、ＭＩＳＦＥＴ(metal insulator semiconductor field effect transistor)のチャネルに誘起される電荷量を確保するために、ゲート絶縁膜を薄膜化することによって容量を大きくする手法が採られてきた。その結果として、ゲート絶縁膜であるＳｉＯ２膜の薄膜化が推し進められ、現在は１ｎｍを大きく切る厚さにまで到達しようとしている。
しかし、ＳｉＯ２からなるゲート絶縁膜上に多結晶シリコンからなるゲート電極を形成した場合、ゲート絶縁膜との界面に空乏層が生じ、ゲート絶縁膜のＳｉＯ２換算膜厚（ＥＯＴ）が厚くなってしまう。ゲート絶縁膜の薄膜化を進行させ、ＥＯＴにして１ｎｍを大きく切る厚さに到達しようとする場合には、ＥＯＴが増加することは、非常に大きな問題である。
この問題を解決するためには、酸化物電極を用いる方法が特許文献１に提案されている。この特許文献１では、Ｓｒ（Ｔｉ，Ｒｕ）Ｏ３などの酸化物導電体が電極として使われている。
特開２００５−１９１３５４号公報
前述した特許文献１に開示される技術を用いた場合、作成した金属の仕事関数が決まっていることから、実効仕事関数を最適値に合わせ込むことは困難である。Ｔｉベースの酸化物電極は、Ｈｆベース、或いはＺｒベースの酸化物に比較して安定性が低いため、酸素をゲート絶縁膜に与える可能性が高くなり、ｎＭＩＳトランジスタ向け金属の実効仕事関数が大きめな値になる。
つまり、次世代以降のＣＭＩＳ(Complementary-Metal-Insulator-Semiconductor)トランジスタにおいて要求される性能、例えば低閾値動作を満たすには、実効仕事関数を最適化する別の技術が望まれる。
本発明は、上記事情を考慮してなされたものであって、低閾値動作に可及的に適した実効仕事関数を有するＭＩＳトランジスタを備えた半導体装置を提供することを目的とする。
本発明の第１の態様による半導体装置は、素子分離された第１半導体層および第２半導体層を有する半導体基板と、前記第１半導体層に離間して形成された第１ソース領域および第１ドレイン領域と、前記第１ソース領域と前記第１ドレイン領域との間の第１チャネル領域となる前記第１半導体層を覆う第１ゲート絶縁膜と、Ｎｂ、Ｗからなる第１グループから選択された第１元素が添加され、かつＮ、Ｃ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕからなる第２グループから選択された第２元素が添加されたＨｆ酸化膜またはＺｒ酸化膜を含み前記第１ゲート絶縁膜上に形成された第１ゲート電極と、を有するｎＭＩＳトランジスタと、前記第２半導体層に離間して形成された第２ソース領域および第２ドレイン領域と、前記第２ソース領域と前記第２ドレイン領域との間の第２チャネル領域となる前記第２半導体層を覆う第２ゲート絶縁膜と、前記第１元素が添加され、かつ前記第２元素が、前記第１ゲート電極よりも多量に添加されたＨｆ酸化膜またはＺｒ酸化膜を含み前記第２ゲート絶縁膜上に形成された第２ゲート電極と、を有するｐＭＩＳトランジスタと、を備えたことを特徴とする。
また、本発明の第２の態様による半導体装置は、素子分離された第１半導体層および第２半導体層を有する半導体基板と、前記第１半導体層に離間して形成された第１ソース領域および第１ドレイン領域と、前記第１ソース領域と前記第１ドレイン領域との間の第１チャネル領域となる前記第１半導体層を覆う第１ゲート絶縁膜と、Ｍｏが添加され、かつＦ、ＨおよびＴａからなる第１グループから選択された第１元素が添加されたＨｆ酸化膜またはＺｒ酸化膜を含み前記第１ゲート絶縁膜上に形成された第１ゲート電極と、を有するｎＭＩＳトランジスタと、前記第２半導体層に離間して形成された第２ソース領域および第２ドレイン領域と、前記第２ソース領域と前記第２ドレイン領域との間の第２チャネル領域となる前記第２半導体層を覆う第２ゲート絶縁膜と、Ｍｏが添加され、かつＮ、Ｃ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕからなる第２グループから選択された第２元素が添加されたＨｆ酸化膜またはＺｒ酸化膜を含み前記第２ゲート絶縁膜上に形成された第２ゲート電極と、を有するｐＭＩＳトランジスタと、を備えたことを特徴とする。
また、本発明の第３の態様による半導体装置は、素子分離された第１半導体層および第２半導体層を有する半導体基板と、前記第１半導体層に離間して形成された第１ソース領域および第１ドレイン領域と、前記第１ソース領域と前記第１ドレイン領域との間の第１チャネル領域となる前記第１半導体層を覆う第１ゲート絶縁膜と、Ｖ、Ｃｒ、Ｍｎ、Ｔｃ、Ｒｅからなる第１グループから選択された第１元素が添加され、かつＦ、Ｈ、Ｔａからなる第２グループから選択された第２元素が添加されたＨｆ酸化膜またはＺｒ酸化膜を含み前記第１ゲート絶縁膜上に形成された第１ゲート電極と、を有するｎＭＩＳトランジスタと、 前記第２半導体層に離間して形成された第２ソース領域および第２ドレイン領域と、前記第２ソース領域と前記第２ドレイン領域との間の第２チャネル領域となる前記第２半導体層を覆う第２ゲート絶縁膜と、前記第１元素が添加され、かつ前記第２元素が、前記第１ゲート電極よりも少量に添加されたＨｆ酸化膜またはＺｒ酸化膜を含み前記第２ゲート絶縁膜上に形成された第２ゲート電極と、を有するｐＭＩＳトランジスタと、を備えたことを特徴とする。
本発明によれば、低閾値動作に可及的に適した実効仕事関数を有するＭＩＳトランジスタを備えた半導体装置を提供することができる。
本発明の実施形態を説明する前に、本発明に至った経緯について説明する。
まず、背景技術で説明したように、ＳｉＯ２膜の薄膜化が推し進められ、現在は１ｎｍを大きく切る厚さにまで到達している。このため、膜厚が１ｎｍ以下のＳｉＯ２膜では、ゲート漏れ電流が大きくなり、待機電力の散逸から消費電力が押さえられないところまで来ている。例えば、膜厚０．８ｎｍのＳｉＯ２膜は、ゲート漏れ電流が１ｋＡ／ｃｍ２にまで達しており、消費電力の面での問題が極めて大きい。
消費電力を低下させるためには、膜厚を厚くすることが有効である。このため、誘電率の高い物質(high-k dielectric)を用いることにより、ＳｉＯ２膜より厚くても電荷量を確保できる絶縁膜が検討されている。誘電率が高く安定な物質として多くの金属酸化物が知られている。
このような特性を有する絶縁膜として、現在、特に有望視されているものとして、ＨｆＯ２、ＺｒＯ２、これらのシリケートからなる膜（ＨｆＳｉＯ、ＺｒＳｉＯ）、およびそれらの窒化物からなる膜（ＨｆＯＮ、ＺｒＯＮ、ＨｆＳｉＯＮ、ＺｒＳｉＯＮ）などが挙げられる。
ところが、これらの絶縁膜をゲート絶縁膜として用いると、小さな閾値が得られないという問題が新たに発生する。これは、ゲート絶縁膜とゲート金属との界面近傍において、界面分極が発生するためである。実効仕事関数がＳｉのミッドギャップ付近にピン止めされて、小さな閾値が実現出来なくなっている。その本質は、ｐチャネルＭＩＳトランジスタ（以下、ｐＭＩＳトランジスタともいう）では、酸素欠陥とゲート金属との間の電荷移動であり、ｎチャネルＭＩＳトランジスタ（以下、ｎＭＩＳトランジスタともいう）では、絶縁膜中の余分な酸素とゲート金属との間の電荷移動である。
この問題を解決するために、ｐＭＩＳトランジスタではＡｌを、ｎＭＩＳトランジスタではＬａをゲート絶縁膜に拡散し、ピン止め位置を変化させる方法が、文献１（M.Kadoshima et.al., 2007 VLSI Technology Digest P66.）および文献２（P.Sivasubramani et.al., 2007 VLSI Technology Digest P68.）に提案されている。これらの文献１および文献２に開示された技術を用いた場合、Ｓｉ基板／ＳｉＯ２膜／金属酸化膜という積層構造での、ＳｉＯ２膜と金属酸化膜との界面での固定分極を用いており、低誘電率なＳｉＯ２膜が必須である。つまり、この低誘電率膜を導入できないほどゲート絶縁膜が薄くなっていくと、この技術は全く使えないことになる。
また、既に述べたように、特開２００５−１９１３５４号公報に開示される技術を用いた場合、作成した金属の仕事関数が決まっていることから、実効仕事関数を最適値に合わせ込むことは困難である。Ｔｉベースの酸化物電極は、Ｈｆベース、或いはＺｒベースの酸化物に比較して安定性が低いため、酸素をゲート絶縁膜に与える可能性が高くなり、ｎＭＩＳトランジスタ向け金属の実効仕事関数が大きめな値になる。
このため、次世代以降のＣＭＩＳ(Complementary-Metal-Insulator-Semiconductor)トランジスタにおいて要求される性能、例えば低閾値動作を満たすには、実効仕事関数を最適化する別の技術が望まれる。
そこで、本発明者達は、鋭意研究に努めた結果、低閾値動作に可及的に適した実効仕事関数を有するＭＩＳトランジスタを備えた半導体装置を得ることが可能になった。これを以下の実施形態を例にとって説明する。
以下、図面を参照して本発明の実施形態について詳細に説明する。
まず、本発明の一実施形態に用いられる実効仕事関数の制御について説明する。
図１にＴｉＯ２ベースの酸化物電極のエネルギーバンドを示し、図２にＨｆＯ２ベースの酸化物電極のエネルギーバンドを示す。なお、図１および図２の横軸は状態密度を示し、縦軸はエネルギーを示す。図１からわかるように、ＴｉＯ２ベースでは、添加物のみで、実効仕事関数の調整が可能である。これは、ＴｉＯ２と、Ｓｉの伝導帯の低が一致しているためである。
しかし、図２に示すように、ＨｆＯ２中にＶ価からＶＩＩ価までの高価数物質を第１添加物として導入すると、ギャップ内に状態Ａ、Ｂ、或いはＣ（準位が相互作用して幅の狭い小さな分散を持ったバンドが形成される状態）を作成することが可能である。更に、Ｎ、Ｆ等の第２添加物を導入することでギャップ内状態Ａ、Ｂ、或いはＣのエネルギー位置を所望のエネルギー位置（例えば、図２の４．０５ｅＶの位置など）に変化させることが可能である。つまり、高価数物質からなる第１添加物と、Ｎ、Ｆ等の第２添加物を人工的に制御すれば、所望の仕事関数を持った酸化物の薄膜を作成することが出来ることになる。なお、図２において、４．０５ｅＶは、ｎＭＩＳトランジスタの最適な実効仕事関数の中心値を示し、５．１７ｅＶはｐＭＩＳトランジスタの最適な実効仕事関数の中心値を示している。
図１、図２には、Ｓｉのエネルギーギャップ位置が記されており、Ｓｉの伝導帯の底付近の仕事関数を持った酸化物金属を作成することが出来れば、それをｎＭＩＳトランジスタ用のゲート金属として使える。仕事関数に直せば、３．８５以上、４．２５ｅＶ以下である。この時、閾値電圧を０．２ｅＶ程度に抑えることが可能である。また、その薄膜をゲート絶縁膜とゲート金属との間に挿入すれば、ｎＭＩＳトランジスタの仕事関数位置に大きな界面状態を作ることが出来るので、その位置に強くフェルミ準位をピン止めすることが可能である。この薄膜を本願明細書において、界面制御酸化膜と称することにする。この界面制御酸化膜が十分に薄ければ、必ずしも金属である必要はないので、添加金属が少量でも良いことになる。このようにして、ｎＭＩＳトランジスタ用のゲート絶縁膜／ゲート金属構造が設計できる。
次に、界面制御酸化膜による仕事関数の制御について図３（ａ）、３（ｂ）を参照して説明する。図３（ａ）には、界面状態によるフェルミレベルピニングの様子が示されている。絶縁体と金属との界面に界面状態があると、界面状態と接触金属との間で電子を出し入れして、金属の仕事関数が界面状態のある位置にまで引き寄せられる。この現象は（界面状態による）フェルミ準位ピニングと呼ばれている。図３に示す金属Ａの場合、金属側から電子が界面状態に流入し、金属Ａのエネルギー準位が低下する。その結果、金属Ａの実効仕事関数が大きくなる。金属Ｂの場合は、逆で、界面状態から金属Ｂ側へ電子が移動し、金属Ｂのエネルギー準位が上昇する。その結果、金属Ｂの実効仕事関数が小さくなる。結果として、図３（ｂ）に示すように、実効仕事関数が、金属に依存せずに、界面状態のエネルギー位置によって決定されることになる。なお、Ｅｇは絶縁体のエネルギーギャップを示している。
本発明の一実施形態では、この界面状態を界面酸化物薄膜によって人工的に誘起させ、出来た界面状態のエネルギー位置を調整することにより、実効仕事関数を最適化している。
同様に、ｐＭＩＳトランジスタ向けのゲート絶縁膜／ゲート金属の積層構造では、Ｓｉの価電子帯の頂上付近の仕事関数を持った酸化物金属を作成することが出来れば、この酸化物金属をｐＭＩＳトランジスタ向けのゲート電極として使える。仕事関数に直せば、４．９７ｅＶ以上、５．３７ｅＶ以下である。この時、閾値電圧を０．２ｅＶ程度に抑えることが可能である。
次に、高価数物質の添加量に関して説明する。
まず、添加物を導入した場合の、金属化の条件について説明する。格子定数（lattice constant)をａとした時、２ａ×２ａ×２ａユニットの中に１つ以上の添加物が導入されれば、添加物同士の相互作用により、本来、絶縁性であったＨｆＯ２が金属的になる。これを面密度に変換すると、１×１０１４原子／ｃｍ２となる。この時、バンド構造を考えると、例えば図４に示すように、ギャップ内準位が幅を持ち、ギャップ内にバンド幅の狭い、小さな分散を持ったバンド(narrow and small dispersive band)が生成されることになる。また、８×１０１４原子／ｃｍ２より多くは添加できないので、それが最大値となる。
添加物の面密度が１×１０１４原子／ｃｍ２以上８×１０１４原子／ｃｍ２以下では、ギャップ中に金属的な準位が出現する。添加物が添加された膜は、そのまま制御金属となりうる。つまり、界面制御酸化膜とゲート金属を兼ねた膜として機能させることが可能である。また、この金属膜の薄膜をゲート絶縁膜／ゲート電極との界面に挿入すれば、界面状態を導入した薄膜となり、フェルミ準位をピン止めすることが可能である。
また、界面を制御するための酸化膜は、薄膜であれば金属化は必ずしも必要ではない。フェルミ準位のピン止めが出来ればよいので、８ａ×８ａの大きさの面につき一つの状態があれば十分にピン止め効果がある。よって、６×１０１２原子／ｃｍ２以上となる。この場合、ＨｆＯ２の物理膜厚が２ｎｍを超えるとＳｉＯ２換算膜厚（ＥＯＴ）が厚くなることを意味する。よって、金属化していない場合は、２ｎｍ以下の膜厚が適当である。２ａ×２ａの大きさの面につき一つ以上の添加物が導入されれば、金属化（ホッピング伝導が可能）するので、膜厚の制限はなくなる。よって、１×１０１４原子／ｃｍ２以上になると、膜厚制限はなくなる。
添加物の面密度が６×１０１２原子／ｃｍ−２以上、１×１０１４原子／ｃｍ２以下では、ギャップ中に準位が出現するが、酸化膜は金属性を示さない。このギャップ中状態を持った酸化膜の薄膜をゲート絶縁膜とゲート電極との界面に挿入すれば、界面状態を導入した薄膜となり、フェルミ準位をピン止めすることが可能である。
上記のように、高価数物質を添加することで、バンドギャップ内に準位を作成することが出来る。しかし、このギャップ内準位は、必ずしも最適な位置に出現しない。そこで、準位を人工的に上下させる方法を本発明者達は開発した。ギャップ内準位に余分な電子を導入すると、電子同士の相関エネルギー(electron correlation energy)が上昇して、準位が上昇する。電子を導入するには、Ｈｆに比べ電子を余分に保持し、しかも、Ｈｆを置換した場合に伝導帯を形成する物質、即ちＴａを導入することで可能である。或いは、酸素と比べ、電子を受け取らない物質を酸素と置換すれば、電子が余ることになるので、結果として、ギャップ内準位に電子を導入することになる。これが可能な物質としては、ＦやＨが考えられる。導入が最も簡単な物質はＨ（水素）である。例えば、低温のプラズマ水素、或いは励起水素にさらすことにより原子状の水素を取り込むことが出来る。
原子状水素（Ｈ）は、通常であれば、酸素欠陥などを介して酸化物中に取り込まれることになる。しかし、本発明の一実施形態では、酸素欠陥量は非常に少ないため、酸素欠陥を介した、水素の取り込みでは起こらない。本発明の一実施形態では、高価数物質がギャップ中に準位を作っており、その準位に電子を放出することで格子点水素が安定化できるため、高価数物質が添加された酸化膜中には取り込まれることになる。つまり、本発明の一実施形態では高価数物質が添加された酸化膜中には水素が取り込まれるが、その他のゲート絶縁膜などの内部には、水素は取り込まれないことになる。
従来のＦＧＡ（フォーミング・ガス・アニール）つまり、Ｈ２ガスアニールについても考察する。このとき、ゲート絶縁膜中にも、高価数物質添加の本発明の一実施形態の酸化膜中にも、水素は殆ど取り込まれない。これはＨ２が分子として安定であるため、通常の酸化膜中には取り込まれないためであり、更に、添加された高価数物質に電子を放出できても、水素分子を解離させるほどの、十分なエネルギー利得がないためである。
それに対し、電子を準位から放出させると、電子同士の相関エネルギーが減少するため、準位が低下する。電子を準位から放出させるには、価電子帯が電子を受け取る状態にする必要がある。Ｈｆの場合、電子を４つ放出するが、Ｈｆに比べ電子放出が少なければ、結果として、電子が足りないことになる。その場合は、ギャップ内準位から電子を放出することになる。ＩＩＩ価、ＩＩ価の物質がこの条件を満たす。即ち、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕである。或いは、酸素と比べ、電子を余分に受け取る物質を酸素と置換すれば、結果として、ギャップ内準位から電子を受け取ることになる。これが可能な物質としては、Ｎ、Ｃ、Ｂである。
次に、図２および図４乃至図６を参照しながら、実効仕事関数の最適値について説明する。本発明の一実施形態では、ｎＭＩＳトランジスタ、ｐＭＩＳトランジスタそれぞれに最適な仕事関数を持ち、かつバンド幅の狭いギャップ中バンドを持つ酸化物金属を設計する技術を開示する。
図２に示すように、ＨｆＯ２中に高価数物質を添加すると、ＨｆＯ２のギャップ中に準位が出現する。その出現するエネルギー位置がＳｉの伝導帯の底（４．０５ｅＶ）よりも上に出る場合、すなわち仕事関数が小さい場合をＴｙｐｅ−Ａとする。また、Ｓｉのギャップ内に出る場合をＴｙｐｅ−Ｂとする。更に、Ｓｉの価電子帯の頂上よりも下に出る場合、すなわち仕事関数が大きい場合をＴｙｐｅ−Ｃとする。図４にＴｙｐｅ−Ａ、図５にＴｙｐｅ−Ｂ、図６にＴｙｐｅ−Ｃの例を示す。それぞれ、Ｗ添加、Ｍｏ添加、Ｖ添加をした場合である。
図５を参照して、ＨｆＯ２（ＺｒＯ２、Ｈｆシリケート、Ｚｒシリケートでも同様である）からなる誘電体酸化物中にＭｏを添加した、Ｔｙｐｅ−Ｂの場合について説明する。ＨｆＯ２とＳｉとのバンドオフセットは伝導帯側におよそ１．５ｅＶである。また、Ｓｉのバンドギャップが１．１ｅＶでかつＨｆＯ２のバンドギャップが６．０ｅＶであるので、ＨｆＯ２とＳｉとのバンドオフセットは荷電子帯側で３．４ｅＶ（＝６．０−（１．５＋１．１））である。ＨｆＯ２にＭｏを添加すると、ＨｆＯ２中に添加されたＭｏの周囲には酸素が配位している。この時、ギャップ中の準位は添加された物質のｄ電子からなり、２重縮退したｄｚ２軌道とｄｘ２−ｙ２軌道からなる。この軌道には、添加物あたり、最大４つの電子が埋まることが可能である。添加物Ｍｏの最外殻に収まった電子の数とＨｆの最外殻の電子数４との差が、ギャップ中の準位に収まっていることになる。例えば、Ｍｏは最外殻に６個の電子がある。４つはＨｆＯ２に渡されるが、６−４＝２個の電子が余る。この余った電子は、ＨｆＯ２のギャップ中に出現したＭｏの準位に収納される。すなわち、ＨｆＯ２バンドギャップ中にＭｏ由来のギャップ準位が出現する。このギャップ準位はＭｏ同士の相互作用により狭いバンドを組むことになる。このようにして、ＨｆＯ２へのＭｏ添加により金属酸化物（Ｍｏが添加されたＨｆＯ２からなる金属酸化物）が生成できることになる。仕事関数は出現する準位によって決定されるので、４．７５ｅＶ程度となる。
ここで、更に、窒素（Ｎ）を導入すると、Ｍｏの準位から電子を放出することが出来る。窒素を導入すると、酸素が置換されることになる。窒素は酸素よりも余分に電子を受け入れることが出来るので、Ｍｏから電子を受け取って、膜が安定化する。その結果、Ｍｏの準位内の電子が減ることになる。電子が減ると電子同士の相互作用が減るので、準位が低下することになり、図５に示すようにＭｏ元素４つに対し、窒素元素を１つ程度入れる（二つ目の状態の３／４程度が詰っている状態）と５．１ｅＶ付近の仕事関数を持った金属酸化物が生成されることが分かった。つまり、窒素量を調整することで、仕事関数を調整することが可能であることが分かった。これによりｐＭＩＳトランジスタ向けのゲート金属が得られたことになる。
窒素は電子を受け取るので、本明細書では電子受容物質と呼ぶことにする。電子受容物質は窒素だけではない。酸素を置換する物質としては、炭素（Ｃ）、ホウ素（Ｂ）も同様の特性を有する。本発明の一実施形態ではＨｆまたはＺｒの酸化物を考えており、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、又はランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）がＨｆまたはＺｒと置換すれば、同様の性質を示す。これは、価数が小さいため、ＨｆまたはＺｒに比較して、電子を放出することができないため、結果的に酸素が他（図５で言えばＭｏ）から電子を受け取ることが出来るようになる。
上記のＭｏ、Ｎの同時添加では、ｐＭＩＳトランジスタのゲート金属が得られていた。添加物としてＮの代わりに、フッ素（Ｆ）を導入した場合について考えてみよう。この場合は、ギャップ内準位に、電子を注入することによって、準位を上昇させることができ、ｎＭＩＳトランジスタに最適な仕事関数を持った酸化物金属を設計することが可能である。フッ素を導入すると、酸素が置換されることになる。フッ素は酸素よりも電子を受け入れることが出来ないので、Ｈｆが放出した電子が余ることになる。この余った電子をＭｏが形成したギャップ内準位に移すことによって、膜が安定化する。その結果、Ｍｏの準位内の電子が増加することになり、準位が上昇することになる。図５に示すようにＭｏ元素３つに対し、フッ素元素を１つ程度入れる（三つ目の状態の１／３程度が詰っている状態）と４．１ｅＶ付近の仕事関数を持った金属酸化物が生成されることが分かった。つまり、フッ素量を調整することで、仕事関数を調整することが可能であることが分かった。
フッ素は、電子を放出するので、本明細書では電子放出物質と呼ぶことにする。電子放出物質は殆どない。最も有効な物質はフッ素である。また、導入が最も簡単な物質は水素である。本発明の一実施形態ではＨｆまたはＺｒの酸化物を考えており、タンタル（Ｔａ）がＨｆまたはＺｒと置換すれば、同様の性質を示す場合もある。これは、価数が大きいため、ＨｆまたはＺｒに比較して、電子を余分に放出することができるためである。つまり、電子放出物質としては、フッ素、水素、Ｔａが考えられる。
図５に示すＴｙｐｅ−Ｂでは、金属を添加してＳｉギャップ中に準位が出来る例である。この準位を上方向にシフトさせるにはＦなどを添加することで、電子を導入すればよい。逆に下方向にシフトさせたければ、Ｎなどを添加することで、電子を抜き取ればよい。ここで、初期膜をＭｏ添加ＨｆＯ２膜ではなく、Ｍｏ添加ＨｆＯＮ膜を作成して、添加物（Ｍｏ）の準位を下方向にシフトさせた膜を作り、ｐＭＯＳトランジスタ向けの膜とし、そこにＦなどを導入してｎＭＯＳトランジスタ向け膜を作成してもよい。この場合、初期膜で下にシフトした分まで、電子を余分に入れることになる。その逆に、初期膜としてＭｏ添加ＨｆＯＦを作成して、ｎＭＯＳトランジスタ膜向けの膜として、そこにＮを導入することで、ｐＭＯＳトランジスタ向け膜としてもよい。この場合、初期膜で上にシフトした分まで、電子を余分に取り去ることになる。
図４に示すＴｙｐｅ−Ａでは、ＨｆＯ２にタングステン（Ｗ）を添加するとギャップ内準位が出現して、Ｗ同士の相互作用により、狭いギャップ内バンドが出来る。仕事関数は出現する準位によって決定されるので、３．９ｅＶ程度となる。ここで、更に、窒素を導入すると、Ｗの準位から電子を放出することが出来る。その結果、Ｗの準位内の電子が減少することになり、準位が低下する。図４に示すようにＷ元素４つに対し、窒素元素を１つ程度入れる（二つ目の状態の３／４程度が詰っている状態）と、４．１ｅＶ付近の仕事関数を持った金属酸化物が生成され、ｎＭＩＳトランジスタ向け金属となる。更に、Ｗ元素３つに対し、窒素元素を１つ程度入れる（二つ目の状態の２／３程度が詰っている状態）と、５．１ｅＶ付近の仕事関数を持った金属酸化物が生成され、ｐＭＩＳトランジスタ向け金属となる。つまり、窒素量を調整することで、仕事関数を調整することが可能であることが分かった。
図６に示すＴｙｐｅ−Ｃでは、ＨｆＯ２にバナジウム（Ｖ）を添加するとギャップ内準位が出現して、Ｖ同士の相互作用により、狭いギャップ内バンドが出来る。仕事関数は出現する準位によって決定されるので、６．２ｅＶ程度となる。ここで、更に、フッ素を導入すると、Ｖの準位に電子を導入することが出来る。その結果、Ｖの準位内の電子が増加することになり、準位が上昇する。図６に示すようにＶ元素３つに対し、フッ素元素を２つ程度入れる（二つ目の状態の２／３程度が詰っている状態）と、５．１ｅＶ付近の仕事関数を持った金属酸化物が生成され、ｐＭＩＳトランジスタ向け金属となる。更に、Ｖ元素１つに対し、フッ素元素を１つ程度入れる（二つ目の状態が詰っている状態）と、４．１ｅＶ付近の仕事関数を持った金属酸化物が生成され、ｎＭＩＳトランジスタ向け金属となる。つまり、フッ素量を調整することで、仕事関数を調整することが可能であることが分かった。
図７、図８、図９に、それぞれ３ｄ、４ｄ、５ｄ元素をＨｆＯ２中に導入した場合のギャップ内準位を示す。これらのレベルは第一原理計算による計算結果である。ＺｒＯ２に対しもＨｆＯ２と同様の結果が得られている。第一原理計算は、密度汎関数法に基づいた方法であり、局所密度近似の範囲の計算である。ポテンシャルには、超ソフト擬ポテンシャルを用いている。この計算で用いている、Ｈｆ、Ｏ、Ｎ、Ｆなどのポテンシャルは、すでに様々な形で使用してきており、信頼性の高いものである。例えば、計算で求められたＨｆＯ２の格子定数（ａ０＝９．５５Ｂｏｈｒ＝５．０５２Å）は、実験値（９．６０３Ｂｏｈｒ＝５．０８Å）に比べて、０．５５％程度しか短く出ておらず、十分なものと言える。
図７では、３ｄ元素としてＶ、Ｃｒ、Ｍｎを、ＨｆＯ２中にそれぞれ添加した場合の例を示している。３ｄ元素をＨｆＯ２中に添加した場合は全てＴｙｐｅ−Ｃとなり、３ｄ元素のみの添加では、適切な実効仕事関数を得ることができない。Ｖ、Ｃｒ、Ｍｎを添加すると、それぞれ、６．２ｅＶ、７．２ｅＶ、８．１ｅＶの位置に準位が出現する。適切な実効仕事関数を得るためには、Ｆ等の元素を添加して電子を注入する必要がある。
図８では、４ｄ元素としてＮｂ、Ｍｏ、Ｔｃを、ＨｆＯ２中にそれぞれ添加した場合の例を示している。Ｎｂを添加した場合はＴｙｐｅ−Ａとなり、適切な実効仕事関数を得るためには、Ｎ等の元素を添加して電子を取り去る必要がある。Ｍｏを添加した場合はＴｙｐｅ−Ｂとなり、Ｆ等またはＮ等を添加してｎＭＩＳトランジスタまたはｐＭＩＳトランジスタに適切な実効仕事関数を得る必要がある。Ｔｃを添加した場合はＴｙｐｅ−Ｃとなり、適切な実効仕事関数を得るためには、Ｆ等の元素を添加して電子を注入する必要がある。Ｎｂ、Ｍｏ、Ｔｃを添加すると、それぞれ、３．３ｅＶ、４．７５ｅＶ、７．３ｅＶの位置に準位が出現する。
図９では、５ｄ元素としてＴａ、Ｗ、Ｒｅを、ＨｆＯ２中にそれぞれ添加した場合の例を示している。Ｔａを添加した場合は、準位はＨｆＯ２の伝導帯にある。すなわち、Ｔａは電子供給物質と考えることができる。Ｗを添加した場合はＴｙｐｅ−Ａとなり、適切な実効仕事関数を得るためには、Ｎ等の元素を添加して電子を放出する必要がある。Ｒｅを添加した場合はＴｙｐｅ−Ｃとなり、適切な実効仕事関数を得るためには、Ｆ等の元素を添加して電子を注入する必要がある。Ｗ、Ｒｅを添加すると、それぞれ、３．９ｅＶ、５．３ｅＶの位置に準位が出現する。
また、図１０に示すように、シリケートに対しても、Ｓｉのギャップ位置との関係は同じである。即ち、シリケートになることで、Ｓｉと酸素の相互作用が加わるため、ＨｆＯ２（ＺｒＯ２）の伝導帯の底が上昇し、価電子帯の頂上が低下するが、金属添加により発生するギャップ内準位のＳｉとの位置関係に変化はない。なお、図１０において、Ｅｇ（Ｓｉ）はＳｉのエネルギーギャップを示し、Ｅｇ（ＨｆＯ２）はＨｆＯ２のエネルギーギャップを示し、Ｅｇ（ＨｆＳｉＯ）はＨｆＳｉＯのエネルギーギャップを示す。
ＨｆＯ２（ＺｒＯ２）およびそれらのシリケートにそれぞれ、ｎＭＩＳの最適値である４．１ｅＶ近傍、ｐＭＩＳの最適値である５．１ｅＶ近傍にするには、Ｎ等を添加することにより電子を放出するか、Ｆ等を添加することにより電子を注入するかすることで調整が可能である。
次に、従来の場合よりも、Ｆ等やＮ等が簡単にＨｆＯ２中には導入される理由を、図１１（ａ）乃至図１２（ｃ）を参照しながら説明する。その理由は、電子の持つエネルギーの安定化にある。まず、Ｆを添加する場合について説明する。図１１（ａ）に示すように、単純にＦを導入すると、余分な電子は伝導帯の底に導入されるため、高いエネルギーの状態となる。しかし、添加物として金属を導入すれば、添加された金属によって生成された、より低いエネルギー準位（図１１（ｂ））へ電子が移送され、Ｆ添加による余分な電子が移送されることになる（図１１（ｃ））。これにより、系全体のエネルギーが低下するので、Ｆは従来の場合より簡単に導入されることになる。
Ｔａ、Ｆ、Ｈの取り込みは、高価数物質が添加されている酸化膜の領域に、選択的に集中することが可能である。何故なら、他の領域に拡散するよりも、高価数物質が存在する領域において、電子を高価数物質に渡すことが出来るので、その分だけエネルギー利得が得られるためである。
一方、Ｎを添加する場合は、今度は電子が足りなくことになる。この足りない電子は、伝導帯の頂上に電子の穴（ｈｏｌｅ）を作りだすことになる（図１２（ａ））。通常であれば、マイナス電荷の酸素を放出して電子を調達することになるが、金属添加物を導入すれば、金属添加物によって生成されたエネルギー準位（図１２（ｂ））から電子を調達することが可能となる（図１２（ｃ））。この時、金属の準位の位置よりもＮ添加による電子の穴の位置の方がエネルギー的に低い。この電子の調達により、系全体のエネルギーが低下するので、Ｎは従来の場合より簡単に導入されることになる。
Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｎ、Ｃ、Ｂの取り込みは、高価数物質が添加されている酸化膜の領域に、選択的に集中することが可能である。何故なら、他の領域に拡散するよりも、高価数物質が存在する領域において、電子を高価数物質から受け取ることが出来るので、その分だけエネルギー利得が得られるためである。
添加物の導入の方法としては、イオン注入による方法、成膜して熱拡散させる方法、成膜時に雰囲気から導入する方法、成膜後に雰囲気から導入する方法、ＣＶＤ(Chemical Vapor Deposition)やＡＬＤ(Atomic Layer Deposition)の成膜ガスとして導入する方法、スパッターのターゲットとして導入する方法、基板や側壁などへの注入を行い、後の熱過程で拡散させる方法などが考えられる。特に、ＦやＮでもＳｉ基板に導入して、熱過程により界面制御酸化膜に導入することが可能である。それは、上記のように、ＦやＮは界面制御酸化膜に入り易くなっているので、基板やゲート絶縁膜を通過して、界面制御酸化膜に選択的、重点的に導入することも可能である。
また、ＨｆＯ２、ＺｒＯ２のシリケート（ＨｆＳｉＯ、ＺｒＳｉＯ）では、窒素を添加すると、従来は、Ｓｉ３Ｎ４構造が優先する。つまり、ＨｆＯ２に窒素が導入されるのではなく、Ｓｉ−Ｎボンドが優先する。しかし、上記で説明したように、金属添加物を導入すると、ＨｆＯ２側に窒素が導入されることによりエネルギーが低下するので、ＨｆＯ２側に導入されることになる。つまり、Ｈｆ−Ｎボンドが優先することになる。これにより、シリケートに対しても、窒素（など）による準位の調整が可能となることが分かった。
次に、第２添加物の相対量について説明する。
まず、Ｔｙｐｅ−Ａの場合のＮなどの添加物の相対量について説明する。
Ｎｂ、Ｗから選ばれた元素αの添加量［α］（原子／ｃｍ２）に対し、Ｎ、Ｃ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれた元素βの添加量［β］（原子／ｃｍ２）が、
０．０８×［α］＜［β］×Ｋ＜［α］×（［元素αの最外核電子数］−４） （１）
を満たす。
ここで、元素αの最外核電子数は、Ｎｂでは５個、Ｗでは６個である。また、Ｋは、
元素βがＮの時、Ｋ＝１
元素βがＣの時、Ｋ＝２
元素βがＢの時、Ｋ＝３
元素βがＭｇ、Ｃａ、Ｓｒ、Ｂａの時、Ｋ＝２
元素βがＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕの時、Ｋ＝１
である。元素βがＮ、Ｃ、Ｂの時は、酸素（Ｏ）に比べて最外殻の電子がそれぞれ１個、２個、３個不足しており、このため、添加された元素βが酸素と置換した場合に受け取ることの出来る電子の数はそれぞれ１、２、３となり、これらの値がＫとなる。また、元素βがＭｇ、Ｃａ、Ｓｒ、Ｂａの時は、元素βはＩＩ価であるからＩＶ価のハフニウム（Ｈｆ）に比べて電子の放出が２個少なく、このため、元素βが添加された場合には価電子帯の上端に２個の正孔が形成されるので、価電子帯の上端は２個の電子を受け取ることができ、この値がＫとなる。すなわち、元素βがＭｇ、Ｃａ、Ｓｒ、Ｂａの時は、Ｋは、価電子帯の上端が受け取ることの出来る電子の数となる。また、元素βがＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕの時は、元素βはＩＩＩ価であるから、同様に、元素βが添加された場合に、価電子帯の上端が受け取ることの出来る電子の数は、１個となり、この値がＫとなる。よって、［β］×Ｋは、元素βを添加したことにより受け取ることの出来る電子の量である。相対的な上限値は、元素αの作る準位から｛［元素αの最外核電子数］−４｝個までしか電子を放出できないことで決まる。
また、（［元素αの最外核電子数］−４）は、第１添加物から、放出可能な電子の数である。下限としては、０．０８×［α］＜［β］×Ｋと考えられる。これは、電子放出効果（準位位置の低下）が見え始めるのは一つのＨｆ原子の位置の周囲のＨｆ原子の位置に電子が入る程度の量、すなわち周囲に最大で１２個のＨｆ原子があるので、１／１２＝０．０８３程度の量がないと電子相関の効果が顕在化しないためである。
ＨｆＯ２は基本構造として、立方晶のフッ化カルシウム構造をとる。この基本構造では、Ｈｆ原子の近傍には８個の酸素原子があり、その外側に１２個のＨｆ原子がある。基本的には、周囲のＨｆ原子の数は１２個が最大である。正方晶やモノクリニック構造になっても、アモルファス構造になっても、伝導帯がＨｆの５ｄ成分から出来ている点や、価電子帯が酸素の２ｐ成分から出来ている点など、電子状態の基本は殆ど変化がない。
なお、上記説明では、添加される第１元素αは１種類であったが、２種類の第１元素を添加してもよい。この場合、添加量[α]は、添加されるそれらの和となる。また、添加される第２元素βは１種類であったが、２種類以上の第２元素を添加してもよい。この場合、（１）式に示すβ×Ｋは、添加される第２元素の添加量とＫとの積の和となる。例えば、添加される第２元素がβ１、β２の種類で、それらに対応するＫの値がＫ１、Ｋ２とすると、（１）式に示すβ×Ｋは、[β１]×Ｋ１＋[β２]×Ｋ２となる。これらのことは、以下に説明する場合にも同様に適用される。また、添加物を添加して本発明の一実施形態の効果を得るためには、既に説明したように、添加物の量は添加物の面密度が６×１０１２原子ｃｍ−２未満であると、ギャップ中に、フェルミ準位のピン止めに十分な量の準位が生じないため、４．８×１０１１原子ｃｍ−２（＝０．０８×６×１０１２原子ｃｍ−２）以上が少なくとも必要となる。添加物の面密度が４．８×１０１１原子ｃｍ−２未満の場合には、不純物と考えることができる。
次に、Ｔｙｐｅ−Ｂの場合のＮ、Ｆなどの添加物の相対量について説明する。
ＨｆＯ２に添加されたＭｏの添加量［Ｍｏ］（原子／ｃｍ２）に対し、ｎＭＯＳトランジスタを作成する際にはＦ、Ｈ、Ｔａを添加し、ｐＭＯＳトランジスタを作成する際にはＮなどを添加する。
Ｆ、Ｈ、Ｔａから選ばれた第１元素γの添加量［γ］（原子／ｃｍ２）は、
０．０８×［Ｍｏ］＜［γ］＜［Ｍｏ］×２ （２）
を満たし、かつ、
Ｎ、Ｃ，Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれた第２元素δの添加量［δ］（原子／ｃｍ２）は、
０．０８×［Ｍｏ］＜［δ］×Ｋ＜［Ｍｏ］×２ （３）
を満たす。
Ｍｏの最外核電子数は６個なので、ｎＭＯＳトランジスタ側の上限としては、Ｍｏ量×２個まで電子を受け取った場合となり、ｐＭＯＳトランジスタ側の上限はとしては、Ｍｏ量×２個まで電子を放出した場合となる。ここでＫは第２元素δが添加されたことにより受け取ることの出来る電子の数であり、
第２元素δがＮの時、Ｋ＝１
第２元素δがＣの時、Ｋ＝２
第２元素δがＢの時、Ｋ＝３
第２元素δがＭｇ、Ｃａ、Ｓｒ、Ｂａの時、Ｋ＝２
第２元素δがＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕの時、Ｋ＝１
である。
また、Ｔｙｐｅ−ＢのＣＭＩＳデバイス、すなわち例えばＭｏが添加されるＣＭＩＳデバイスを形成する際に、窒素（Ｎ）等の第２元素がｎＭＩＳトランジスタおよびｐＭＩＳトランジスタの両方に添加される場合は、ｎＭＩＳトランジスタの第１酸化膜およびｐＭＩＳトランジスタの第２酸化膜にＮを添加することにより、界面制御酸化膜またはゲート電極として用いたｐＭＩＳトランジスタを作成する。その後、第１酸化膜のみにＦ等の第１元素を添加することにより、界面制御酸化膜またはゲート電極として用いたｎＭＯＳトランジスタを作成する。
この場合、Ｍｏの添加量［Ｍｏ］（原子／ｃｍ２）に対し、第１元素γ（例えば、Ｆ、ＨまたはＴａ）の添加量［γ］（原子／ｃｍ２）、第２元素δ（例えば、Ｎ等）の添加量［δ］（原子／ｃｍ２）は、
０．０８×［Ｍｏ］＜［γ］＜［Ｍｏ］×２＋［δ］×Ｋ （４）
を満たし、かつ
０．０８×［Ｍｏ］＜［δ］×Ｋ＜［Ｍｏ］×２ （５）
を満たす。ここで、Ｋは第２元素δが添加されたことにより受け取ることの出来る電子の数である。式（４）において、下限は式（２）と同じであり、上限は、Ｍｏが電子を受け取れる量が増えていることを反映している。また、式（５）は式（３）と同じ内容になる。
次に、Ｔｙｐｅ−ＢのＣＭＩＳデバイス、すなわち例えばＭｏが添加されるＣＭＩＳデバイスを形成する際に、フッ素（Ｆ）等の第１元素がｎＭＩＳトランジスタおよびｐＭＩＳトランジスタの両方に添加される場合は、ｎＭＩＳトランジスタの第１酸化膜およびｐＭＩＳトランジスタの第２酸化膜にＦを添加することにより、界面制御酸化膜またはゲート電極として用いたｎＭＩＳトランジスタを作成する。その後、第２酸化膜のみにＮ等の第１元素を添加することにより、界面制御酸化膜またはゲート電極として用いたｐＭＯＳトランジスタを作成する。
この場合、Ｍｏの添加量［Ｍｏ］（原子／ｃｍ２）に対し、第１元素ε（例えば、Ｆ、ＨまたはＴａ）の添加量［ε］（原子／ｃｍ２）、第２元素ζ（例えば、Ｎ等）の添加量［ζ］（原子／ｃｍ２）は、
０．０８×［Ｍｏ］＜［ε］＜［Ｍｏ］×２ （６）
を満たし、かつ、
０．０８×［Ｍｏ］＜［ζ］×Ｋ＜［Ｍｏ］×２＋［ε］ （７）
を満たす。ここで、Ｋは第２元素ζが添加されたことにより受け取ることの出来る電子の数である。Ｆを添加した場合、Ｆは１つの電子しか放出しないので、式（６）は、式（２）において、Ｋ＝１の場合と同じ内容である。また、式（７）において、下限は式（２）と同じであり、上限は、Ｍｏが電子を放出する量が増えていることを反映している。
次に、Ｔｙｐｅ−Ｃの場合のＦなどの添加物の相対量について説明する。
添加物金属である第１元素ηの添加量［η］（原子／ｃｍ２）に対し、Ｆ、Ｈ、Ｔａから選ばれた第２元素θの添加量［θ］（原子／ｃｍ２）は、
０．０８×［η］＜［θ］＜［η］×（８−［第１元素ηの最外核電子数］） （８）
を満たす。ここで、第１元素ηの最外核電子数は、Ｖの時が５個、Ｃｒの時が６個、Ｍｎ、Ｔｃ、またはＲｅの時が７個である。
（第１実施形態）
次に、本発明の第１実施形態による半導体装置を、図１３（ａ）乃至図１３（ｃ）を参照して説明する。
本実施形態による半導体装置は、シリコン基板に形成されたｎＭＩＳトランジスタおよびｐＭＩＳトランジスタを有しており、これらのＭＩＳトランジスタは前述したＴｙｐｅ−Ａとなっている。本実施形態の半導体装置の製造工程を図１３（ａ）乃至図１３（ｃ）に示す。本実施形態による半導体装置は、以下のように形成される。
まず、図１３（ａ）に示すように、半導体基板、例えばシリコン基板２にｐＭＩＳトランジスタの形成領域とｎＭＩＳトランジスタの形成領域とを分離する素子分離領域４を形成する。この素子分離領域４は、例えばＳＴＩ( Shallow Trench Isolation )技術により形成する。この素子分離領域はＬＯＣＯＳ(LOCal Oxidation of Silicon )技術により形成することも可能である。
その後、ｎＭＩＳトランジスタの形成領域にｐウエル６を形成し、ｐＭＩＳトランジスタの形成領域にｎウエル８を形成する（図１３（ａ））。次いで、ｐウエル６およびｎウエル８に閾値電圧を調整するために不純物を導入する。これらｐウエル６およびｎウエル８の形成は、例えばそれぞれの領域上のみに開口を設けたマスクを用いたイオン注入法により形成することができる。
次に、図１３（ａ）に示すように、シリコン基板２上にゲート絶縁膜１０を形成する。このゲート絶縁膜１０は、スパッター法により、シリコン基板２の温度が４００℃で、３ｎｍの厚さの酸化ハフニウム（ＨｆＯ２）膜を堆積して形成した。ここでは、ＨｆＯ２ターゲットをＡｒ／Ｏ２中でスパッターすることで、成膜を行っている。このゲート絶縁膜１０としては、ＨｆＳｉＯＮ膜やＬａＡｌＯ３膜など、他のｈｉｇｈ−ｋ膜を使用することが可能である。その後、スパッター法により、シリコン基板２の温度が４００℃で、１０ｎｍの厚さのＷが添加された酸窒化ハフニウム（ＨｆＯＮ）膜１２を堆積した。ここでは、ＨｆＯ２ターゲット、ＷターゲットをＡｒ／Ｎ２中で同時スパッターすることで、成膜を行っている。
次に、図１３（ｂ）に示すように、Ｗが添加された酸窒化ハフニウム（ＨｆＯＮ）膜１２上にフォトレジストを塗布し、リソグラフィー技術によりｐＭＩＳトランジスタの形成領域上に開口部を有するレジストパターン１４を形成する。このレジストパターン１４をマスクに用いて、ｐＭＩＳトランジスタの形成領域のみ、イオン注入法によりＮ（窒素）をｐＭＩＳトランジスダの形成領域上の酸窒化ハフニウム膜１２に導入し、熱拡散を利用して、ｐＭＩＳトランジスタ用のＮ濃度の高い、Ｗが添加されたＨｆＯＮ膜１２ａを得る。ここでは、Ｎを追加にて導入する方法として、イオン注入法を用いたが、ＷＮをスパッターにより積層して、アニールにより拡散させる方法なども有効である。
次に、レジストパターン１４を除去した後、Ｗが添加されたＨｆＯＮ膜１２、１２ａ上にフォトレジストを塗布し、通常のリソグラフィー技術により上記フォトレジストをパターニングして、ゲート電極を形成するためのレジストパターン（図示せず）を形成する。このレジストパターンをマスクとして例えばＲＩＥを行うことによって、ＨｆＯＮ膜１２、１２ａおよびゲート絶縁膜１０をパターニングして、それぞれのゲート電極１２、１２ａを得る（図１３（ｃ））。この後は、ｎＭＩＳトランジスタのソース／ドレイン領域１６ａ、１６ｂおよびｐＭＩＳトランジスタのソース／ドレイン領域１８ａ、１８ｂの作成などを経て、ＣＭＩＳデバイスが完成する。
本実施形態においては、ｎＭＩＳトランジスタのゲート電極１２は、Ｗが添加されたＨｆＯＮであり、Ｗの面密度は１．２×１０１４原子／ｃｍ２であり、窒素濃度は、Ｗの面密度の１／４程度であり、面密度で０．３×１０１４原子／ｃｍ２であった。その仕事関数は４．１ｅＶとなる。一方、ｐＭＩＳトランジスタのゲート電極１２ａは、窒素濃度が上昇しており、Ｗの面密度の１／３程度であり、面密度で０．４×１０１４原子／ｃｍ２であった。その仕事関数は５．１ｅＶとなる。このように、Ｗが添加のＨｆＯＮ電極を用いれば、ｎＭＩＳトランジスタ、ｐＭＩＳトランジスタの両者に対し、閾値電圧を０．４Ｖ以下に低減することが可能である。
ここで、各ゲート電極１２、１２ａは、界面制御酸化膜と電極を兼ねていると考えることができる。つまり、この電極の界面部分が、界面制御酸化膜として働いている。つまり、図３（ｂ）に示したように、最適な仕事関数位置に界面状態を作り出す役割を演じていると考えればよい。
（第１実施形態の第１変形例）
なお、第１実施形態の第１変形例による半導体装置として、Ｗ或いはＮｂを添加することでギャップ内状態を作り、Ｎ或いはＣ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から選ばれた物質を導入してギャップ内状態を最適化して、ｎＭＩＳトランジスタ、およびｐＭＩＳトランジスタの作成を行い、低い閾値の動作が可能であることを確認した。
（第１実施形態の第２変形例）
第１実施形態の第２変形例による半導体装置を図１４（ａ）乃至図１４（ｃ）を参照して説明する。本変形例による半導体装置は、Ｗをゲート電極として用い、Ｗが添加された例えば、膜厚が２．５ｎｍのＨｆＯＮ薄膜がゲート絶縁膜とＷ電極の間に挿入されている構造を有している。本実施形態による半導体装置は、以下のように形成される。
ゲート絶縁膜１０を形成するまでは、図１３（ａ）に示す第１実施形態と同様に形成する。酸化ハフニウム（ＨｆＯ２）からなるゲート絶縁膜１０を形成した後、Ｗが添加された膜厚２．５ｎｍのＨｆＯＮ薄膜１３を形成する（図１４（ａ））。
次に、図１４（ｂ）に示すように、Ｗが添加されたＨｆＯＮ薄膜１３上にフォトレジストを塗布し、リソグラフィー技術によりｐＭＩＳトランジスタの形成領域上に開口部を有するレジストパターン１４を形成する。このレジストパターン１４をマスクに用いて、ｐＭＩＳトランジスタの形成領域のみ、ＷＮ膜１９をスパッターにより積層して、アニールすることにより、ＮをｐＭＩＳトランジスダの形成領域上のＨｆＯＮ薄膜１３に導入し、Ｎ濃度の高い、Ｗが添加されたＨｆＯＮ薄膜１３ａを得る。ここでは、Ｎを追加にて導入する方法として、ＷＮをスパッターにより積層して、アニールにより拡散させる方法を用いたが、イオン注入法なども有効である。
次に、レジストパターン１４を除去した後、Ｗが添加されたＨｆＯＮ薄膜１３、１３ａ上に、Ｗ膜１５をスパッター法により堆積する。そして、このＷ膜１５、ＨｆＯＮ薄膜１３、１３ａ、および、ゲート絶縁膜１０をパターニングし、ｎＭＩＳトランジスタおよびｐＭＩＳトランジスタ用のゲート電極１５を形成する。すなわち、ｎＭＩＳトランジスタは、ゲート絶縁膜１０、Ｗが添加されたＨｆＯＮ薄膜１３、およびＷからなるゲート電極１５の積層構造のゲートを有し、ｐＭＩＳトランジスタは、ゲート絶縁膜１０、Ｗが添加され、Ｎ濃度の高いＨｆＯＮ薄膜１３ａ、およびＷからなるゲート電極１５の積層構造のゲートを有している。したがって、ＨｆＯＮ薄膜１３、１３ａは界面制御酸化膜となっている。
本変形例においては、ＷやＮの添加密度は第１実施形態と全く同等であった。Ｗが添加された膜厚２．５ｎｍのＨｆＯＮ薄膜１３、１３ａにより仕事関数が最適値にピン止めされており、Ｗが添加されたＨｆＯＮ薄膜１３、１３ａが十分な金属性を示していることから、界面制御酸化膜１３、１３ａの抵抗は通常の金属的な抵抗特性を示す。Ｗが添加されたＨｆＯＮよりもＷの方が電気抵抗は小さいので、消費電力の低減に効果がある。このように、Ｗ添加のＨｆＯＮからなる金属薄膜と、Ｗ膜との積層電極を用いれば、ｎＭＩＳトランジスタ、ｐＭＩＳトランジスタの両者に対し、閾値電圧を０．４Ｖ以下に低減することが可能である。
また、Ｗは加工性に優れ、従来からのノウハウが多い物質であるので、Ｗを使えることには、プロセスにおいても大きなメリットがある。
（第１実施形態の第３変形例）
次に、第１実施形態の第３変形例による半導体装置を、図１４（ａ）乃至図１４（ｃ）を参照して説明する。
本変形例の半導体装置は、第１実子形態において、Ｗをゲート電極として用い、Ｗが添加された膜厚が１．５ｎｍのＨｆＯＮ薄膜がゲート絶縁膜とゲート電極との間に挿入されている構造、すなわち図１４（ｃ）に示す構造を有している。そして本変形例の半導体装置は、第２変形例の半導体装置とＨｆＯＮ薄膜１３、１３ａのＷの添加密度が異なっている。Ｗの添加密度は第２変形例より少なく、１×１０１３原子／ｃｍ２であった。ｎＭＩＳトランジスタ側の窒素濃度は、Ｗの面密度のおよそ１／４であり、面密度で２．５×１０１２原子／ｃｍ２であった。この時、ＨｆＯ２からなるゲート絶縁膜１０のギャップ内部に状態が出現している。仕事関数に換算して４．１ｅＶとなる位置のギャップ内準位であった。
一方、ｐＭＩＳトランジスタのゲート電極は、窒素濃度を増加させて、Ｗの面密度のおよそ１／３であり、面密度で３．３×１０１２原子／ｃｍ２にしている。この時、ＨｆＯ２からなるゲート絶縁膜１０のギャップ内部に状態が出現している。仕事関数に換算して５．１ｅＶとなる位置ギャップ内準位が発現している。つまり、ゲート絶縁膜１０のギャップ内の、ｎＭＩＳトランジスタ側では仕事関数４．１ｅＶの位置に、ｐＭＩＳトランジスタ側では仕事関数５．１ｅＶの位置に界面状態を作り出している構造と考えることが可能である。この時、Ｗからなるゲート電極１５の実効仕事関数は、上記のように作り出した界面状態の位置にピン止めされる。このように、絶縁膜１０と、Ｗが添加されたＨｆＯＮ超薄膜１３、または１３ａと、Ｗからなるゲート電極１５の積層電極を用いれば、ｎＭＩＳトランジスタ、ｐＭＩＳトランジスタの両者に対し、閾値電圧を０．４Ｖ以下に低減することが可能である。なお、Ｗが添加されたＨｆＯＮ超薄膜１３、１３ａは、膜厚が２ｎｍ以下であることが好ましい。
（第１実施形態の第４変形例）
次に、第１実施形態の第４変形例による半導体装置を図１５乃至図１７を参照して説明する。本変形例による半導体装置は、Ｆｉｎ型ｎＭＩＳトランジスタおよびＦｉｎ型ｐＭＩＳトランジスタを備えたＣＭＩＳデバイスであり、その斜視図を図１５に示す。またｎＭＩＳトランジスタのチャネル付近の基板に垂直な平面で切断したときの断面図を図１６に、チャネル付近の基板に平行な平面で切断したときの断面図を図１７に示す。
本変形例の半導体装置は、基板３０上に絶縁膜３２が形成され、この絶縁膜３２上に、Ｆｉｎ型ｎＭＩＳトランジスタ用の板状のシリコン層３３ａと、Ｆｉｎ型ｐＭＩＳトランジスタ用の板状のシリコン層３３ｂが形成されている。シリコン層３３ａには長手方向に離間して形成された、Ｆｉｎ型ｎＭＩＳトランジスタ用のソース領域３４ａ、ドレイン領域３４ｂが形成される。そして、ソース領域３４ａとドレイン領域３４ｂとの間のシリコン層３３ａがチャネル領域３４ｃとなる（図１７）。このチャネル領域３４ｃを覆うように、ゲート絶縁膜３６ａが形成され、このゲート絶縁膜３６ａを覆うように界面制御酸化膜３７ａが形成され、この界面制御酸化膜３７ａを覆うように、ゲート電極３８ａが設けられている。
また、シリコン層３３ｂには長手方向に離間して形成された、Ｆｉｎ型ｐＭＩＳトランジスタ用のソース領域３５ａ、ドレイン領域３５ｂが形成される。そして、ソース領域３５ａとドレイン領域３５ｂとの間のシリコン層３３ｂがチャネル領域（図示せず）となる。このチャネル領域を覆うように、ゲート絶縁膜３６ｂが形成され、このゲート絶縁膜３６ｂを覆うように界面制御酸化膜３７ｂが形成され、この界面制御酸化膜３７ｂを覆うように、ゲート電極３８ｂが設けられている。
なお、本変形例においては、ゲート絶縁膜と、ゲート電極との間に界面制御酸化膜を設けたが、第１実施形態または第１変形例のように、界面制御酸化膜を設けなくともよい。
本変形例において、ゲート絶縁膜／ゲート電極の積層構造またはゲート絶縁膜／界面制御酸化膜／ゲート電極の積層構造を、第１実施形態および第１乃至第３変形例のいずれかと同じ材料を用いることにより、第１実施形態および第１乃至第３変形例と同様の効果を発揮させることが可能である。即ち、添加物を導入することで界面制御酸化膜のギャップ中に状態を作り、この状態のエネルギー位置を窒素（Ｎ）などにより最適位置に移動させる。そして、その移動させたエネルギー位置にゲート金属の実効仕事関数をピン止めすることが出来る。
なお、第１実施形態およびその変形例において、シリコン基板の代わりに、完全空乏型のＳＯＩ(Silicon On Insulator)基板を用いることができる。この場合、最適な仕事関数が、Ｓｉのギャップの中心方向によると考えられる。この場合、Ｎなどの添加量の調整により、最適値にすることが出来る。
また、第１実施形態およびその変形例において、シリコン基板の代わりに、Ｇｅ基板、ＧａＡＳ基板などの化合物半導体基板を用いることができる。この場合、Ｓｉ基板の場合と同じようにすれば、ＣＭＩＳデバイスを作成することが出来る。違いは、最適な仕事関数の値がずれるだけである。例えば、Ｇｅ基板の場合、ｎＭＩＳトランジスタ向けには４．０ｅＶが最適値であり、ｐＭＩＳトランジスタ向けには、４．６６ｅＶが最適値となる。例えば、ｐＭＩＳトランジスタ向けの界面制御酸化膜を作成するに当たり、Ｎ量を少なくすることで適用可能となる。具体的には、Ｎ量を０．３５×１０１４原子／ｃｍ２とすることでＧｅ基板に対する低閾値のＣＭＩＳデバイスが作成できる。
（第２実施形態）
次に、本発明の第２実施形態による半導体装置を図１８（ａ）乃至図１８（ｃ）を参照して説明する。
本実施形態による半導体装置は、シリコン基板に形成されたｎＭＩＳトランジスタおよびｐＭＩＳトランジスタを有しており、これらのＭＩＳトランジスタは前述したＴｙｐｅ−Ｂとなっている。本実施形態の半導体装置の製造工程を図１８（ａ）乃至図１８（ｃ）に示す。本実施形態による半導体装置は、以下のように形成される。
まず、第１実施形態の場合と同様に、シリコン基板２に素子分離領域４を形成する（図１８（ａ））。その後、ｎＭＩＳトランジスタの形成領域にｐウエル６を形成し、ｐＭＩＳトランジスタの形成領域にｎウエル８を形成する。次いで、ｐウエル６およびｎウエル８に閾値電圧を調整するために不純物を導入する。
次に、シリコン基板２上にゲート絶縁膜４０を形成する。このゲート絶縁膜４０は、スパッター法により、シリコン基板２の温度４００℃にし、３ｎｍの厚さのランタンアルミネート膜（ＬａＡｌＯ３膜）を堆積して形成した。ランタンアルミネート膜は、ＬａＡｌＯ３ターゲットをＡｒ／Ｏ２中でスパッターすることで、成膜を行っている。その後、スパッター法により、シリコン基板２の温度４００℃にし、１０ｎｍの厚さのＭｏが添加された酸窒化ハフニウム膜４２を堆積した。この酸窒化ハフニウム膜４２は、ＨｆＯ２ターゲット、ＭｏターゲットをＡｒ／Ｎ２中で同時スパッターすることで、成膜を行っている。
次に、図１８（ｂ）に示すように、フォトレジストをＭｏが添加された酸窒化ハフニウム（ＨｆＯＮ）膜４２上に塗布し、リソグラフィー技術によりｎＭＩＳトランジスタの形成領域上に開口部を有するレジストパターン４４を形成する。このレジストパターン４４をマスクに用いて、イオン注入法によりＦをｎＭＩＳトランジスダの形成領域上の、Ｍｏが添加された酸窒化ハフニウム膜４２に導入し、熱拡散を利用して、ｎＭＩＳトランジスタ用のＦが導入されたＭｏ添加のＨｆＯＮＦ膜４２ａを得る（図１８（ｂ））。ここでは、Ｆを追加にて導入する方法として、イオン注入法を用いたが、Ｔａをスパッターにより積層して、アニールにより拡散させる方法なども有効である。この場合は、ＭｏおよびＴａが添加されたＨｆＯＮ膜が形成される。或いは、Ｈ励起ガス中でのアニールも有効である。この場合、Ｍｏが添加されたＨｆＯＮＨ膜が形成される。
次に、レジストパターン４４を除去した後、ＨｆＯＮ膜４２およびＨｆＯＮＦ膜４２ａ上にフォトレジストを塗布し、通常のリソグラフィー技術により上記フォトレジストをパターニングして、ゲート電極を形成するためのレジストパターン（図示せず）を形成する。このレジストパターンをマスクとしてエッチングによって、ＨｆＯＮ膜４２およびＨｆＯＮＦ膜４２ａならびにゲート絶縁膜４０をパターニングして、それぞれのゲート電極を得る。この後は、ｎＭＩＳトランジスタのソース／ドレイン領域４６ａ、４６ｂおよびｐＭＩＳトランジスタのソース／ドレイン領域４８ａ、４８ｂの作成などを経て、ＣＭＩＳデバイスが完成する。
本実施形態においては、ｐＭＩＳトランジスタのゲート電極はＭｏが添加されたＨｆＯＮであり、Ｍｏの面密度は１．２×１０１４原子／ｃｍ２であり、窒素濃度は、Ｍｏの面密度の１／４程度の面密度で０．３×１０１４原子／ｃｍ２であった。その仕事関数は５．１ｅＶとなる。
一方、ｎＭＩＳトランジスタのゲート電極は、Ｆが添加されており、面密度で０．７×１０１４原子ｃｍ２であった。ここでＦの量は、Ｎにより電子が価電子帯側に移動した分を含めて、Ｍｏの面密度の１／３程度の量が必要となる。よって、必要なＦの量は、Ｍｏ量の０．５８（＝１／４＋１／３）倍となる。その仕事関数は４．１ｅＶとなる。このように、Ｍｏが添加されたＨｆＯＮ電極を用いればｐＭＩＳトランジスタが形成され、そこにＦ（或いはＨ、Ｔａ）を添加すれば、ｎＭＩＳトランジスタが形成され、両者に対し、閾値電圧を０．４Ｖ以下に低減することが可能である。
（第２実施形態の第１変形例）
第２実施形態の第１変形例として、Ｍｏを添加することでギャップ内状態を作り、ｐＭＩＳトランジスタには、Ｎ或いはＣ、Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から選ばれた物質を導入してギャップ内状態を最適化する。ｎＭＩＳトランジスタには、Ｆ、Ｈ或いはＴａから選ばれた物質を導入してギャップ内状態を最適化する。本実施形態では、ｎＭＩＳトランジスタおよびｐＭＩＳトランジスタともに、Ｎ（或いはＭｇなど上記の物質）を導入して、ｎＭＩＳトランジスタのみにＦを導入している。
逆に、ｎＭＩＳトランジスタおよびｐＭＩＳトランジスタにＴａ（或いはＦ、或いはＨ）を導入して、ｐＭＩＳトランジスタのみにＮを導入するパターンでも同じである。或いは、ｎＭＩＳトランジスタのみにＴａ（或いはＦ、或いはＨ）を、ｐＭＩＳトランジスタのみにＮ（或いはＭｇなど上記の物質）を導入するパターンもあり得る。これによって、ｎＭＩＳトランジスタ、およびｐＭＩＳトランジスタの作成を行い、低い閾値の動作が可能であることを確認した。
（第２実施形態の第２変形例）
図１４（ｃ）に示す第１実施形態の第２変形例と同様に、第２実施形態の第２変形例による半導体装置として、Ｗを電極として用い、ｐＭＩＳトランジスタには、Ｍｏが添加された膜厚５ｎｍのＨｆＯＮ薄膜が、ｎＭＩＳトランジスタには、Ｍｏが添加された膜厚５ｎｍのＨｆＯＮＦ薄膜が、ゲート絶縁膜とＷ電極の間に挿入されている構造を作成した。ここで、Ｍｏ、Ｎ、Ｆの添加密度は、第２実施形態と全く同等であった。Ｍｏが添加されたＨｆＯＮ薄膜、Ｍｏが添加されたＨｆＯＮＦ薄膜により仕事関数が最適値にピン止めされており、Ｍｏが添加されたＨｆＯＮ薄膜、Ｍｏが添加されたＨｆＯＮＦ薄膜が十分な金属性を示していることから、界面制御酸化膜による抵抗は考えなくてよい。Ｍｏが添加されたＨｆＯＮ金属、Ｍｏが添加されたＨｆＯＮＦ金属よりもＷの方が電気抵抗は小さいので、消費電力の低減に効果がある。このように、Ｍｏが添加されたＨｆＯＮ（Ｆ）金属薄膜と、Ｗ膜との積層電極を用いれば、ｎＭＩＳトランジスタ、ｐＭＩＳトランジスタの両者に対し、閾値電圧を０．４Ｖ以下に低減することが可能である。
（第２実施形態の第３変形例）
図１４（ｃ）に示す第１実施形態の第３変形例と同様に、第２実施形態の第３変形例として、Ｗを電極として用い、ｐＭＩＳトランジスタにはＭｏが添加された膜厚１．５ｎｍのＨｆＯＮ薄膜が、ｎＭＩＳトランジスタにはＭｏが添加された膜厚１．５ｎｍのＨｆＯＮＦ薄膜が、ゲート絶縁膜とＷ電極の間に、界面制御酸化膜として挿入されている構造を作成した。ここで、Ｍｏの添加密度は第２実施形態より少なく、１×１０１３原子／ｃｍ２であった。ｐＭＩＳトランジスタの窒素濃度は、面密度で２．５×１０１２原子／ｃｍ２であった。この時、ＨｆＯ２からなるゲート絶縁膜のギャップ内部に状態が出現している。仕事関数に換算して５．１ｅＶとなる位置のギャップ内準位であった。
一方、ｎＭＩＳトランジスタのゲート電極は、フッ素（Ｆ）を添加して、面密度で５．８×１０１２原子／ｃｍ２にしている。この時、ＨｆＯ２からなるゲート絶縁膜のギャップ内部の 仕事関数に換算して４．１ｅＶとなる位置にギャップ内準位が発現している。つまり、ゲート絶縁膜のギャップ内の、ｎＭＩＳトランジスタでは仕事関数４．１ｅＶの位置に、ｐＭＩＳトランジスタでは仕事関数５．１ｅＶの位置に界面状態を作り出している構造と捉えることが可能である。この時、Ｗからなるゲート電極の実効仕事関数は、上記のように作り出した界面状態の位置にピン止めされる。このように、絶縁膜／Ｍｏが添加されたＨｆＯＮ（Ｆ）超薄膜（２ｎｍ以下）／Ｗ積層電極を用いれば、ｎＭＩＳトランジスタ、ｐＭＩＳトランジスタの両者に対し、閾値電圧を０．４Ｖ以下に低減することが可能である。なお、ＨｆＯＮまたはＨｆＯＮＦからなる超薄膜は、２ｎｍ以下であることが好ましい。
（第２実施形態の第４変形例）
第２実施形態の第４変形例として、図１５乃至図１７に示すＦｉｎ型ＭＩＳＦＥＴを形成した。この変形例において、ゲート絶縁膜／ゲート電極の積層構造またはゲート絶縁膜／界面制御酸化膜／ゲート電極の積層構造を、第２実施形態および第１乃至第３変形例のいずれかと同じ材料を用いることにより、第２実施形態および第１乃至第３変形例と同様の効果を発揮させることが可能である。すなわち、添加物を導入することで界面制御酸化膜のギャップ中に状態を作り、この状態のエネルギー位置をフッ素（Ｆ）や窒素（Ｎ）などにより最適位置に移動させる。そして、その移動させたエネルギー位置にゲート金属の実効仕事関数をピン止めすることが出来る。
なお、第２実施形態およびその変形例において、シリコン基板の代わりに、完全空乏型のＳＯＩ(Silicon On Insulator)基板を用いることができる。この場合、最適な仕事関数が、Ｓｉのギャップの中心方向によると考えられる。この場合、Ｆ、Ｎなどの添加量の調整により、最適値にすることが出来る。
また、第２実施形態およびその変形例において、シリコン基板の代わりに、Ｇｅ基板、ＧａＡＳ基板などの化合物半導体基板を用いることができる。この場合、Ｓｉ基板の場合と同じようにすれば、ＣＭＩＳデバイスを作成することが出来る。違いは、最適な仕事関数の値がずれるだけである。例えば、Ｇｅ基板の場合、ｎＭＩＳトランジスタ向けには４．０ｅＶが最適値であり、ｐＭＩＳトランジスタ向けには、４．６６ｅＶが最適値となる。例えば、ｐＭＩＳトランジスタ向けの界面制御酸化膜を作成するに当たり、Ｎ量を少なくすることで適用可能となる。その後、ｎＭＩＳトランジスタに合わせるために添加するＦ量もそれに合わせて調整することになる。具体的には、Ｎ量を０．１８×１０１４原子／ｃｍ２とし、Ｆ量を０．５８×１０１４原子／ｃｍ２とすることでＧｅ基板に対する低閾値のＣＭIＳトランジスタを作成することができる。
（第３実施形態）
次に、本発明の第３実施形態による半導体装置を図１９（ａ）乃至図１９（ｃ）を参照して説明する。
本実施形態による半導体装置は、シリコン基板に形成されたｎＭＩＳトランジスタおよびｐＭＩＳトランジスタを有しており、これらのＭＩＳトランジスタは前述したＴｙｐｅ−Ｃとなっている。本実施形態の半導体装置の製造工程を図１９（ａ）乃至図１９（ｃ）に示す。本実施形態による半導体装置は、以下のように形成される。
まず、第１の実施形態と同様に、シリコン基板２に素子分離領域４を形成する（図１９（ａ））。その後、ｎＭＩＳトランジスタの形成領域にｐウエル６を形成し、ｐＭＩＳトランジスタの形成領域にｎウエル８を形成する。次いで、ｐウエル６およびｎウエル８に閾値電圧を調整するために不純物を導入する。
次に、図１９（ａ）に示すように、シリコン基板２上にゲート絶縁膜５０を形成する。このゲート絶縁膜５０は、スパッター法により、シリコン基板２の温度を４００℃とし、３ｎｍの厚さのＬａＹＯ３を堆積して形成した。ここでは、ＬａＹＯ３ターゲットをＡｒ／Ｏ２中でスパッターすることで、成膜を行っている。その後、スパッター法により、シリコン基板２の温度４００℃とし、１０ｎｍの厚さの、Ｖが添加された酸化ハフニウム膜を堆積した。この酸化ハフニウム膜５２は、ＨｆＯ２ターゲット、ＭｏターゲットをＡｒ／Ｏ２中で同時スパッターすることで、成膜を行っている。更に、ＳｉＯ２膜（図示せず）を成膜して、全面にＦをイオン注入して、Ｖが添加されたＨｆＯＦ膜５２を作成する。その後、上記ＳｉＯ２膜を除去する。
次に、フォトレジストをＶが添加されたＨｆＯＦ膜５２上に塗布し、リソグラフィー技術によりｎＭＩＳトランジスタの形成領域上に開口部を有するレジストパターン５４を形成する（図１９（ｂ））。このレジストパターン５４をマスクに用いて、ｎＭＩＳトランジスタの形成領域のみ、イオン注入法によりＦを追加して、ｎＭＩＳトランジスダの形成領域上の電極膜（ＨｆＯＦ膜５２）に導入し、Ｖが添加されたＦ濃度の高いＨｆＯＦ膜５２ａを形成する。ここでは、Ｆを追加にて導入する方法として、イオン注入法を用いたが、Ｔａをスパッターにより積層して、アニールにより拡散させる方法なども有効である。この場合は、ＶおよびＴａが添加されたＨｆＯＦ膜が形成される。或いは、励起水素にさらすことで、原子状水素を取り入れてもよい。この場合は、Ｖが添加されたＨｆＯＦＨ膜となる。或いは、Ｖ、Ｔａが添加されたＨｆＯ２膜からスタートして、ｎＭＩＳトランジスタの形成領域のみＴａを追加で添加しても有効である。
次に、レジストパターン５４を除去した後、電極膜５２、５２ａ上にフォトレジストを塗布し、通常のリソグラフィー技術により上記フォトレジストをパターニングして、ゲート電極を形成するためのレジストパターン（図示せず）を形成する。このレジストパターンをマスクとしてエッチングによって、電極膜をパターニングして、それぞれのゲート電極を得る。この後は、ｎＭＩＳトランジスタのソース／ドレイン領域５６ａ、５６ｂおよびｐＭＩＳトランジスタのソース／ドレイン領域５８ａ、５８ｂの作成などを経て、ＣＭＩＳデバイスが完成する
本実施形態においては、ｐＭＩＳトランジスタのゲート電極はＶが添加されたＨｆＯＦであり、Ｖの面密度は１．２×１０１４原子／ｃｍ２であり、Ｆ濃度は、面密度で０．８×１０１４原子／ｃｍ２であった。その仕事関数は５．１ｅＶとなる。一方、ｎＭＩＳトランジスタのゲート電極は、Ｆが追加で添加されており、面密度で１．２×１０１４原子／ｃｍ２であった。その仕事関数は４．１ｅＶとなる。このように、Ｖが添加されたＨｆＯＦ電極を用いれば、ｐＭＩＳトランジスタが形成され、そこにＦ（或いはＨ、Ｔａ）を追加で添加すれば、ｎＭＩＳトランジスタが形成されて、両者に対し、閾値電圧を０．４Ｖ以下に低減することが可能である。
（第３実施形態の第１変形例）
第３実施形態の第１変形例として、Ｖ、Ｃｒ、Ｍｎ、Ｔｃ、Ｒｅから選ばれた物質を添加することでギャップ内状態を作り、Ｆ、Ｈ或いはＴａから選ばれた物質を導入してギャップ内状態を最適化して、ｐＭＩＳトランジスタ、ｎＭＩＳトランジスタのギャップ内状態を最適化する。これによって、ｎＭＩＳトランジスタおよびｐＭＩＳトランジスタの作成を行い、低い閾値の動作が可能であることを確認した。
（第３実施形態の第２変形例）
図１４（ｃ）に示す第１実施形態の第１変形例と同様に、第３実施形態の第２変形例として、Ｗを電極として用い、ｐＭＩＳトランジスタには、Ｖが添加された膜厚３ｎｍのＨｆＯＦ薄膜が、ｎＭＩＳトランジスタには、Ｖが添加されるとともにＦが追加で添加された膜厚３ｎｍのＨｆＯＦ薄膜がそれぞれ、ゲート絶縁膜とＷ電極の間に挿入されている構造を作成した。ここで、Ｖ、Ｆの添加密度は第３実施形態と全く同等であった。Ｖが添加された膜厚３ｎｍのＨｆＯＦ薄膜により仕事関数が最適値にピン止めされており、Ｖが添加された膜厚３ｎｍのＨｆＯＦ薄膜が十分な金属性を示していることから、Ｗとの界面抵抗は考えなくてよい。Ｖが添加されたＨｆＯＦ金属よりもＷの方が電気抵抗は小さいので、消費電力の低減に効果がある。このように、ゲート電極として、Ｖが添加されたＨｆＯＦ金属薄膜とＷ膜との積層電極を用いれば、ｎＭＩＳトランジスタおよびｐＭＩＳトランジスタの両者に対し、閾値電圧を０．４Ｖ以下に低減することが可能である。
（第３実施形態の第３変形例）
図１４（ｃ）に示す第１実施形態の第３変形例と同様に、第３実施形態の第３変形例として、Ｗを電極として用い、ｐＭＩＳトランジスタにはＶが添加された膜厚１．５ｎｍのＨｆＯＦ薄膜が、ｎＭＩＳトランジスタにはＶが添加されるとともにＦが追加で添加された膜厚１．５ｎｍのＨｆＯＦ薄膜がそれぞれ、ゲート絶縁膜とＷ電極の間に挿入されている構造を作成した。ここで、Ｖ、Ｆの添加密度は第３実施形態より少なく、１×１０１３原子／ｃｍ２であった。ｐＭＩＳトランジスタのＦ濃度は、面密度で６．７×１０１２原子／ｃｍ２であった。この時、ＨｆＯ２からなるゲート絶縁膜のギャップ内部に状態が出現している。ＨｆＯ２からなるゲート絶縁膜のギャップ内部の仕事関数に換算して５．１ｅＶとなる位置ギャップ内の準位であった。
一方、ｎＭＩＳトランジスタのゲート電極は、Ｆ濃度を増加させて、面密度で１×１０１３原子／ｃｍ２にしている。この時、ＨｆＯ２からなるゲート絶縁膜のギャップ内部の仕事関数に換算して４．１ｅＶとなる位置にギャップ内準位が発現している。つまり、ゲート絶縁膜のギャップ内の、ｎＭＩＳトランジスタでは仕事関数４．１ｅＶの位置に、ｐＭＩＳトランジスタでは仕事関数５．１ｅＶの位置に界面状態を作り出している構造と捉えることが可能である。この時、Ｗからなるゲート電極の実効仕事関数は、上記のように作り出した界面状態の位置にピン止めされる。このように、ゲート電狭として、絶縁膜と、Ｖが添加されたＨｆＯＦからなる薄膜と、Ｗ膜との積層電極を用いれば、ｎＭＩＳトランジスタおよびｐＭＩＳトランジスタの両者に対し、閾値電圧を０．４Ｖ以下に低減することが可能である。なお、ＨｆＯＦからなる薄膜は、膜厚が２ｎｍ以下であることが好ましい。
（第３実施例の第４変形例）
第３実施形態の第４変形例として、図１５乃至図１７に示すＦｉｎ型ＭＩＳＦＥＴを形成した。この変形例において、ゲート絶縁膜／ゲート電極の積層構造またはゲート絶縁膜／界面制御酸化膜／ゲート電極の積層構造を、第３実施形態および第１乃至第３変形例のいずれかと同じ材料を用いることにより、第３実施形態および第１乃至第３変形例と同様の効果を発揮させることが可能である。すなわち、添加物を導入することでゲート電極または界面制御酸化膜のギャップ中に状態を作り、この状態のエネルギー位置をフッ素（Ｆ）などにより最適位置に移動させる。そして、その移動させたエネルギー位置にゲート金属の実効仕事関数をピン止めすることが出来る。
なお、第３実施形態およびその変形例において、シリコン基板の代わりに、完全空乏型のＳＯＩ(Silicon On Insulator)基板を用いることができる。この場合、最適な仕事関数が、Ｓｉのギャップの中心方向によると考えられる。この場合、Ｆなどの添加量の調整により、最適値にすることが出来る。
また、第３実施形態およびその変形例において、シリコン基板の代わりに、Ｇｅ基板、ＧａＡＳ基板などの化合物半導体基板を用いることができる。この場合、Ｓｉ基板の場合と同じようにすれば、ＣＭＩＳデバイスを作成することが出来る。違いは、最適な仕事関数の値がずれるだけである。例えば、Ｇｅ基板の場合、ｎＭＩＳトランジスタ向けには４．０ｅＶが最適値であり、ｐＭＩＳトランジスタ向けには、４．６６ｅＶが最適値となる。例えば、ｐＭＩＳトランジスタ向けの界面制御酸化膜を作成するに当たり、Ｆ量を多くすることで適用可能となる。具体的には、ｐＭＩＳ向けにＦ量を０．９×１０１４原子／ｃｍ２とすることでＧｅ基板に対する低閾値のＣＭＩＳトランジスタを作成することができる。
以上説明した第１、第２、第３の実施形態やその変形例によれば、閾値電圧が十分小さい（０．４Ｖ以下）のＣＭＩＳデバイスが得られる。
Ｈｆ酸化物、或いはＺｒ酸化物は、高価数物質添加により、ギャップ内状態が得られる。更に、第２の添加物により、そのギャップ内状態を仕事関数にして、４．１ｅＶ近傍，５，１ｅＶ近傍に調整することが可能である。その結果、この物質を電極として使うことで、閾値を自由に制御することが可能となり、閾値電圧が０．４Ｖ以下のＣＭＩＳデバイスが得られる。或いは、この物質を界面制御酸化物質として、ゲート絶縁膜／界面制御酸化物質／電極という構造にすれば、電極の実効仕事関数をｎＭＩＳトランジスタ、ｐＭＩＳトランジスタに最適な値にピン止めすることが出来る。その結果、閾値電圧が０．４Ｖ以下のＣＭＩＳデバイスが得られる。
また、上記第１、第２、第３の実施形態やその変形例におけるＨｆ酸化物からなるＨｆ酸化膜は、ＨｆＯ２、ＨｆＳｉＯ４、およびＨｆＳｉＯＮのいずれかであるか、またはそれらの積層膜からなっていてもよい。また、Ｈｆ酸化膜の代わりに、Ｚｒ酸化物からなるＺｒ酸化膜を用いることができ、このＺｒ酸化膜は、ＺｒＯ２、ＺｒＳｉＯ４、およびＺｒＳｉＯＮのいずれかであるか、またはそれらの積層膜からなっていてもよい。
なお、上記実施形態では、シリコン基板上に形成した実施形態のＣＭＩＳ構造を形成した構成例について説明したが、これの構造に限定されるものではない。シリコン基板以外の基板例えば、ガラス基板上にシリコン層を形成し、本実施形態のＣＭＩＳ構造を形成することも可能である。或いは、本発明の一実施形態の考え方を、直接、Ｇｅ基板、ＧａＡｓ基板など化合物半導体の基板の全ての半導体基板に適用することが可能である。その場合は、最適な仕事関数が変化してくる。また、Ｓｉ基板上の一部分に、Ｇｅ層、ＳｉＧｅ層、或いはＧａＡｓ層などの化合物半導体層を形成し、本実施形態のＣＭＩＳ構造を形成することも可能である。この場合は、片側のチャネル（例えばｐＭＩＳ側）のみＳｉＧｅ層を形成し、他方のチャネル（例えばｎＭＩＳ側）はＳｉチャネルを残すといった変形も可能である。
Ｇｅ基板、ＧａＡＳ基板などの化合物半導体基板の場合、Ｓｉ基板の場合と同じようにすれば、ＣＭＩＳデバイスを作成することが出来る。違いは、最適な仕事関数の値がずれるだけである。例えば、Ｇｅ基板の場合、ｎＭＩＳトランジスタ向けには４．０ｅＶが最適値であり、ｐＭＩＳトランジスタ向けには、４．６６ｅＶが最適値となる。各基板に対しの最適位置に、本発明の一実施形態で説明した方法により界面状態を作成すればよい。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
ＴｉＯ２ベースの酸化物電極のエネルギーバンドを示す図。 ＨｆＯ２に高価数物質を添加した際のギャップ中に発生する準位について説明するための図。 絶縁体と金属との界面への界面状態の挿入効果を説明する図。 ＨｆＯ２に高価数物質Ｗを添加した際のギャップ中に発生する準位について説明するための図。 ＨｆＯ２に高価数物質Ｍｏを添加した際のギャップ中に発生する準位について説明するための図。 ＨｆＯ２に高価数物質Ｖを添加した際のギャップ中に発生する準位について説明するための図。 ＨｆＯ２に、３ｄ電子を持った高価数物質を添加した際のギャップ中に発生する準位について説明するための図。 ＨｆＯ２に、４ｄ電子を持った高価数物質を添加した際のギャップ中に発生する準位について説明するための図。 ＨｆＯ２に、５ｄ電子を持った高価数物質を添加した際のギャップ中に発生する準位について説明するための図。 Ｓｉ基板、ＨｆＯ２膜、ＨｆＳｉＯ膜のバンドオフセットの位置関係を示す図。 ＨｆＯ２に金属を添加することにより、Ｆの添加が容易になることの説明図。 ＨｆＯ２に金属を添加することにより、Ｎの添加が容易になることの説明図。 第１実施形態によるＣＭＩＳデバイスの製造工程を示す断面図。 第１実施形態の第２，３変形例によるＣＭＩＳデバイスの製造工程を示す断面図。 第１実施形態の第４変形例によるＦｉｎ型ＭＩＳＦＥＴの斜視図。 図１５に示すＦｉｎ型ＭＩＳＦＥＴの側面図。 図１５に示すＦｉｎ型ＭＩＳＦＥＴの上面図。 第２実施形態によるＣＭＩＳデバイスの製造工程を示す断面図。 第３実施形態によるＣＭＩＳデバイスの製造工程を示す断面図。
符号の説明
２ シリコン基板
４ 素子分離領域
６ ｐウェル
８ ｎウェル
１０ ゲート絶縁膜（ＨｆＯ２膜）
１２ Ｗが添加されたＨｆＯＮ膜（ゲート電極）
１２ａ Ｗが添加されたＮ濃度の高いＨｆＯＮ膜（ゲート電極）
１３ 界面制御酸化膜（Ｗが添加されたＨｆＯＮ膜）
１３ａ 界面制御酸化膜（Ｎ濃度が高いＷが添加されたＨｆＯＮ膜）
１４ レジストパターン
１５ Ｗ膜（ゲート電極）
１６ａ ソース領域
１６ｂ ドレイン領域
１８ａ ソース領域
１８ｂ ドレイン領域
１９ ＷＮ膜
３０ 基板
３２ 絶縁膜
３３ａ、３３ｂ シリコン層
３４ａ ソース領域
３４ｂ ドレイン領域
３４ｃ チャネル領域
３５ａ ソース領域
３５ｂ ドレイン領域
３６ａ ゲート絶縁膜
３６ｂ ゲート絶縁膜
３７ａ 界面制御酸化膜
３７ｂ 界面制御酸化膜
３８ａ ゲート電極
３８ｂ ゲート電極
４０ ゲート絶縁膜（ＬａＡｌＯ３膜）
４２ Ｍｏが添加されたＨｆＯＮ膜
４２ａ Ｍｏが添加されたＨｆＯＮＦ膜
４４ レジストパターン
４６ａ ソース領域
４６ｂ ドレイン領域
４８ａ ソース領域
４８ｂ ドレイン領域
５０ ゲート絶縁膜（ＬａＹＯ３膜）
５２ Ｖが添加されたＨｆＯＦ膜
５２ａ Ｖが添加されたＦ濃度の高いＨｆＯＦ膜
５４ レジストパターン
５６ａ ソース領域
５６ｂ ドレイン領域
５８ａ ソース領域
５８ｂ ドレイン領域

Claims (18)

  1. 素子分離された第１半導体層および第２半導体層を有する半導体基板と、
    前記第１半導体層に離間して形成された第１ソース領域および第１ドレイン領域と、
    前記第１ソース領域と前記第１ドレイン領域との間の第１チャネル領域となる前記
    第１半導体層を覆う第１ゲート絶縁膜と、
    Ｎｂ、Ｗからなる第１グループから選択された第１元素が添加され、かつＮ、Ｃ、
    Ｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、
    Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕからなる第２グル
    ープから選ばれた第２元素が添加されたＨｆ酸化膜またはＺｒ酸化膜を含み前記第
    １ゲート絶縁膜上に形成された第１ゲート電極と、
    を有するｎＭＩＳトランジスタと、
    前記第２半導体層に離間して形成された第２ソース領域および第２ドレイン領域と、
    前記第２ソース領域と前記第２ドレイン領域との間の第２チャネル領域となる前記
    第２半導体層を覆う第２ゲート絶縁膜と、
    前記第１元素が添加され、かつ前記第２元素が、前記第１ゲート電極よりも多量に
    添加されたＨｆ酸化膜またはＺｒ酸化膜を含み前記第２ゲート絶縁膜上に形成され
    た第２ゲート電極と、
    を有するｐＭＩＳトランジスタと、
    を備えたことを特徴とする半導体装置。
  2. 前記ｎＭＩＳトランジスタおよびｐＭＩＳトランジスタは、それぞれＦｉｎ型ＭＩＳトランジスタであることを特徴とする請求項１記載の半導体装置。
  3. 前記第１グループから選択された第１元素αの添加量［α］（原子／ｃｍ２）と、前記第２グループから選択された第２元素βの添加量［β］（原子／ｃｍ２）とは、
    ０．０８×［α］＜［β］×Ｋ＜［α］×（［第１元素αの最外核電子数］−４）
    を満たし、ここで、第１元素αの最外核電子数は、Ｎｂの時が５個、Ｗの時が６個であり、Ｋは、
    第２元素βがＮの時、Ｋ＝１
    第２元素βがＣの時、Ｋ＝２
    第２元素βがＢの時、Ｋ＝３
    第２元素βがＭｇ、Ｃａ、Ｓｒ、Ｂａの時、Ｋ＝２
    第２元素βがＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕの時、Ｋ＝１
    であることを特徴とする請求項１または２記載の半導体装置。
  4. 前記第１グループから選ばれ添加された前記第１元素の面密度は、１×１０１４原子／ｃｍ２以上、８×１０１４原子／ｃｍ２以下であることを特徴とする請求項１乃至３のいずれかに記載の半導体記憶装置。
  5. 前記第１グループから選ばれ添加された前記第１元素の面密度は、６×１０１２原子／ｃｍ２以上、１×１０１４原子／ｃｍ２未満であることを特徴とする請求項１乃至３のいずれかに記載の半導体記憶装置。
  6. 素子分離された第１半導体層および第２半導体層を有する半導体基板と、
    前記第１半導体層に離間して形成された第１ソース領域および第１ドレイン領域と、
    前記第１ソース領域と前記第１ドレイン領域との間の第１チャネル領域となる前記
    第１半導体層を覆う第１ゲート絶縁膜と、
    Ｍｏが添加され、かつＦ、ＨおよびＴａからなる第１グループから選択された第１
    元素が添加されたＨｆ酸化膜またはＺｒ酸化膜を含み前記第１ゲート絶縁膜上に形
    成された第１ゲート電極と、
    を有するｎＭＩＳトランジスタと、
    前記第２半導体層に離間して形成された第２ソース領域および第２ドレイン領域と、
    前記第２ソース領域と前記第２ドレイン領域との間の第２チャネル領域となる前記
    第２半導体層を覆う第２ゲート絶縁膜と、
    Ｍｏが添加され、かつＮ、Ｃ、Ｂ、Ｍｇ、
    Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、
    Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕからなる第２グループから選択
    された第２元素が添加されたＨｆ酸化膜またはＺｒ酸化膜を含み前記第２ゲート絶
    縁膜上に形成された第２ゲート電極と、
    を有するｐＭＩＳトランジスタと、
    を備えたことを特徴とする半導体装置。
  7. 前記ｎＭＩＳトランジスタおよびｐＭＩＳトランジスタは、それぞれＦｉｎ型ＭＩＳトランジスタであることを特徴とする請求項６記載の半導体装置。
  8. 前記Ｍｏの添加量［Ｍｏ］（原子／ｃｍ２）に対し、前記第１グループから選ばれた前記第１元素γの添加量［γ］（原子／ｃｍ２）は、
    ０．０８×［Ｍｏ］＜［γ］＜［Ｍｏ］×２
    を満たし、かつ前記第２グループから選ばれた前記第２元素δの添加量［δ］（原子／ｃｍ２）は、
    ０．０８×［Ｍｏ］＜［δ］×Ｋ＜［Ｍｏ］×２
    を満たし、ここで、Ｋは、
    第２元素δがＮの時、Ｋ＝１
    第２元素δがＣの時、Ｋ＝２
    第２元素δがＢの時、Ｋ＝３
    第２元素δがＭｇ、Ｃａ、Ｓｒ、Ｂａの時、Ｋ＝２
    第２元素δがＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕの時、Ｋ＝１
    であることを特徴とする請求項６または７記載の半導体装置。
  9. 前記第１電極のＨｆ酸化膜またはＺｒ酸化膜には、前記第２グループから選択された第２元素も含まれており、
    前記Ｍｏの添加量［Ｍｏ］（原子／ｃｍ２）に対し、前記第１グループから選択された前記第１元素γの添加量［γ］（原子／ｃｍ２）および前記第２グループから選択された第２元素δの添加量［δ］（原子／ｃｍ２）は、
    ０．０８×［Ｍｏ］＜［γ］＜［Ｍｏ］×２＋［δ］×Ｋ
    を満たし、かつ、
    ０．０８×［Ｍｏ］＜［δ］×Ｋ＜［Ｍｏ］×２
    を満たし、ここで、Ｋは、
    第２元素δがＮの時、Ｋ＝１
    第２元素δがＣの時、Ｋ＝２
    第２元素δがＢの時、Ｋ＝３
    第２元素δがＭｇ、Ｃａ、Ｓｒ、Ｂａの時、Ｋ＝２
    第２元素δがＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕの時、Ｋ＝１
    であることを特徴とする請求項６または７記載の半導体装置。
  10. 前記第２ゲート電極のＨｆ酸化膜またはＺｒ酸化膜には、前記第１グループから選択された第１元素も含まれており、
    前記Ｍｏの添加量［Ｍｏ］（原子／ｃｍ２）に対し、前記第１元素εの添加量［ε］（原子／ｃｍ２）および前記第２元素ζの添加量［ζ］（原子／ｃｍ２）は、
    ０．０８×［Ｍｏ］＜［ε］＜［Ｍｏ］×２
    を満たし、かつ、
    ０．０８×［Ｍｏ］＜［ζ］×Ｋ＜［Ｍｏ］×２＋［ε］
    を満たし、ここで、Ｋは、
    第２元素δがＮの時、Ｋ＝１
    第２元素δがＣの時、Ｋ＝２
    第２元素δがＢの時、Ｋ＝３
    第２元素δがＭｇ、Ｃａ、Ｓｒ、Ｂａの時、Ｋ＝２
    第２元素δがＡｌ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕの時、Ｋ＝１
    であることを特徴とする請求項６または７記載の半導体装置。
  11. 前記第１および第２ゲート電極のＨｆ酸化膜またはＺｒ酸化膜に添加されているＭｏの面密度は、１×１０１４原子／ｃｍ２以上、８×１０１４原子／ｃｍ２以下であることを特徴とする請求項６乃至１０のいずれかに記載の半導体記憶装置。
  12. 前記第１および第２ゲート電極のＨｆ酸化膜またはＺｒ酸化膜に添加されているＭｏの面密度は、６×１０１２原子／ｃｍ２以上、１×１０１４原子／ｃｍ２未満であることを特徴とする請求項６乃至１０のいずれかに記載の半導体記憶装置。
  13. 素子分離された第１半導体層および第２半導体層を有する半導体基板と、
    前記第１半導体層に離間して形成された第１ソース領域および第１ドレイン領域と、
    前記第１ソース領域と前記第１ドレイン領域との間の第１チャネル領域となる前記
    第１半導体層を覆う第１ゲート絶縁膜と、
    Ｖ、Ｃｒ、Ｍｎ、Ｔｃ、Ｒｅからなる第１グループから選択された第１元素が添加
    され、かつＦ、Ｈ、Ｔａからなる第２グループから選択された第２元素が添加され
    たＨｆ酸化膜またはＺｒ酸化膜を含み前記第１ゲート絶縁膜上に形成された第１ゲ
    ート電極と、
    を有するｎＭＩＳトランジスタと、
    前記第２半導体層に離間して形成された第２ソース領域および第２ドレイン領域と、
    前記第２ソース領域と前記第２ドレイン領域との間の第２チャネル領域となる前記
    第２半導体層を覆う第２ゲート絶縁膜と、
    前記第１元素が添加され、かつ前記第２元素が、前記第１ゲート電極よりも少量に
    添加されたＨｆ酸化膜またはＺｒ酸化膜を含み前記第２ゲート絶縁膜上に形成され
    た第２ゲート電極と、
    を有するｐＭＩＳトランジスタと、
    を備えたことを特徴とする半導体装置。
  14. 前記ｎＭＩＳトランジスタおよびｐＭＩＳトランジスタは、それぞれＦｉｎ型ＭＩＳトランジスタであることを特徴とする請求項１３記載の半導体装置。
  15. 前記第１グループから選択され添加された第１元素ηの添加量［η］（原子／ｃｍ２）と、前記第２グループから選択され添加された第２元素θの添加量［θ］（原子／ｃｍ２）は、
    ０．０８×［η］＜［θ］＜［η］×（８−［第１元素ηの最外核電子数］）
    を満たし、ここで、第１元素ηの最外核電子数は、Ｖの時が５個、Ｃｒの時が６個、Ｍｎ、Ｔｃ、またはＲｅの時が７個であることを特徴とする請求項１３または１４記載の半導体装置。
  16. 前記第１グループから選択され添加された前記第１元素の面密度は、１×１０１４原子／ｃｍ２以上、８×１０１４原子／ｃｍ２以下であることを特徴とする請求項１３乃至１５のいずれかに記載の半導体装置。
  17. 前記第１グループから選択され添加された前記第１元素の面密度は、６×１０１２原子／ｃｍ２以上、１×１０１４原子／ｃｍ２未満であることを特徴とする請求項１３乃至１５のいずれかに記載の半導体装置。
  18. 前記第１および第２ゲート電極がＨｆ酸化膜を含む場合、前記Ｈｆ酸化膜は、ハフニウム酸化物、ハフニウムシリケート、およびハフニウム窒化シリケートのいずれかであるか、またはそれらの積層膜からなり、
    前記第１および第２ゲート電極がＺｒ酸化膜を含む場合、前記Ｚｒ酸化膜は、ジルコニウム酸化物、ジルコニウムシリケート、およびジルコニウム窒化シリケートのいずれかであるか、またはそれらの積層膜からなっていることを特徴とする請求項１乃至１７のいずれかに記載の半導体装置。
JP2008031770A 2008-02-13 2008-02-13 半導体装置 Pending JP2009194068A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008031770A JP2009194068A (ja) 2008-02-13 2008-02-13 半導体装置
US12/370,641 US7960793B2 (en) 2008-02-13 2009-02-13 Semiconductor device
US13/098,811 US8269285B2 (en) 2008-02-13 2011-05-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008031770A JP2009194068A (ja) 2008-02-13 2008-02-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2009194068A true JP2009194068A (ja) 2009-08-27

Family

ID=40938174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008031770A Pending JP2009194068A (ja) 2008-02-13 2008-02-13 半導体装置

Country Status (2)

Country Link
US (2) US7960793B2 (ja)
JP (1) JP2009194068A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071517A (ja) * 2009-09-24 2011-04-07 Taiwan Semiconductor Manufacturing Co Ltd 金属ゲートとストレッサーを有するゲルマニウムフィンｆｅｔ
WO2011077536A1 (ja) * 2009-12-24 2011-06-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5443789B2 (ja) * 2009-03-09 2014-03-19 株式会社東芝 半導体装置
US8344425B2 (en) * 2009-12-30 2013-01-01 Intel Corporation Multi-gate III-V quantum well structures
US9099388B2 (en) * 2011-10-21 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. III-V multi-channel FinFETs
CN103681507B (zh) * 2012-09-20 2017-02-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN103117227B (zh) * 2013-02-05 2015-11-25 华为技术有限公司 多栅鳍式场效应管的制备方法
KR102132829B1 (ko) * 2013-09-27 2020-07-13 인텔 코포레이션 내장된 다이나믹 랜덤 액세스 메모리(edram)를 위한 낮은 누설 비평면 액세스 트랜지스터
EP3050103B1 (en) * 2013-09-27 2020-03-18 Intel Corporation Non-planar i/o and logic semiconductor devices having different workfunction on common substrate
USD1013328S1 (en) 2021-06-11 2024-02-06 Katelyn Englert Multi-layer exercise garment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435638B2 (en) * 2006-05-26 2008-10-14 Texas Instruments Incorporated Dual poly deposition and through gate oxide implants
US8058122B2 (en) * 2007-12-28 2011-11-15 Texas Instruments Incorporated Formation of metal gate electrode using rare earth alloy incorporated into mid gap metal

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071517A (ja) * 2009-09-24 2011-04-07 Taiwan Semiconductor Manufacturing Co Ltd 金属ゲートとストレッサーを有するゲルマニウムフィンｆｅｔ
JP2013243381A (ja) * 2009-09-24 2013-12-05 Taiwan Semiconductor Manufacturing Co Ltd 金属ゲートとストレッサーを有するゲルマニウムフィンｆｅｔ
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US9698060B2 (en) 2009-09-24 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
WO2011077536A1 (ja) * 2009-12-24 2011-06-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8552507B2 (en) 2009-12-24 2013-10-08 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP5368584B2 (ja) * 2009-12-24 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8269285B2 (en) 2012-09-18
US20090200616A1 (en) 2009-08-13
US7960793B2 (en) 2011-06-14
US20110227164A1 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
CN1992274B (zh) 高性能cmos电路及其制造方法
JP2009194068A (ja) 半導体装置
JP5336857B2 (ja) 金属不純物の導入による導電性電極の仕事関数を変更する方法（およびその半導体構造体）
US7446379B2 (en) Transistor with dopant-bearing metal in source and drain
US7884423B2 (en) Semiconductor device and fabrication method thereof
US8034678B2 (en) Complementary metal oxide semiconductor device fabrication method
US8435858B2 (en) Semiconductor device manufacturing method
US7282773B2 (en) Semiconductor device with high-k dielectric layer
US20060081939A1 (en) Semiconductor device having misfet using high dielectric constant gate insulation film and method for fabricating the same
US8796780B2 (en) Semiconductor device and manufacturing method thereof
TW200532910A (en) High-k gate dielectric stack with buffer layer to improve threshold voltage characteristics
JP2007329237A (ja) 半導体装置
CN101013700A (zh) 半导体器件及其制造方法
JP2006332179A (ja) 半導体装置およびその製造方法
JP2007005721A (ja) 半導体装置およびその製造方法
US7943458B2 (en) Methods for obtaining gate stacks with tunable threshold voltage and scaling
JP2005079223A (ja) 半導体装置及び半導体装置の製造方法
JP2012124215A (ja) 半導体装置及びその製造方法
US20110165769A1 (en) Nonvolatile memory device with multiple blocking layers and method of fabricating the same
US20120299113A1 (en) Semiconductor device and method for fabricating the same
JP2013004968A (ja) 半導体装置とその製造方法
JP5275056B2 (ja) 半導体装置の製造方法及び半導体装置
KR101423752B1 (ko) 게이트 스택 형성 동안 고-유전상수 게이트 유전층에서의 포인트 결함을 패시베이팅하는 방법
KR101212567B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
WO2011027487A1 (ja) 半導体装置及びその製造方法